CN101630942A - 一种压控振荡器电路 - Google Patents
一种压控振荡器电路 Download PDFInfo
- Publication number
- CN101630942A CN101630942A CN200810154718A CN200810154718A CN101630942A CN 101630942 A CN101630942 A CN 101630942A CN 200810154718 A CN200810154718 A CN 200810154718A CN 200810154718 A CN200810154718 A CN 200810154718A CN 101630942 A CN101630942 A CN 101630942A
- Authority
- CN
- China
- Prior art keywords
- transistor
- drain electrode
- grid
- connects
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
一种压控振荡器电路，它由至少三级相互级联的完全相同的全差分单元电路组成。优越性：1.一种结构简单、可靠性高、频率调节范围宽、能在极低电源电压下正常动作的CMOS压控振荡电路；2.本发明的电路可以选用3级以及3级以上的完全相同的全差分单元的级联方式；3.正反馈有源负载，它们的源极直接接地，用于提高全差分单元的单级增益，保证振荡电路在任何条件下都能够正常起振；4.电压钳位电路，有稳定振荡器输出信号振幅的作用；5.当控制电压通过一定的V－I转换电路控制差分单元的尾电流源中的电流产生变化时，该振荡电路就可以随着尾电流的大小产生高低不同频率的输出波形，只要尾电流源中的电流不变，则振荡电路的输出波形的频率不变。
Description
(一)技术领域：
本发明涉及一种振荡器电路，尤其是一种压控振荡器电路。
(二)背景技术：
现有的CMOS差分振荡电路，大多数都只能在很小的频率调节范围内进行调节。偶尔出现的宽调节范围的电路结构，其既不能在低电压下很好的工作，又使得输出的波形振幅不够稳定，增大了振荡电路相位噪声，使整个电路系统的抗噪声能力下降。这样的振荡电路已经越来越不能满足低压、低噪声和宽频率调节范围的需要。
(三)发明内容：
本发明的目的在于提供一种压控振荡器电路，它是一种结构简单、可靠性高、频率调节范围宽、能在极低电源电压下正常动作的CMOS压控振荡电路。
本发明的技术方案：一种压控振荡器电路，其特征在于它由至少三级相互级联的完全相同的全差分单元电路组成。
上述所说的全差分单元电路分为由晶体管PMOS1和晶体管PMOS2组成的电流源全差分单元电路或由晶体管PMOS1组成的电流源全差分单元电路。
上述所说的由晶体管PMOS1和晶体管PMOS2组成的电流源全差分单元电路包括由晶体管PMOS1和晶体管PMOS2组成的电流源、由晶体管PMOS3和晶体管PMOS4组成的差分输入对、由晶体管NMOS1和晶体管NMOS2组成的正反馈有源负载及由晶体管NMOS3、晶体管NMOS4、晶体管NMOS5和晶体管NMOS6组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶体管PMOS1的源极连接电源，栅极连接偏置电压1，漏极连接晶体管PMOS2的源极；所说的晶体管PMOS2的栅极连接偏置电压2，漏极分别连接晶体管PMOS3的源极和晶体管PMOS4的源极；所说的晶体管PMOS3的栅极分别连接晶体管NMOS5的栅极以及正相输入端子，晶体管PMOS3的漏极分别连接反相输出端子、晶体管NMOS2的栅极、晶体管NMOS1的漏极、晶体管NMOS3的漏极以及晶体管NMOS5的漏极；所说的晶体管PMOS4的栅极分别连接晶体管NMOS6的栅极以及反相输入端子，晶体管PMOS4的漏极与正相输出端子、晶体管NMOS1的栅极、晶体管NMOS2的漏极、晶体管NMOS4的漏极、以及晶体管NMOS6的漏极相连；所说的晶体管NMOS1的源极和晶体管NMOS2的源极直接接地；所说的晶体管NMOS3的栅极连接其自身的漏极；所说的晶体管NMOS4的栅极连接其自身的漏极；所说的晶体管NMOS3的源极、晶体管NMOS4的源极、晶体管NMOS5的源极和晶体管NMOS6的源极直接接地。
上述所说的由晶体管PMOS1组成的电流源全差分单元电路包括由晶体管PMOS1组成的电流源、由晶体管PMOS3和晶体管PMOS4组成的差分输入对、由晶体管NMOS1和晶体管NMOS2组成的正反馈有源负载及由晶体管NMOS3、晶体管NMOS4、晶体管NMOS5和晶体管NMOS6组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶体管PMOS1的源极连接电源，栅极连接偏置电压，漏极分别连接晶体管PMOS3的源极和晶体管PMOS4的源极；所说的晶体管PMOS3的栅极分别连接晶体管NMOS5的栅极以及正相输入端子，晶体管PMOS3的漏极分别连接反相输出端子、晶体管NMOS2的栅极、晶体管NMOS1的漏极、晶体管NMOS3的漏极以及晶体管NMOS5的漏极；所说的晶体管PMOS4的栅极分别连接晶体管NMOS6的栅极以及反相输入端子，晶体管PMOS4的漏极与正相输出端子、晶体管NMOS1的栅极、晶体管NMOS2的漏极、晶体管NMOS4的漏极、以及晶体管NMOS6的漏极相连；所说的晶体管NMOS1的源极和晶体管NMOS2的源极直接接地；所说的晶体管NMOS3的栅极连接其自身的漏极；所说的晶体管NMOS4的栅极连接其自身的漏极；所说的晶体管NMOS3的源极、晶体管NMOS4的源极、晶体管NMOS5的源极和晶体管NMOS6的源极直接接地。
上述所说压控振荡器电路应用在各种电路系统中。
本发明的优越性在于：1、本发明提出了一种结构简单、可靠性高、频率调节范围宽、能在极低电源电压下正常动作的CMOS压控振荡电路；2、本发明的电路可以根据不同的功耗、速度和抗干扰能力的要求灵活的选用3级以及3级以上的完全相同的全差分单元的级联方式；3、晶体管NMOS1和晶体管NMOS2组成的正反馈有源负载，它们的源极直接接地，用于提高全差分单元的单级增益，保证振荡电路在任何条件下都能够正常起振；4、由晶体管NMOS3、晶体管NMOS4、晶体管NMOS5和晶体管NMOS6组成的电压钳位电路，有稳定振荡器输出信号振幅的作用，使得在整个频率调节范围内，该压控振荡器的输出信号的振幅变化与工艺变化和温度变化成比例关系；5、当控制电压通过一定的V-I转换电路控制差分单元的尾电流源中的电流产生变化时，该振荡电路就可以随着尾电流的大小产生高低不同频率的输出波形，只要尾电流源中的电流不变，则振荡电路的输出波形的频率不变。
(四)附图说明：
图1为本发明所涉一种压控振荡器电路的结构框图。
图2为本发明所涉一种压控振荡器电路中的全差分单元电路的结构图(其中，图2-a为高精度电流镜像的全差分单元电路的结构图；图2-b为一般精度电流镜像的全差分单元电路的结构图)。
图3为本发明所涉一种压控振荡器电路的输出波形示意图。
其中，Vdd为电路的电源电压，Diff为全差分单元电路，CMOS为互补型金属氧化物晶体管，PMOS为P型沟道金属氧化物晶体管，NMOS为N型沟道金属氧化物晶体管。
(五)具体实施方式：
实施例1：一种压控振荡器电路(见图1)，其特征在于它由四级相互级联的完全相同的全差分单元电路组成。
上述所说的全差分单元电路为由晶体管PMOS1和晶体管PMOS2组成的电流源全差分单元电路(见图2-a)。
上述所说的由晶体管PMOS1和晶体管PMOS2组成的电流源全差分单元电路(见图2-a)包括由晶体管PMOS1和晶体管PMOS2组成的电流源、由晶体管PMOS3和晶体管PMOS4组成的差分输入对、由晶体管NMOS1和晶体管NMOS2组成的正反馈有源负载及由晶体管NMOS3、晶体管NMOS4、晶体管NMOS5和晶体管NMOS6组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶体管PMOS1的源极连接电源，栅极连接偏置电压1，漏极连接晶体管PMOS2的源极；所说的晶体管PMOS2的栅极连接偏置电压2，漏极分别连接晶体管PMOS3的源极和晶体管PMOS4的源极；所说的晶体管PMOS3的栅极分别连接晶体管NMOS5的栅极以及正相输入端子，晶体管PMOS3的漏极分别连接反相输出端子、晶体管NMOS2的栅极、晶体管NMOS1的漏极、晶体管NMOS3的漏极以及晶体管NMOS5的漏极；所说的晶体管PMOS4的栅极分别连接晶体管NMOS6的栅极以及反相输入端子，晶体管PMOS4的漏极与正相输出端子、晶体管NMOS1的栅极、晶体管NMOS2的漏极、晶体管NMOS4的漏极、以及晶体管NMOS6的漏极相连；所说的晶体管NMOS1的源极和晶体管NMOS2的源极直接接地；所说的晶体管NMOS3的栅极连接其自身的漏极；所说的晶体管NMOS4的栅极连接其自身的漏极；所说的晶体管NMOS3的源极、晶体管NMOS4的源极、晶体管NMOS5的源极和晶体管NMOS6的源极直接接地。
上述所说压控振荡器电路应用在各种电路系统中。
实施例2：一种压控振荡器电路(见图1)，其特征在于它由四级相互级联的完全相同的全差分单元电路组成。
上述所说的全差分单元电路为由晶体管PMOS1组成的电流源全差分单元电路(见图2-b)。
上述所说的由晶体管PMOS1组成的电流源全差分单元电路(见图2-b)包括由晶体管PMOS1组成的电流源、由晶体管PMOS3和晶体管PMOS4组成的差分输入对、由晶体管NMOS1和晶体管NMOS2组成的正反馈有源负载及由晶体管NMOS3、晶体管NMOS4、晶体管NMOS5和晶体管NMOS6组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶体管PMOS1的源极连接电源，栅极连接偏置电压，漏极分别连接晶体管PMOS3的源极和晶体管PMOS4的源极；所说的晶体管PMOS3的栅极分别连接晶体管NMOS5的栅极以及正相输入端子，晶体管PMOS3的漏极分别连接反相输出端子、晶体管NMOS2的栅极、晶体管NMOS1的漏极、晶体管NMOS3的漏极以及晶体管NMOS5的漏极；所说的晶体管PMOS4的栅极分别连接晶体管NMOS6的栅极以及反相输入端子，晶体管PMOS4的漏极与正相输出端子、晶体管NMOS1的栅极、晶体管NMOS2的漏极、晶体管NMOS4的漏极、以及晶体管NMOS6的漏极相连；所说的晶体管NMOS1的源极和晶体管NMOS2的源极直接接地；所说的晶体管NMOS3的栅极连接其自身的漏极；所说的晶体管NMOS4的栅极连接其自身的漏极；所说的晶体管NMOS3的源极、晶体管NMOS4的源极、晶体管NMOS5的源极和晶体管NMOS6的源极直接接地。
上述所说压控振荡器电路应用在各种电路系统中。
图3所示为该结构振荡电路的正、反两相输出波形，它们的振幅会随着输出频率的不同产生微弱的变化。
Claims (4)
1、一种压控振荡器电路，其特征在于它由至少三级相互级联的完全相同的全差分单元电路组成。
2、根据权利要求1所说的一种压控振荡器电路，其特征在于所说的全差分单元电路分为由晶体管PMOS1和晶体管PMOS2组成的电流源全差分单元电路或由晶体管PMOS1组成的电流源全差分单元电路。
3、根据权利要求2所说的一种压控振荡器电路，其特征在于所说的由晶体管PMOS1和晶体管PMOS2组成的电流源全差分单元电路包括由晶体管PMOS1和晶体管PMOS2组成的电流源、由晶体管PMOS3和晶体管PMOS4组成的差分输入对、由晶体管NMOS1和晶体管NMOS2组成的正反馈有源负载及由晶体管NMOS3、晶体管NMOS4、晶体管NMOS5和晶体管NMOS6组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶体管PMOS1的源极连接电源，栅极连接偏置电压1，漏极连接晶体管PMOS2的源极；所说的晶体管PMOS2的栅极连接偏置电压2，漏极分别连接晶体管PMOS3的源极和晶体管PMOS4的源极；所说的晶体管PMOS3的栅极分别连接晶体管NMOS5的栅极以及正相输入端子，晶体管PMOS3的漏极分别连接反相输出端子、晶体管NMOS2的栅极、晶体管NMOS1的漏极、晶体管NMOS3的漏极以及晶体管NMOS5的漏极；所说的晶体管PMOS4的栅极分别连接晶体管NMOS6的栅极以及反相输入端子，晶体管PMOS4的漏极与正相输出端子、晶体管NMOS1的栅极、晶体管NMOS2的漏极、晶体管NMOS4的漏极、以及晶体管NMOS6的漏极相连；所说的晶体管NMOS1的源极和晶体管NMOS2的源极直接接地；所说的晶体管NMOS3的栅极连接其自身的漏极；所说的晶体管NMOS4的栅极连接其自身的漏极；所说的晶体管NMOS3的源极、晶体管NMOS4的源极、晶体管NMOS5的源极和晶体管NMOS6的源极直接接地。
4、根据权利要求2所说的一种压控振荡器电路，其特征在于所说的由晶体管PMOS1组成的电流源全差分单元电路包括由晶体管PMOS1组成的电流源、由晶体管PMOS3和晶体管PMOS4组成的差分输入对、由晶体管NMOS1和晶体管NMOS2组成的正反馈有源负载及由晶体管NMOS3、晶体管NMOS4、晶体管NMOS5和晶体管NMOS6组成的对输出信号振幅进行限幅控制的电压钳位电路；其中，晶体管PMOS1的源极连接电源，栅极连接偏置电压，漏极分别连接晶体管PMOS3的源极和晶体管PMOS4的源极；所说的晶体管PMOS3的栅极分别连接晶体管NMOS5的栅极以及正相输入端子，晶体管PMOS3的漏极分别连接反相输出端子、晶体管NMOS2的栅极、晶体管NMOS1的漏极、晶体管NMOS3的漏极以及晶体管NMOS5的漏极；所说的晶体管PMOS4的栅极分别连接晶体管NMOS6的栅极以及反相输入端子，晶体管PMOS4的漏极与正相输出端子、晶体管NMOS1的栅极、晶体管NMOS2的漏极、晶体管NMOS4的漏极、以及晶体管NMOS6的漏极相连；所说的晶体管NMOS1的源极和晶体管NMOS2的源极直接接地；所说的晶体管NMOS3的栅极连接其自身的漏极；所说的晶体管NMOS4的栅极连接其自身的漏极；所说的晶体管NMOS3的源极、晶体管NMOS4的源极、晶体管NMOS5的源极和晶体管NMOS6的源极直接接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810154718A CN101630942A (zh) | 2008-12-30 | 2008-12-30 | 一种压控振荡器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810154718A CN101630942A (zh) | 2008-12-30 | 2008-12-30 | 一种压控振荡器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101630942A true CN101630942A (zh) | 2010-01-20 |
Family
ID=41575921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810154718A Pending CN101630942A (zh) | 2008-12-30 | 2008-12-30 | 一种压控振荡器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101630942A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104184416A (zh) * | 2014-08-25 | 2014-12-03 | 长沙瑞达星微电子有限公司 | 一种压控振荡器电路 |
| CN108933594A (zh) * | 2017-05-22 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 压控振荡器及锁相环 |
| CN109004935A (zh) * | 2017-05-25 | 2018-12-14 | 意法半导体股份有限公司 | 具有改进的电气特性的单级差分运算放大器 |
-
2008
- 2008-12-30 CN CN200810154718A patent/CN101630942A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104184416A (zh) * | 2014-08-25 | 2014-12-03 | 长沙瑞达星微电子有限公司 | 一种压控振荡器电路 |
| CN108933594A (zh) * | 2017-05-22 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 压控振荡器及锁相环 |
| CN108933594B (zh) * | 2017-05-22 | 2022-01-11 | 中芯国际集成电路制造(上海)有限公司 | 压控振荡器及锁相环 |
| CN109004935A (zh) * | 2017-05-25 | 2018-12-14 | 意法半导体股份有限公司 | 具有改进的电气特性的单级差分运算放大器 |
| CN109004935B (zh) * | 2017-05-25 | 2023-02-28 | 意法半导体股份有限公司 | 具有改进的电气特性的单级差分运算放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101244985B1 (ko) | Ｇｍ-ｃ 필터를 튜닝하는 장치 및 방법 | |
| US10727822B2 (en) | Comparator and relaxation oscillator | |
| CN105099445A (zh) | 一种环形振荡器的频率控制方法及电路 | |
| US10622943B2 (en) | Oscillator | |
| US8502565B2 (en) | Low phase noise buffer for crystal oscillator | |
| CN103944514A (zh) | 振幅检测控制电路和数控晶体振荡器系统 | |
| CN110011644B (zh) | 一种环形振荡器 | |
| US7268636B2 (en) | Voltage controlled oscillator | |
| CN103501177A (zh) | 自动幅度控制电路 | |
| CN101630942A (zh) | 一种压控振荡器电路 | |
| Moazedi et al. | A highly-linear modified pseudo-differential current starved delay element with wide tuning range | |
| CN112953526A (zh) | 一种环形振荡电路、方法以及集成芯片 | |
| CN105227179B (zh) | 振荡电路 | |
| CN203504497U (zh) | 一种低功耗、低抖动、宽工作范围的晶体振荡器电路 | |
| CN201323551Y (zh) | 全差分压控振荡器电路 | |
| JP2008211757A (ja) | 温度補償圧電発振器 | |
| Pandey et al. | Multiphase sinusoidal oscillators using operational trans-resistance amplifier | |
| US7321270B2 (en) | Current-controlled CMOS ring oscillator circuit | |
| JP2010268352A (ja) | 発振回路 | |
| CN102857174B (zh) | 一种低噪音全自动增益控制高电源抑制晶体振荡器 | |
| JPWO2008018276A1 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
| Kumar et al. | Variable Transconductance Voltage Differencing Current Conveyor and its Application in Filter Design | |
| US6593820B2 (en) | High frequency voltage controlled oscillator | |
| CN102611445B (zh) | 一种高频压控振荡器 | |
| US7994869B2 (en) | Current-controlled hysteretic oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100120 |