CN101594145A - 自偏置锁相环 - Google Patents

Abstract

一种自偏置锁相环，包括第一电荷泵、第二电荷泵，所述第一电荷泵的输出端与充放电电容连接，输出控制电压，所述第一电荷泵输出的电流等于第一常数和压控振荡器的偏置电流的乘积与分频器的分频数的比值；所述第二电荷泵的输出端与偏置生成器的第一偏置电压输出端连接，所述第一偏置电压等于所述控制电压，所述第二电荷泵输出的电流等于压控振荡器的偏置电流与第二常数的比值；所述偏置生成器的输出电阻与压控振荡器的差分缓冲延时级的等效电阻成倍数关系。所述自偏置锁相环可以简化参数设定和电路设计。

Description

自偏置锁相环

技术领域

本发明涉及锁相环技术，特别是涉及一种自偏置锁相环。

背景技术

锁相环(PLL，Phase Locked Loop)被广泛应用于系统级芯片(SOC，Systemon Chip)中，以构成频率合成器、时钟发生器等。图1为一种锁相环的基本结构，鉴频鉴相器(PFD，Phase Frequency Detector)10检测输入信号F_ref和反馈信号F_fb的频差和相差，产生脉冲控制信号UP、DN送入电荷泵(CP，chargepump)20；在电荷泵20中脉冲控制信号UP、DN被转换成电流I_p对环路滤波器(LP，Loop Filter)30的电容C_p进行充放电，环路滤波器30产生控制电压V_ctrl送入压控振荡器(VCO，Voltage Control Oscillator)40；压控振荡器40在控制电压V_ctrl升高时加快振荡频率，在控制电压V_ctrl降低时减慢振荡频率。压控振荡器40的输出信号F_out经过分频器50产生反馈信号F_fb，整个系统形成一个反馈系统，输出信号F_out的频率和相位被锁定到固定频率和相位。

图1所示的锁相环的环路带宽ω_n由公式(1)表示，环路的阻尼因子(damping factor)ξ由公式(2)表示：

${\mathrm{\ω}}_n=\sqrt{\frac{K_v{I}_p}{{\mathrm{NC}}_p}}---\left(1\right)$

$\mathrm{\ξ}=\frac{R_p}{2}\sqrt{\frac{I_p{K}_v{C}_p}{N}}---\left(2\right)$

其中，C_p为环路滤波器30的电容，R_p为环路滤波器30的电阻，I_p为对电容C_p进行充电或放电的电流(即电荷泵20输出的充电或放电电流)，K_v为压控振荡器40的增益，N为分频器(Divider)50的分频数。

高性能、低抖动的锁相环是不易受工艺、电压和温度(PVT)变化的影响，其环路带宽ω_n与输入信号的角频率ω_ref(以下简称为输入频率，ω_ret＝2πF_ref，F_ref为输入信号的频率)的比值、环路的阻尼因子ξ应为固定值，这样，输入频率的范围就可以不受限制，锁相环的环路带宽能够跟踪锁相环的输入频率。图1所示的锁相环，在电荷泵20输出的电流I_p、环路滤波器30的电容C_p、压控振荡器40的增益K_v确定的情况下，改变环路滤波器30的电阻R_p、分频器50的分频数N，环路带宽ω_n与输入频率ω_ref的比值、环路的阻尼因子ξ就不再是固定值，这样就限制了锁相环的设计。

自偏置锁相环(Self-Biased PLL)可以解决上述问题，即使环路滤波器的电阻、分频器的分频数变化，其环路带宽ω_n与输入频率ω_ref的比值、环路的阻尼因子ξ能够保持固定值。文献“Low-Jitter Process-Independent DLL and PLLBased on Self-Biased Techniques”(John G.Maneatis，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.31，NO.11，NOVEMBER 1996)公开了一种自偏置锁相环的基本结构，如图2所示，电容C₁和偏置生成器(Bias Gen.)60构成环路滤波器31，也就是说，由偏置生成器60建立环路滤波器31的电阻，在偏置生成器60的偏置电压V_BP的输出端加上一个额外的电荷泵21输出的电流，这样，电荷泵20对电容C₁进行充放电，电荷泵21对偏置生成器60建立的电阻进行充放电。

偏置生成器60用于从控制电压V_CTRL生成偏置电压V_BP和V_BN，以提供压控振荡器41的输入电压。如图3所示，偏置生成器60包括偏置初始化(Bias Init.)电路601、放大器偏置(Amplifier Bias)电路602、差分放大(Diff.Amplifier)电路603、半缓冲复制(Half-Buffer Replica)电路604、控制电压缓冲(V_CTRLBuffer)电路605。放大器偏置电路602为差分放大电路603提供偏置，差分放大电路603调节偏置电压V_BN，使得半缓冲复制电路604和控制电压缓冲电路605将控制电压V_CTRL复制到输出端的偏置电压V_BP，即V_BP＝V_CTRL。

压控振荡器41由n个(n≥3)缓冲级构成，例如图4所示的3个带对称负载的差分缓冲延时级410构成的压控振荡器41。偏置电压V_BN为对称负载411、412提供偏置电流2I_D(I_D为流过对称负载411或412的电流)，对称负载411、412的偏置电压V_BP等于控制电压V_CTRL，对称负载411、412的等效电阻等于1/2g_m，g_m为对称负载中一个晶体管的跨导，随着控制电压V_CTRL的变化，对称负载411、412的电阻发生变化，缓冲级的延时也发生变化，压控振荡器41的输出信号(CK+或CK-)的频率发生变化。

设电荷泵20、21输出的电流I_p为压控振荡器41的偏置电流2I_D的x倍，即I_p＝x·2I_D，偏置生成器60中对称负载606建立的环路滤波器31的电阻R_p为压控振荡器41的缓冲级410的等效电阻R_o的y倍，即R_p＝yR_o＝y/2g_m，因此，图2所示的自偏置锁相环的环路带宽ω_n与输入频率ω_ref的比值由公式(3)表示，环路的阻尼因子ξ由公式(4)表示：

$\frac{{\mathrm{\ω}}_n}{{\mathrm{\ω}}_{\mathrm{ref}}}=\frac{\mathrm{xN}}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1}}---\left(3\right)$

$\mathrm{\ξ}=\frac{y}{4}\sqrt{\frac{x}{N}}\sqrt{\frac{C_1}{C_B}}---\left(4\right)$

其中，C_B是压控振荡器41的寄生电容。因此，通过电路设计使参数x、y与分频数N满足一定的比例关系，消去分频数N，就可以使锁相环的阻尼因子ξ以及环路带宽与输入频率的比值ω_n/ω_ref仅由制造工艺中电容C_B、C₁的相对值决定。

在上述自偏置锁相环的基本结构的基础上，John G.Maneatis等人提出了一种自偏置锁相环的具体实现方式(参考文献“Self-Biased High-BandwidthLow-Jitter 1-to-4096 Multiplier Clock Generator PLL”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.38，NO.11，NOVEMBER 2003)，以得到公式(3)、(4)中的参数x和y。如图5所示，通过可编程1/N电流镜(Prog.1/NCurrentMirror)70，将电荷泵20、21输出的电流I_p设为压控振荡器41的偏置电流的1/N倍，即x＝1/N；通过增加电容C₂、平衡开关S等转换电路，将环路滤波器32的电阻R_p设为压控振荡器41的缓冲级的等效电阻1/2g_m的N·C_B/C₂倍，即y＝N·C_B/C₂，由此得到：

$\frac{{\mathrm{\ω}}_n}{{\mathrm{\ω}}_{\mathrm{ref}}}=\frac{\mathrm{xN}}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1^{\′}}}=\frac{\frac{1}{N}N}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1^{\′}}}=\frac{1}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1^{\′}}}---\left(5\right)$

$\mathrm{\ξ}=\frac{y}{4}\sqrt{\frac{x}{N}}\sqrt{\frac{C_1^{\′}}{C_B}}=\frac{\frac{{\mathrm{NC}}_B}{C_2}}{4}\sqrt{\frac{\frac{1}{N}}{N}}\sqrt{\frac{C_1^{\′}}{C_B}}=\frac{1}{4C_2}\sqrt{C_B{C}_1^{\′}}---\left(6\right)$

其中，C₁′＝C₁+C₂，环路带宽ω_n与输入频率ω_ref的比值、环路的阻尼因子ξ仅由制造工艺中电容C_B、C₁和C₂决定，而与环路滤波器的电阻R_p、分频器的分频数N无关。

然而，图5所示的自偏置锁相环为了使参数x、y与分频数N满足一定的比例关系，以达到环路带宽ω_n与输入频率ω_ref的比值、环路的阻尼因子ξ与环路滤波器的电阻R_p、分频器的分频数N无关的目的，又引入了一个新的参数，即电容C₂，并且，为了平衡电容C₁和C₂上的电压，又增加了包含有电容C₂、平衡开关S等电路元件的转换电路，这样也就增加了电路设计的复杂度。

发明内容

本发明解决的问题是，提供一种自偏置锁相环，以简化参数设定和电路设计。

为解决上述问题，本发明提供一种自偏置锁相环，包括第一电荷泵、第二电荷泵，所述第一电荷泵的输出端与充放电电容连接，输出控制电压，所述第一电荷泵输出的电流等于第一常数和压控振荡器的偏置电流的乘积与分频器的分频数的比值；所述第二电荷泵的输出端与偏置生成器的第一偏置电压输出端连接，所述第一偏置电压等于所述控制电压，所述第二电荷泵输出的电流等于压控振荡器的偏置电流与第二常数的比值；所述偏置生成器的输出电阻与压控振荡器的差分缓冲延时级的等效电阻成倍数关系。

可选的，所述第一电荷泵输出的电流由第一电流镜提供，所述第一电流镜的输入端连接偏置生成器的第二偏置电压输出端，所述第二偏置电压输出端为压控振荡器提供偏置电流，所述第一电流镜的输出端连接第一电荷泵，所述第一电流镜的输出电流为输入电流的K₁/N倍，其中，K₁是第一常数，N是分频器的分频数；所述第二电荷泵输出的电流由第二电流镜提供，所述第二电流镜的输入端连接偏置生成器的第二偏置电压输出端，所述第二电流镜的输出端连接第二电荷泵，所述第二电流镜的输出电流为输入电流的1/K₂倍，其中，K₂是第二常数。

可选的，所述第一常数等于1，所述第二常数等于4，所述偏置生成器的输出电阻等于压控振荡器的差分缓冲延时级的等效电阻。

可选的，所述第一常数等于1，所述第二常数等于40，所述偏置生成器的输出电阻为压控振荡器的差分缓冲延时级的等效电阻的10倍。

可选的，所述偏置生成器包括：放大器偏置电路、差分放大电路、半缓冲复制电路和控制电压缓冲电路，所述放大器偏置电路为差分放大电路提供偏置，所述差分放大电路根据电源电压和控制电压调节第二偏置电压，所述半缓冲复制电路和控制电压缓冲电路将控制电压复制到第一偏置电压。

可选的，所述控制电压缓冲电路包括两个栅极、漏极与所述第二电荷泵的输出端连接的PMOS管，所述两个PMOS管构成所述偏置生成器的输出电阻。

与现有技术相比，上述技术方案将两个电荷泵输出的电流设定为不同，其中，对电容进行充放电的第一电荷泵输出的电流正比于压控振荡器的偏置电压且反比于分频器的分频数，对电阻进行充放电的第二电荷泵输出的电流正比于压控振荡器的偏置电压而与分频器的分频数无关，这样，第二电荷泵可以直接给电阻充放电，并且不需要引入新的参数就可以消去公式中的分频数，使得环路带宽与输入频率的比值以及环路的阻尼因子与分频器的分频数无关。由于上述技术方案省去了现有技术中引入的新参数，因而简化了自偏置锁相环的参数设定；并且，上述技术方案也不需要包含有新参数的转换电路，因而简化了自偏置锁相环的电路设计。

附图说明

图1是一种锁相环的基本结构示意图；

图2是一种自偏置锁相环的基本结构示意图；

图3是图2所示的自偏置锁相环的偏置生成器的电路图；

图4是图2所示的自偏置锁相环的压控振荡器的电路图；

图5是现有的一种自偏置锁相环的实现方式的结构示意图；

图6是本发明实施方式的自偏置锁相环的结构示意图；

图7是图6所示的自偏置锁相环的偏置生成器的电路图。

具体实施方式

本发明实施方式通过设定两个电荷泵输出不同的电流，使公式(3)、(4)中的参数x与分频数N成反比，参数y与分频数N成正比，从而不需要引入新的参数就可以消去公式中的分频数N，因此得到了与分频器的分频数N无关的环路带宽ω_n与输入频率ω_ref的比值以及环路的阻尼因子ξ。

上述“设定两个电荷泵输出不同的电流可以消去公式(3)、(4)中的分频数N”的结论是通过下面的推导得出的：

$\mathrm{\Δ}{V}_{\mathrm{ctrl}}=\mathrm{\Δ\φ}\×\frac{I_p}{2\mathrm{\π}}\×(R_p+\frac{1}{s{C}_p})---\left(5\right)$

公式(5)是现有的电荷泵型锁相环的环路滤波器上形成的控制电压的计算公式，其中，ΔV_ctrl是电荷泵输出的电流I_p在环路滤波器上形成的控制电压，Δφ是输出信号的相位变化，R_p是环路滤波器的电阻，C_p是环路滤波器的电容，s是拉普拉斯(laplace)变换的复变量。将公式(5)变换为

$\mathrm{\Δ}{V}_{\mathrm{ctrl}}=\mathrm{\Δ\φ}\×\frac{I_p}{2\mathrm{\π}}\×R_p+\mathrm{\Δ\φ}\×\frac{I_p}{2\mathrm{\π}}\×\frac{1}{{\mathrm{sC}}_p}---(5-1)$

这样，就把给电容C_p和电阻R_p充放电的电流分开，也就是用2个电荷泵分别对电容C_p和电阻R_p进行充放电，从等号右边的第二项

可以看到，对电容C_p进行充放电的电荷泵输出的电流为I_p。对于自偏置锁相环，为了消去公式(3)、(4)中的分频数N，如果设定参数x与分频数N成反比(例如，x＝1/N，I_p＝2I_D/N)，则参数y应与分频数N成正比(即y＝N/K)，因此，自偏置锁相环的偏置生成器建立的环路滤波器的等效电阻R_p＝yR_o＝NR_o/K，将公式(5-1)的等号右边的第一项

变换为

$\mathrm{\Δ\φ}\×\frac{I_p}{2\mathrm{\π}}\×R_p=\mathrm{\Δ\φ}\×\frac{2I_D}{2\mathrm{\πN}}\×\frac{N}{K}{R}_o=\mathrm{\Δ\φ}\×\frac{2I_D}{2\mathrm{\πK}}\×R_o---(5-2)$

从公式(5-2)可以看到，用输出的电流为I_R＝2I_D/K的电荷泵对电阻R_o进行充放电，可以等效于用电流为I_p＝2I_D/N对偏置生成器建立的等效电阻R_p＝NR_o/K进行充放电。

本发明实施方式的自偏置锁相环，包括：鉴频鉴相器、第一电荷泵、第二电荷泵、充放电电容、偏置生成器、压控振荡器和分频器，其中，所述第一电荷泵的输出端与充放电电容连接，输出控制电压，所述第一电荷泵输出的电流等于第一常数和压控振荡器的偏置电流的乘积与分频器的分频数的比值；所述第二电荷泵的输出端与偏置生成器的第一偏置电压输出端连接，所述第一偏置电压等于所述控制电压，所述第二电荷泵输出的电流等于压控振荡器的偏置电流与第二常数的比值；所述偏置生成器的输出电阻与压控振荡器的差分缓冲延时级的等效电阻成倍数关系。

下面结合附图对本发明具体实施方式做详细的说明。图6为本发明实施方式的自偏置锁相环的结构示意图，所述的自偏置锁相环包括：鉴频鉴相器10、第一电荷泵22、第二电荷泵23、充放电电容C_p、偏置生成器62、压控振荡器41和分频器50。

鉴频鉴相器10，检测输入信号F_ref和反馈信号F_fb的频差和相差，产生脉冲控制信号UP、DN。例如，在反馈信号F_fb的相位滞后于输入信号F_ref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度；在反馈信号F_fb的相位超前于输入信号F_ref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度。

第一电荷泵22，将鉴频鉴相器10输出的脉冲控制信号UP、DN转换成充电或放电电流I_C，第一电荷泵22的输出端与充放电电容C_p连接，其连接端输出控制电压V_ctrl。其中，在反馈信号F_fb的相位滞后于输入信号F_ref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度，第一电荷泵22输出与输入端V_C相等的充电电流I_C对电容C_p进行充电，电容C_p一端(即第一电荷泵22的输出)的控制电压V_ctrl升高；在反馈信号F_fb的相位超前于输入信号F_ref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度，第一电荷泵22输出与输入端V_C相等的放电电流I_C使电容C_p进行放电，电容C_p一端的控制电压V_ctrl降低。

第二电荷泵23，将鉴频鉴相器10输出的脉冲控制信号UP、DN转换成充电或放电电流I_R，第二电荷泵23的输出端与偏置生成器62的第一偏置电压V_BP输出端连接。其中，在反馈信号F_fb的相位滞后于输入信号F_ref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度，第二电荷泵23输出与输入端V_R相等的充电电流I_R对偏置生成器62的输出电阻R_o进行充电；在反馈信号F_fb的相位超前于输入信号F_ref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度，第二电荷泵23输出与输入端V_R相等的放电电流I_R使偏置生成器62的输出电阻R_o进行放电。

偏置生成器62，包括控制电压V_CTRL输入端、输出第一偏置电压V_BP的第一偏置电压输出端和输出第二偏置电压V_BN的第二偏置电压输出端。偏置生成器62从控制电压V_CTRL生成第一偏置电压V_BP和第二偏置电压V_BN，其中，控制电压V_CTRL被复制到输出端的第一偏置电压V_BP。

压控振荡器41，输入第一偏置电压V_BP和第二偏置电压V_BN，在第一偏置电压V_BP升高时加快输出信号F_out的振荡频率，在第一偏置电压V_BP降低时减慢输出信号F_out的振荡频率，第二偏置电压V_BN为压控振荡器41提供偏置电流2I_D。

压控振荡器41的输出信号F_out经过分频器50产生反馈信号F_fb，即F_fb＝F_out/N，N为分频器50的分频数，整个系统形成一个反馈系统，输出信号F_out的频率和相位被锁定到固定频率和相位。

根据上述(5-1)、(5-2)的推导结论，第一电荷泵22和第二电荷泵23输出的电流I_C和I_R是不相等的，其中，给电容C_p充放电的第一电荷泵22输出的电流I_C等于第一常数K₁和压控振荡器41的偏置电流2I_D的乘积与分频器50的分频数N的比值；给电阻R_o充放电的第二电荷泵23输出的电流I_R等于压控振荡器41的偏置电流2I_D与第二常数K₂的比值，即：

$I_C=\frac{K_1}{N}\·{2I}_D,$ $I_R=\frac{1}{K_2}\·{2I}_D$

上述第一电荷泵22、第二电荷泵23输出的电流正比于压控振荡器41的偏置电流2I_D可以通过电流镜(Current Mirror)来实现，电流镜的输出电流与输入电流成倍数关系，由于电流镜的具体电路结构为本领域技术人员所熟知，例如文献“Self-Biased High-Bandwidth Low-Jitter 1-to-4096Multiplier ClockGenerator PLL”所述的电流镜，在此不再展开说明。如图6所示，第一电流镜72、第二电流镜73的输入端与偏置生成器62的第二偏置电压输出端连接(即输入偏置电流2I_D)；第一电流镜72的输出端V_C连接第一电荷泵22的输入端V_C，为第一电荷泵22提供电流，第一电流镜72的输出电流为输入电流的K₁/N倍，使得第一电荷泵22输出的电流I_C等于第一常数K₁和压控振荡器41的偏置电流2I_D的乘积与分频器50的分频数N的比值；第二电流镜73的输出端V_R连接第二电荷泵23的输入端V_R，为第二电荷泵23提供电流，第二电流镜73的输出电流为输入电流的1/K₂倍，使得第二电荷泵23输出的电流I_R等于压控振荡器41的偏置电流2I_D与第二常数K₂的比值。

图7为本实施方式的偏置生成器62的一种具体电路图，偏置生成器62包括：放大器偏置电路622、差分放大电路623、半缓冲复制电路624和控制电压缓冲电路625。

放大器偏置电路622为差分放大电路623提供偏置，包括第一PMOS管MP1和第一NMOS管MN1。其中，第一PMOS管MP1的栅极(Gate)与漏极(Drain)连接，第一PMOS管MP1的源极(Source)输入电压为第一电压V_CC(通常为电源电压，即工作电压)；第一NMOS管MN1的漏极与第一PMOS管MP1的漏极连接，第一NMOS管MN1的源极输入电压为第二电压V_SS(通常为接地)。

差分放大电路623根据电源电压、控制电压V_CTRL调节第二偏置电压V_BN，包括第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第二NMOS管MN2和第三NMOS管MN3。其中，第二PMOS管MP2的源极输入电压为第一电压V_CC，第二PMOS管MP2的栅极与第一PMOS管MP1的漏极连接；第三PMOS管MP3的栅极输入电压为控制电压V_CTRL，第三PMOS管MP3的漏极与第一NMOS管MN1的栅极连接；第三PMOS管MP3的源极、第四PMOS管MP4的源极与第二PMOS管MP2的漏极连接；第二NMOS管MN2的漏极与第三PMOS管MP3的漏极连接，第三NMOS管MN3的漏极、栅极与第四PMOS管MP4的漏极连接；第二NMOS管MN2的栅极与第三NMOS管MN3的栅极连接，第二NMOS管MN2的源极、第三NMOS管MN3的源极输入电压为第二电压V_SS。第三PMOS管MP3的漏极输出电压即为第二偏置电压V_BN。

半缓冲复制电路624与差分放大电路623连接，半缓冲复制电路624和控制电压缓冲电路625将控制电压V_CTRL复制到输出端的第一偏置电压V_BP，即V_BP＝V_CTRL。如果电源电压、控制电压V_CTRL发生变化，差分放大电路623调节第二偏置电压V_BN，以保证第一偏置电压V_BP仍等于V_CTRL。

半缓冲复制电路624包括第五PMOS管MP5、第六PMOS管MP6、第四NMOS管MN4和第五NMOS管MN5。其中，第五PMOS管MP5的栅极与第四PMOS管MP4的栅极连接，第五PMOS管MP5的栅极、漏极与第六PMOS管MP6的栅极、漏极连接，第五PMOS管MP5的源极、第六PMOS管MP6的源极、第四NMOS管MN4的栅极输入电压为第一电压V_CC；第四NMOS管MN4的漏极与第五PMOS管MP5的漏极连接，第四NMOS管MN4的源极与第五NMOS管MN5的漏极连接；第五NMOS管MN5的栅极输入电压为第二偏置电压V_BN，源极输入电压为第二电压V_SS。

控制电压缓冲电路625包括第七PMOS管MP7、第八PMOS管MP8、第六NMOS管MN6和第七NMOS管MN7。其中，第七PMOS管MP7的栅极、漏极与第八PMOS管MP8的栅极、漏极连接，并与第二电荷泵23的输出端连接，第七PMOS管MP7的漏极、第八PMOS管MP8的漏极输出电压即为第一偏置电压V_BP；第七PMOS管MP7的源极、第八PMOS管MP8的源极、第六NMOS管MN6的栅极输入电压为第一电压V_CC；第六NMOS管MN6的漏极与第七PMOS管MP7的漏极连接，第六NMOS管MN6的源极与第七NMOS管MN7的漏极连接；第七NMOS管MN7的栅极输入电压为第二偏置电压V_BN，源极输入电压为第二电压V_SS。第七PMOS管MP7和第八PMOS管MP8构成偏置生成器62的输出电阻R_o，第二电荷泵23对输出电阻R_o进行充放电。

压控振荡器41由n个(n≥3)串接的缓冲级构成，例如图4所示的3级带对称负载的差分缓冲延时级410串接而成的压控振荡器41，其中，后一级差分缓冲延时级410的正极输入与前一级差分缓冲延时级410的负极输出连接，后一级差分缓冲延时级410的负极输入与前一级差分缓冲延时级410的正极输出连接。偏置电压V_BN为对称负载411和412提供偏置电流2I_D，即流过对称负载411或412的电流为I_D，对称负载411、412的偏置电压V_BP等于控制电压V_CTRL，对称负载411、412的等效电阻等于1/2g_m，g_m为对称负载中一个晶体管的跨导。随着控制电压V_CTRL的变化，对称负载411、412的电阻发生变化，缓冲级的延时也发生变化，压控振荡器41的输出信号F_out(CK+或CK-)的频率发生变化。

结合图6、图7和图4，第一电荷泵22输出的电流I_C为压控振荡器41的偏置电流2I_D的x倍，即I_C＝x·2I_D，其中，x＝K₁/N，第一电荷泵22输出的电流I_C为对电容C_p进行充电或放电的电流，即作为I_p代入公式(1)、(2)中；第二电荷泵23输出的电流I_R为压控振荡器41的偏置电流2I_D的1/K₂倍，偏置生成器62的输出电阻R_o等于压控振荡器41的缓冲延时级410的等效电阻1/2g_m，因此偏置生成器62建立的等效电阻R_o为压控振荡器41的缓冲延时级410的等效电阻1/2g_m的y倍，即R_p＝yR_o＝y/2g_m，其中，y＝N/K₂，将参数x，y代入公式(3)和(4)，可以得到本实施方式的自偏置锁相环的环路带宽ω_n与输入频率ω_ref的比值由公式(6)表示，环路的阻尼因子ξ由公式(7)表示：

$\frac{{\mathrm{\ω}}_n}{{\mathrm{\ω}}_{\mathrm{ref}}}=\frac{\mathrm{xN}}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1}}=\frac{\frac{K_1}{N}N}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1}}=\frac{K_1}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1}}---\left(6\right)$

$\mathrm{\ξ}=\frac{y}{4}\sqrt{\frac{x}{N}}\sqrt{\frac{C_1}{C_B}}=\frac{\frac{N}{K_2}}{4}\sqrt{\frac{\frac{K_1}{N}}{N}}\sqrt{\frac{C_1}{C_B}}=\frac{1}{4K_2}\sqrt{K_1}\sqrt{\frac{C_1}{C_B}}---\left(7\right)$

理论上，K₁、K₂的取值没有严格的限制，符合阻尼因子ξ＝0.7-1.2，环路带宽ω_n与输入频率ω_ref的比值ω_n/ω_ref＝1％～5％就可以了。在一个具体的实施例中，综合考虑锁相环的锁定时间、功耗和速度，取K₁＝1、K₂＝4，偏置生成器62的输出电阻R_o等于压控振荡器41的缓冲延时级410的等效电阻；并且，为了减小第二电荷泵23输出的电流I_R，将偏置生成器62的输出电阻R_o扩大为原来的10倍，根据公式(5-2)，第二电荷泵23输出的电流I_R可以缩小为原来的1/10，因此，在实际的电路设计中，取K₁＝1、K₂＝40，偏置生成器62的输出电阻R_o等于压控振荡器41的缓冲延时级410的等效电阻的10倍。当然，输出电阻R_o并不限于扩大为原来的10倍，也可以扩大为原来的6倍、20倍或15倍等，相应地，第二电荷泵23输出的电流I_R可以缩小为原来的1/6、1/20或1/15等。也就是说，偏置生成器62的输出电阻R_o可以与压控振荡器41的缓冲延时级410的等效电阻1/2g_m成倍数关系。

因此，从公式(6)、(7)可以得到，环路带宽ω_n与输入频率ω_ref的比值、环路的阻尼因子ξ仅由制造工艺中电容C_B、C₁决定，而与偏置生成器62建立的等效电阻R_p、分频器50的分频数N无关，也就是说，改变分频器50的分频数N，环路的阻尼因子ξ可以保持为固定值，而输入信号F_ref的频率范围可以不受限制，锁相环的环路带宽ω_n能够跟踪锁相环的输入频率ω_ref。

现有技术中的自偏置锁相环(例如图5所示)，由于对电容进行充放电的电荷泵和对电阻进行充放电的电荷泵输出的电流被设定为相同的，这样，对电阻进行充放电的电荷泵不能直接给电阻充放电，需要引入新的参数，并且通过转换电路，才能得到与分频器的分频数无关的环路带宽与输入频率的比值以及环路的阻尼因子；而本发明实施方式所述的技术方案是将两个电荷泵输出的电流设定为不同，其中，对电容进行充放电的第一电荷泵输出的电流正比于压控振荡器的偏置电流且反比于分频器的分频数，对电阻进行充放电的第二电荷泵输出的电流正比于压控振荡器的偏置电流而与分频器的分频数无关，这样，第二电荷泵可以直接给电阻充放电，并且不需要引入新的参数就可以消去公式中的分频数，使得环路带宽与输入频率的比值以及环路的阻尼因子与分频器的分频数无关。

综上所述，由于上述技术方案省去了现有技术中的参数C₂，因而简化了自偏置锁相环的参数设定；并且，上述技术方案也不需要包含有电容C₂、平衡开关S等电路元件的转换电路，因而简化了自偏置锁相环的电路设计；另外，由于上述技术方案不需要平衡开关S，也就避免了因开关转换而引起的电压抖动和电路噪声，因而优化了自偏置锁相环的电路性能。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (6)

1.一种自偏置锁相环，包括第一电荷泵、第二电荷泵，所述第一电荷泵的输出端与充放电电容连接，输出控制电压，所述第二电荷泵的输出端与偏置生成器的第一偏置电压输出端连接，所述第一偏置电压等于所述控制电压，其特征在于，

所述第一电荷泵输出的电流等于第一常数和压控振荡器的偏置电流的乘积与分频器的分频数的比值；

所述第二电荷泵输出的电流等于压控振荡器的偏置电流与第二常数的比值；

所述偏置生成器的输出电阻与压控振荡器的差分缓冲延时级的等效电阻成倍数关系。

2.根据权利要求1所述的自偏置锁相环，其特征在于，

所述第一电荷泵输出的电流由第一电流镜提供，所述第一电流镜的输入端连接偏置生成器的第二偏置电压输出端，所述第二偏置电压输出端为压控振荡器提供偏置电流，所述第一电流镜的输出端连接第一电荷泵，所述第一电流镜的输出电流为输入电流的K₁/N倍，其中，K₁是第一常数，N是分频器的分频数；

所述第二电荷泵输出的电流由第二电流镜提供，所述第二电流镜的输入端连接偏置生成器的第二偏置电压输出端，所述第二电流镜的输出端连接第二电荷泵，所述第二电流镜的输出电流为输入电流的1/K₂倍，其中，K₂是第二常数。

3.根据权利要求1所述的自偏置锁相环，其特征在于，所述第一常数等于1，所述第二常数等于4，所述偏置生成器的输出电阻等于压控振荡器的差分缓冲延时级的等效电阻。

4.根据权利要求1所述的自偏置锁相环，其特征在于，所述第一常数等于1，所述第二常数等于40，所述偏置生成器的输出电阻为压控振荡器的差分缓冲延时级的等效电阻的10倍。

5.根据权利要求1所述的自偏置锁相环，其特征在于，所述偏置生成器包括：放大器偏置电路、差分放大电路、半缓冲复制电路和控制电压缓冲电路，所述放大器偏置电路为差分放大电路提供偏置，所述差分放大电路根据电源电压和控制电压调节第二偏置电压，所述半缓冲复制电路和控制电压缓冲电路将控制电压复制到第一偏置电压。

6.根据权利要求5所述的自偏置锁相环，其特征在于，所述控制电压缓冲电路包括两个栅极、漏极与所述第二电荷泵的输出端连接的PMOS管，所述两个PMOS管构成所述偏置生成器的输出电阻。

Images