CN104601168B

CN104601168B - 自偏置锁相环

Info

Publication number: CN104601168B
Application number: CN201310530018.8A
Authority: CN
Inventors: 符志岗
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-10-31
Filing date: 2013-10-31
Publication date: 2018-07-10
Anticipated expiration: 2033-10-31
Also published as: US20150116017A1; CN104601168A; US9024667B1

Abstract

本发明实施例公开了一种自偏置锁相环，用于取决于自偏置锁相环的至少一个可调节参数提供偏置电流Ib，使得能够基于所述至少一个可调节参数而调节所述自偏置锁相环的带宽。

Description

自偏置锁相环

技术领域

本发明涉及半导体技术，尤其是一种自偏置锁相环。

背景技术

锁相环（Phase Locked Loop，PLL）被广泛应于系统级芯片（System on Chip，SOC）中，以构成频率合成器、时钟发生器等。高性能锁相环需要具有以下特点：不易受工艺、电压和温度（PVT）变化的影响；频带宽；锁定后相位抖动（jitter）和频率变化小；单片集成滤波器；电路的功耗低。但是，同时达到以上特点的锁相环是很难设计的。尤其是随着芯片器件尺寸的持续减小，工艺带来的变化将对高速率、宽频带范围的锁相环设计带来较大挑战。另外，电源电压与工作温度也对锁相环设计带来较大影响。采用传统结构的设计时，必须将PVT影响考虑在内。也即，在设计电路时就需要为工艺、电压和温度变化带来的影响预留余量，以使得锁相环能够稳定工作并满足设计的性能要求。

现有的锁相环技术使用了自偏置结构来应对PVT问题。在J.Maneatis等人的“Self-biased high-bandwidth low-jitter1-to-14096multiplier clock generatorPLL”（参见IEEE int.Solid-State Circuits Conf.Dig.Tech.Papers,Feb.12003,pp.424～425）中，公开了一种在自偏置PLL电路中的低通滤波器中使用具有有源电阻R的技术。在US7,719,328和US7,986,191中，公开了使用MOS器件作为自偏置PLL电路中的低通滤波器中的有源电阻的技术方案。

然而，上述现有技术的PLL结构存在着如下缺点。对于设计好的电路来说，其环路带宽也是相对固定的。这些PLL电路将不能提供对环路带宽的调节。更具体地，在上述PLL结构中，由于电路参数已经固定（电阻、电容值已经被选定），因此，其环路带宽也已经固定。对于上述电路，仅有的调节带宽的方式是改变PLL中的电荷泵的电流。例如，提供某些可编程电流来调节PLL的带宽。然而，可编程电流仅仅能够提供简单的分级调节，例如1/2、1/4电流等等，无法提供更加灵活的带宽调节。此外，当使用可编程电流来改变环路带宽时，由于电路参数已经固定，因此导致调节可编程电流有可能导致PLL工作不稳定。

以下参考文献通过引用全文并入本申请中。

参考文献：

1、John G.Maneatis等人的“Self-biased high-bandwidth low-jitter1-to-14096multiplier clock generator PLL”（参见IEEE int.Solid-State CircuitsConf.Dig.Tech.Papers,Feb.12003,pp.424～425）

2、US7,719,328（由相同发明人作出，已转让给本专利的申请人）

3、US7,986,191（转让给本专利的申请人）

4、John G.Maneatis的“Low-Jitter Process-Independent DLL and PLL Basedon Self-Biased Techniques”（参见IEEE JOURNAL OF SOLID-STATECIRCUITS,VOL.31，NO.11,November1996,pp.1723-1732）

发明内容

本发明实施例所要解决的一个技术问题是：本发明提供一种自偏置锁相环结构，在确定了电路结构之后，仍然能够通过调节输入到自偏置锁相环的至少一个可调节参数来灵活地调节环路带宽。

优选地，根据本发明的优选实施例，能够在调节环路带宽的同时保证自偏置锁相环在宽环路带宽范围内稳定地工作。

根据本发明的一方面，提供了一种自偏置锁相环，包括：偏置生成器（130），用于取决于自偏置锁相环的至少一个可调节参数提供偏置电流Ib，使得能够基于所述至少一个可调节参数而调节所述自偏置锁相环的带宽。

优选的，其中所述可调节自偏置锁相环参数包括以下中的至少一个：所述自偏置锁相环的参考电压Vref、所述自偏置锁相环的参考频率Fref。

优选的，所述偏置电流Ib与自偏置锁相环的参考频率Fref、参考电压Vref之间的关系为：

Ib＝Fref*Vref*C，其中，C为预设系数。

优选的，通过调节所述自偏置锁相环的参考电压来调节所述自偏置锁相环的环路带宽。

优选的，还包括环路滤波器（140），所述环路滤波器（140）耦合到所述偏置生成器（130）并响应于所述偏置生成器产生的偏置电流提供控制电压。

优选的，还包括相位频率检测器（110）、电荷泵（120）、压控振荡器（150）和分频器（160），所述相位频率检测器（110）用于检测参考信号和反馈信号之间的频率差和相位差并产生脉冲控制信号；所述电荷泵（120），响应于所述脉冲控制信号和所述偏置生成器提供的偏置电流提供输出电流至所述环路滤波器，所述输出电流与所述偏置电流成比例；所述压控振荡器（150），响应于来自所述环路滤波器（140）提供的控制电压产生振荡电压输出信号；所述分频器（160）用于对所述振荡电压输出信号执行分频并且产生输入到所述相位频率检测器的反馈信号。

优选的，其中所述偏置生成器包括：第二导电类型的第一、第二、第三晶体管开关（M3、M4、M6），第一、第二、第三晶体管开关的第一载流电极共同连接到第一电位，所述第二晶体管（M4）的栅极和第二载流电极连接在一起并且连接到第一、第三晶体管（M3、M6）的栅极，第一晶体管（M3）的第二载流电极通过第一开关（PH21）连接到第二电位并且通过第二开关（PH11）连接到第一节点（231）；第一电容器（C1），所述第一电容器的第一端子、第三开关（PH22）的第一端子和第四开关（PH12）的第一端子共同连接到所述第一节点（231），

第二电容器（C2），所述第四开关（PH12）的第二端子、所述第二电容器（C2）的第一端子和第五开关（PH23）的第一端子共同连接到第二节点（232），所述第一电容器（C1）的第二端子、所述第二电容器（C2）的第二端子和所述第三开关（PH22）的第二端子共同连接到第二电位，第一运算放大器（A1），所述第五开关（PH23）的第二端子连接到所述第一运算放大器（A1）的反向输入端，可调电压源（300），连接在所述第一运算放大器（A1）的非反相输入端和第二电位之间，用于提供参考电压（Vref），第三电容器（C3），跨接在所述第一运算放大器（A1）的输出和反相输入之间，第一导电类型的第四晶体管开关（M5），所述第一运算放大器（A1）的输出连接到所述第四晶体管开关（M5）的栅极，所述第四晶体管（M5）的第一载流电极连接到第二电位以及第二载流电极连接到所述第二晶体管（M4）的栅极，第一导电类型的第五晶体管（M7），其第一载流电极连接到其栅极并且连接到所述第三晶体管（M6）的第二载流电极，所述第五晶体管（M7）的第二载流电极连接到第二电位，所述第五晶体管（M7）的栅极连接到环路滤波器（140），其中所述第二、第四开关与第一、第三、第五开关分别响应于基于参考频率（Fref）的非交叠时钟信号操作。

优选的，其中所述环路滤波器包括电压跟随器（A2）和提供滤波功能的滤波单元（M10+电容Cp+C3），其中所述滤波单元包括串联耦合的第二导电类型的第六晶体管（M10）和第四电容器（Cp），以及与所述第六晶体管（M10）和第四电容器（Cp）并联连接的第五电容器（C4）；所述电压跟随器包括在其非反向输入端接收电荷泵的输出电流的第二运算放大器（A2）；第二导电类型的第七晶体管（M8），其第一载流电极连接到第二运算放大器（A2）的反相输入端和输出端；第一导电类型的第八晶体管（M9），所述第七晶体管的第二载流电极与其栅极连接并连接到所述第八晶体管（M9）的第一载流电极和第六晶体管（M10）的栅极，所述第八晶体管（M9）的栅极连接到第五晶体管（M7）的栅极，所述第八晶体管的第二载流电极连接到第二电位，其中所述第六晶体管（M10）被控制为工作在线性区。

优选的，其中所述电荷泵的输出电流Icp与所述偏置电流Ib满足关系：

Icp＝x*Ib

其中，x为预设系数。

优选的，所述自偏置锁相环的环路带宽为：

其中，

Kv为压控振荡器的增益，其中

Kv＝k/Cb，

Cp为所述第四电容器的电容值；

M为自偏置锁相环的分频系数；

k为所述压控振荡器中的等效晶体管的工艺系数；

Cb为所述压控振荡器的等效电容。

优选的，所述第六晶体管（M10）用作该环路滤波器的电阻R，所述电阻R提供跨导gm，满足：

其中k2为所述第六晶体管（M10）的工艺系数。

优选的，所述自偏置锁相环的阻尼系数为：

其中，

Kv为所述压控振荡器的增益；

Icp为所述电荷泵的输出电流；

Icp＝x*Ib；其中x为预定系数；

Cp为所述第四电容器的电容值；

M为自偏置锁相环的分频系数；

k为所述压控振荡器中的等效晶体管的工艺系数；

Cb为所述压控振荡器的等效电容；

k2为所述第六晶体管的工艺系数。

如上所述，即使在电路参数已被固定的情况下，根据本发明的自偏置锁相环的环路带宽也能够被灵活地调整。优选地，还能够保证环路稳定工作。环路带宽可以随着输入参考频率以及参考电压的增大而增加。例如，在参考频率已定的情况下，可以通过调整参考电压的大小来调整自偏置锁相环的环路带宽。

另一方面，使用根据本发明的自偏置锁相环电路结构，可以使得PLL电路的工作基本上不受PVT的影响。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同描述一起用于解释本发明的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：

图1为本发明自偏置锁相环一个实施例的结构示意图。

图2为本发明自偏置锁相环一个实施例的结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1为本发明自偏置锁相环一个实施例的结构示意图。如图1所示，该实施例的自偏置锁相环包括：相位频率检测器（PFD）110、电荷泵（CP）120、偏置生成器130、环路滤波器（LCP）140、压控振荡器（VCO）150和分频器160。

值得说明的是，上述组件的连接关系并不等同于内部信号的流向，而仅仅代表组件之间的连接关系。

以下，将参考附图1简要说明各组件之间的信号流向和功能。

相位频率检测器110耦合到电荷泵120并且耦合到分频器160。在一个实施例中，用于检测输入的参考频率Fref和反馈信号的反馈频率Ffb的频率差和相位差，并由此产生脉冲控制信号。该脉冲信号被输入到电荷泵120用于控制电荷泵120的输出电流Icp，该输出电流Icp还将取决于提供给电荷泵的输入电流。

电荷泵120耦合到相位频率检测器110、偏置生成器130、环路滤波器140和压控振荡器150。电荷泵120从偏置生成器130接收偏置电流Ib作为输入电流并且从相位频率检测器110接收脉冲信号。电荷泵120将根据所接收的脉冲信号来产生与偏置电流Ib成正比的输出电流Icp。该输出电流被提供到环路滤波器140。

偏置生成器130耦合到电荷泵120和环路滤波器140。偏置生成器130被配置用于产生一个偏置电流Ib，该偏置电流Ib被提供给电荷泵120和环路滤波器140。

环路滤波器140耦合到偏置生成器130、电荷泵120以及压控振荡器150。环路滤波器140响应于电荷泵120的输出电流Icp（由下文可知，实际上取决于偏置生成器产生的偏置电流Ib）生成控制电压Vbn，控制电压Vbn是用于所述压控振荡器的控制电压。US7,719,328的附图1示出了一种传统的环路滤波器的结构和连接，其中附图标记30表示传统环路滤波器的结构，其由电阻Rp和电容Cp串联连接构成。该串联连接的电阻和电容耦合到压控振荡器。

压控振荡器150耦合到环路滤波器140和电荷泵120，并根据来自环路滤波器提供的电压输入信号产生输出振荡电压信号。该振荡电压信号通过分频器160提供反馈信号回到相位频率检测器110。

分频器160跨接在压控振荡器150的输出和相位频率检测器110的一个输入之间，用于将压控振荡器150的输出频率进行分频操作并反馈回到相位频率检测器110。例如，M分频。

在以上所述的结构中，相位频率检测器110、电荷泵120、环路滤波器140、压控振荡器150的功能和操作都是公知的，在此不再赘述。

以下讲述根据本发明的实施例的技术方案。

众所周知，自偏置锁相环的环路带宽wn可以由下式表示：

其中：

Kv为压控振荡器的增益，

Cp为环路滤波器中的电容；

M为自偏置锁相环的分频系数；

Icp为电荷泵的输出电流。

根据参考文献4，提出压控振荡器150的增益可以由下式决定：

Kv＝k/Cb （2）

其中，

k为压控振荡器中的等效晶体管的工艺系数；

Cb为压控振荡器的等效电容。

最后，如上文所述，电荷泵在VCO中的使用是公知的。也即，电荷泵的输出电流Icp取决于偏置电流Ib和来自相位频率检测器100的脉冲信号。可以用公式（3）表示Icp：

Icp＝x*Ib （3）

其中，x为预设系数。

由此，当将式（2）、（3）代入式（1）时，我们可以得到式（4）：

在式（4）中，k、x、M均为固定常数，而Cp和Cb为电路元件的参数值，一旦选择，将基本上不会变化。因此，从式（4）可以看出，自偏置锁相环的环路带宽wn将由偏置生成器所产生的偏置电流Ib决定。

本申请创造性地提出，如果能够采用一种偏置生成器使得所产生偏置电流Ib的产生取决于自偏置锁相环的至少一个可调节参数，那么，就可以使得环路带宽wn与该可调节参数相关联。由此，即使在其他电路条件固定的情况下（例如，电容值Cp、Cb以及常数k、x、M等已经被确定的情况下），也能够通过调节该可调节参数来改变环路的带宽。

例如，在一个实施例中，上述的可调节参数例如为自偏置锁相环的参考频率Fref、参考电压Vref。也即，使得偏置生成器130所产生的偏置电流Ib与自偏置锁相环的参考频率Fref、参考电压Vref之间的关系为：

Ib＝Fref*Vref*C （5）

其中，C为预设系数。

当将式（5）代入式（4），得到：

从式（6）可以看出，由于x、M、C均为固定的系数，而k为工艺系数，基本上是固定值。Cp和Cb为电路元件的参数值，一旦选择，将基本上不会变化。由此环路带宽wn取决于自偏置锁相环的参考电压Vref和参考频率Fref中的至少一个。

在实际应用中，通常参考频率是固定的。由此，即使在电路参数已经选定的情况下，仍然可以通过调节锁相环电路的参考输入电压来灵活地调节环路带宽。

应当理解，上文式（6）仅仅是环路带宽wn取决于参考电压的实施方式的一个例子。使得环路带宽wn与参考电压相关联的其他表达式以及对应的偏置生成器实施方式也是可行。

优选地，当调节带宽时，需要考虑环路工作的稳定性。不期望因为调节环路带宽而轻易地使得环路的工作不稳定（例如，当调节超出一定范围时）。以下，将说明本发明的上述技术方案的环路稳定性。

正如前文所述，在现有技术中，可以使用包含晶体管的电路作为环路滤波器140，而该晶体管（工作在线性区）用于提供环路滤波器的电阻（有源电阻），此处的Cp为与环路滤波器的有源电阻串联连接的电容器的电容值。US7,719,328的附图6示出了这种使用晶体管用于提供环路滤波器的电阻（有源电阻）的电路结构。在US7,719,328中，环路滤波器包括电压跟随器和滤波结构，其中滤波结构中使用了晶体管用于提供环路滤波器中的电阻Rp。

对于锁相环来说，众所周知的，其阻尼系数Dp取决于如下公式：

其中，

Kv为压控振荡器150的增益；

Icp为电荷泵120的输出电流；

Cp为环路滤波器中与环路滤波器的有源电阻串联连接的电容器的电容值；

M为自偏置锁相环的分频系数。

将公式（2）、（3）代入等式（7）中，得到等式（8）：

从等式（8）可以看出，影响环路工作稳定性的阻尼系数Dp与偏置电流Ib相关联。在调节环路时，如果偏置电流Ib发生变化，则环路稳定性可能会存在问题。因此，如果能够消除偏置电流Ib的影响，那么就可以保证阻尼系数Dp基本上稳定。

发明人发现，可以通过设计环路滤波器中的有源电阻R（通过晶体管实现）来实现上述消除，例如美国授权专利US7,719,328的图6公开了一种这样的环路滤波器结构。根据本发明的一个实施例，在环路滤波器中，有源电阻R可以提供跨导gm。如果我们可以使得用作有源电阻R的晶体管工作在线性区，则晶体管的漏-源电阻Rds的值刚好等于晶体管工作在饱和区的跨导的倒数。也即，该有源电阻R的跨导gm可以由下式给出：

其中，

gm是有源电阻R提供的跨导；

k2是环路滤波器中的用作有源电阻的晶体管的工艺系数；

Ib是环路滤波器从偏置生成器接收的偏置电流。

众所周知，R=1/gm，因此，可以将公式（3）、（9）代入公式（8），得到公式（10）：

可以看出，在公式（10）中，由于M、x均为预定系数，因此阻尼系数Dp将由Cp/Cb和k/k2决定。参见上文，Cp是环路滤波器中的电容，Cb代表压控振荡器中的等效电容，k、k2分别为压控振荡器中的等效晶体管的工艺系数和环路滤波器中晶体管的工艺系数。因此，根据本发明的自偏置锁相环的阻尼系数已经基本上与偏置电流Ib无关，而仅仅与一些工艺参数和电容值有关。由此，即使通过调节可控参数来调节自偏置锁相环的带宽，也不会导致该电路运行不稳定。

另一方面，在公式（10）中，上述Cp/Cb和k/k2两项的除法运算大体上消去了器件工艺系数的变化，也即，使得阻尼系数Dp基本上与器件的工艺变化无关。类似的，由于上述除法运算，使得阻尼系数Dp也基本上不会受到器件工作温度变化的影响，结果，自偏置锁相环的工作不会因为温度、器件工艺等的变化而变得不稳定。

以上已经讲述了本发明的要点和相关的实施例。以下将参考一个更具体的实施例使得本领域技术人员对本发明的精神和实施方式有进一步的了解。然而，下面的实施例仅仅是为了说明本发明的众多可行方式中的一种，并不意在将本发明的范围仅仅限制于以下公开的实施例。

图2示出了根据本发明实施例的自偏置锁相环的一种具体实施方式，其包括相位频率检测器210、电荷泵220、偏置生成器230、环路滤波器240、压控振荡器250和分频器260。

类似上文所述，这里的相位频率检测器210、电荷泵220、压控振荡器250和分频器260的功能和操作与相位频率检测器110、电荷泵120、压控振荡器150和分频器160相同。为了简明起见，这里不再详细描述这些部件的功能和原理，而是详细描述实现与本发明相关的部件的结构。

如图所示，偏置生成器230耦合到电荷泵220和环路滤波器240。偏置生成器230被配置用于产生一个偏置电流Ib，该偏置电流Ib被提供给电荷泵220和环路滤波器240。

如上所述，偏置生成器230需要取决于自偏置锁相环的至少一个可调节参数来产生偏置电流Ib，从而使得可以根据该至少一个可调节参数来调节自偏置锁相环的带宽。在一个实施例中，偏置电流Ib的产生与自偏置锁相环的参考电压和参考频率相关联，例如，满足公式（5）。附图2中的偏置生成器230示出了一种满足式（5）中关系的实施方式。

具体来说，第二导电类型的晶体管开关M3、M4、M6的第一载流电极连接到第一电位，例如电源电位VCC，晶体管M4的栅极和第二载流电极连接在一起并且连接到晶体管M3、M6的栅极。晶体管M3的第二载流电极通过开关PH21连接到第二电位（例如，地电位）并且通过开关PH11连接到节点231。此外，电容器C1的第一端子、开关PH22的第一端子和开关PH12的第一端子共同连接到节点231。开关PH12的第二端子、电容器C2的第一端子和开关PH23的第一端子共同连接到节点232。电容器C1的第二端子、电容器C2的第二端子和开关PH22的第二端子共同连接到第二电位。开关PH23的第二端子连接到运算放大器A1的反向输入端。可调电压源300连接在运算放大器A1的非反相输入端和第二电位之间，用于提供参考电压Vref。电容器C3跨接在运算放大器A1的输出和反相输入之间。运算放大器A1的输出连接到第一导电类型的晶体管开关M5的栅极。晶体管M5的第一载流电极连接到第二电位以及第二载流电极连接到晶体管M4的栅极。第一导电类型的晶体管M7的第一载流电极连接到其栅极，并且连接到晶体管M6的第二载流电极。晶体管M7的第二载流电极连接到第二电位。晶体管M7的栅极连接到环路滤波器140。

其中以“PH1”开头的开关表示根据时钟信号PH1操作的开关，而以“PH2”开头的开关表示根据时钟信号PH2操作的开关。时钟信号PH1、PH2是取决于参考频率Fref的非交叠时钟信号，也即，与输入参考频率Fref相关联。由此使得偏置生成器230产生的输出电流Ib与参考频率Fref相关联，也即，满足公式（5）：

Ib＝Fref*Vref*C （5）

偏置生成器230中的晶体管M4的栅极连接到电荷泵中的晶体管M1的栅极，而晶体管M7的栅极还连接到电荷泵中的晶体管M2的栅极。晶体管M1晶向晶体管M4的电流Ib，从而取决于偏置电流Ib生成输出电流Icp。

关于图2所示的偏置生成器230的更详细的说明，可以参照B.Robert Gregoire和Un-Ku Moon的论文“A Sub1-V Constant Gm–C Switched-Capacitor Current Source”，IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-II:EXPRESS BRIEFS,VOL.54,NO.3,MARCH2007。该论文的全文以引用方式被加入到本说明书公开内容中。

以上讲述了满足公式（5）的一种电路形式：

Ib＝Fref*Vref*C （5）

应当理解，上述例子仅仅是其中一种实施方式，本领域技术人员可以根据本发明的公式（5）设计出更多其他的电路结构。

使用晶体管用作有源电阻的环路滤波器240的结构和操作可以参考本发明人的另一篇专利文献US7,719,328，该专利文献同样通过引用加入到本说明书公开内容中。

具体来说，运算放大器A2用作电压跟随器，使得其输入电压等于其输出电压。运算放大器A2在其非反相输入端接收来自电荷泵220的输出电流Icp。放大器A2还提供驱动第二导电类型的晶体管M8和第一导电类型的晶体管M9的驱动能力。

具体来说，第二导电类型的晶体管M10的第一载流电极连接到电荷泵中的晶体管M1、M2之间的节点121并连接到放大器A2的非反相输入，而其第二载流电极通过与其串联连接的电容器Cp连接到第二电位。电容器C4连接在放大器的非反相输入和第二电位之间。第二导电类型的晶体管M8的第一载流电极连接到放大器A2的反相输入端和输出端，其第二载流电极与其栅极连接并连接到第一导电类型的晶体管M9的第一载流电极和晶体管M10的栅极。晶体管M9的栅极连接到晶体管M7的栅极，其第二载流电极连接到第二电位。

在该电路结构中，晶体管M10被配置为工作在线性区，由此用作环路滤波器的电阻R，并且满足公式（9）：

如上所述，当环路滤波器中采用晶体管作为电阻并且晶体管工作在线性区中时，根据上述推导，可以看出，整个自偏置锁相环的阻尼系数与晶体管的工艺系数、器件的工作温度等基本上无关（请参见公式6）。

进一步的，当输入环路滤波器的偏置电流取决于参考电压时，可以方便地通过调节参考电压来调节整个环路的带宽——即使此时电路的参数已经确定。由此，可以实现灵活的工作范围，并且扩大自偏置锁相环的应用范围，由此不必重新设计新的自偏置锁相环，可以使用现有的电路用于更宽广的应用范围。

根据本发明的一个实施例，第一导电类型的晶体管是NMOS晶体管，而第二导电类型的晶体管是PMOS晶体管。然而，这并不是必须的。本领域技术人员理解，在本发明的实施例中，第一导电类型的晶体管也可以是PMOS晶体管，而第二导电类型的晶体管也可以是NMOS晶体管

本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。

可能以许多方式来实现本发明实施例的自偏置锁相环及其环路带宽调整。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本发明的自偏置锁相环及其环路带宽调整。此外，在一些实施例中，还可将本发明实施为记录在记录介质中的程序，这些程序包括用于实现根据本发明的方法的机器可读指令。因而，本发明还覆盖存储用于执行根据本发明的方法的程序的记录介质。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

本发明实施例中，自偏置锁相环的环路带宽可以基于输入信号的输入频率以及参考电压而调整，并同时保持了环路的稳定性。在输入信号的输入频率已定的情况下，可以通过调整参考电压的大小来调整自偏置锁相环的环路带宽。从而，与现有技术相比，本发明实施例可以抵消PVT角的变化，且环路带宽易于调整，也节省了芯片面积。

本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims

1.一种自偏置锁相环，包括：

偏置生成器，用于取决于自偏置锁相环的至少一个可调节参数提供偏置电流Ib，使得能够基于所述至少一个可调节参数而调节所述自偏置锁相环的带宽；和

环路滤波器，耦合到所述偏置生成器并响应于所述偏置生成器产生的偏置电流提供控制电压。

2.如权利要求1的自偏置锁相环，其中所述可调节参数包括以下中的至少一个：所述自偏置锁相环的参考电压Vref、所述自偏置锁相环的参考频率Fref。

3.根据权利要求2所述的自偏置锁相环，所述偏置电流Ib与自偏置锁相环的参考频率Fref、参考电压Vref之间的关系为：

Ib＝Fref*Vref*C，其中，C为预设系数。

4.根据权利要求3所述的自偏置锁相环，通过调节所述自偏置锁相环的参考电压来调节所述自偏置锁相环的环路带宽。

5.根据权利要求1-4中任意一项所述的自偏置锁相环，还包括相位频率检测器、电荷泵、压控振荡器和分频器，其中：

所述相位频率检测器用于检测参考信号和反馈信号之间的频率差和相位差并产生脉冲控制信号；

所述电荷泵响应于所述脉冲控制信号和所述偏置生成器提供的偏置电流提供输出电流至所述环路滤波器，所述输出电流与所述偏置电流成比例；

所述压控振荡器响应于来自所述环路滤波器提供的控制电压产生振荡电压输出信号；

所述分频器用于对所述振荡电压输出信号执行分频并且产生输入到所述相位频率检测器的反馈信号。

6.根据权利要求5所述的自偏置锁相环，其中所述偏置生成器包括：

第二导电类型的第一、第二、第三晶体管开关，第一、第二、第三晶体管开关的第一载流电极共同连接到第一电位，所述第二晶体管的栅极和第二载流电极连接在一起并且连接到第一、第三晶体管的栅极，第一晶体管的第二载流电极通过第一开关连接到第二电位并且通过第二开关连接到第一节点；

第一电容器，所述第一电容器的第一端子、第三开关的第一端子和第四开关的第一端子共同连接到所述第一节点；

第二电容器，所述第四开关的第二端子、所述第二电容器的第一端子和第五开关的第一端子共同连接到第二节点，所述第一电容器的第二端子、所述第二电容器的第二端子和所述第三开关的第二端子共同连接到第二电位；

第一运算放大器，所述第五开关的第二端子连接到所述第一运算放大器的反相输入端；

可调电压源，连接在所述第一运算放大器的非反相输入端和第二电位之间，用于提供参考电压；

第三电容器，跨接在所述第一运算放大器的输出和反相输入之间；

第一导电类型的第四晶体管开关，所述第一运算放大器的输出连接到所述第四晶体管开关的栅极，所述第四晶体管的第一载流电极连接到第二电位以及第二载流电极连接到所述第二晶体管的栅极；

第一导电类型的第五晶体管，其第一载流电极连接到其栅极并且连接到所述第三晶体管的第二载流电极，所述第五晶体管的第二载流电极连接到第二电位，所述第五晶体管的栅极连接到环路滤波器；

其中所述第二、第四开关与第一、第三、第五开关分别响应于基于参考频率的非交叠时钟信号操作。

7.根据权利要求6所述的自偏置锁相环，其中所述环路滤波器包括电压跟随器和提供滤波功能的滤波单元；

其中所述滤波单元包括串联耦合的第二导电类型的第六晶体管和第四电容器，以及与所述第六晶体管和第四电容器并联连接的第五电容器；

所述电压跟随器包括在其非反相输入端接收电荷泵的输出电流的第二运算放大器；

第二导电类型的第七晶体管，其第一载流电极连接到第二运算放大器的反相输入端和输出端；

第一导电类型的第八晶体管，所述第七晶体管的第二载流电极与其栅极连接并连接到所述第八晶体管的第一载流电极和第六晶体管的栅极，所述第八晶体管的栅极连接到第五晶体管的栅极，所述第八晶体管的第二载流电极连接到第二电位；

其中所述第六晶体管被控制为工作在线性区。

8.根据权利要求7所述的自偏置锁相环，其中所述电荷泵的输出电流Icp与所述偏置电流Ib满足关系：

Icp＝x*Ib

其中，x为预设系数。

9.根据权利要求8所述的自偏置锁相环，所述自偏置锁相环的环路带宽为：

其中，

Kv为压控振荡器的增益，其中

Kv＝k/Cb，

Cp为所述第四电容器的电容值；

M为自偏置锁相环的分频系数；

k为所述压控振荡器中的等效晶体管的工艺系数；

Cb为所述压控振荡器的等效电容。

10.根据权利要求7所述的自偏置锁相环，所述第六晶体管用作该环路滤波器的电阻R，所述电阻R提供跨导gm，满足：

其中k2为所述第六晶体管的工艺系数。

11.根据权利要求10所述的自偏置锁相环，所述自偏置锁相环的阻尼系数为：

其中，

Kv为所述压控振荡器的增益；

Icp为所述电荷泵的输出电流；

Icp＝x*Ib；其中x为预定系数；

Cp为所述第四电容器的电容值；

M为自偏置锁相环的分频系数；

k为所述压控振荡器中的等效晶体管的工艺系数；

Cb为所述压控振荡器的等效电容；

k2为所述第六晶体管的工艺系数。