KR20220153172A - 위상 고정 루프 및 위상 고정 루프의 동작 방법 - Google Patents

위상 고정 루프 및 위상 고정 루프의 동작 방법 Download PDF

Info

Publication number
KR20220153172A
KR20220153172A KR1020210060302A KR20210060302A KR20220153172A KR 20220153172 A KR20220153172 A KR 20220153172A KR 1020210060302 A KR1020210060302 A KR 1020210060302A KR 20210060302 A KR20210060302 A KR 20210060302A KR 20220153172 A KR20220153172 A KR 20220153172A
Authority
KR
South Korea
Prior art keywords
signal
frequency
frequency signal
digital
voltage
Prior art date
Application number
KR1020210060302A
Other languages
English (en)
Inventor
정상돈
김규식
김승진
오승현
김지환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210060302A priority Critical patent/KR20220153172A/ko
Priority to US17/734,693 priority patent/US11601131B2/en
Priority to TW111117319A priority patent/TWI840802B/zh
Priority to CN202210501555.9A priority patent/CN115333533A/zh
Publication of KR20220153172A publication Critical patent/KR20220153172A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation

Abstract

본 발명은 위상 고정 루프에 관한 것이다. 본 발명의 위상 고정 루프는 기준 주파수 신호 및 분배 주파수 신호를 수신하고, 그리고 상기 기준 주파수 신호 및 상기 분배 주파수 신호의 위상 차이에 대응하는 제1 신호를 출력하는 위상 검출기, 상기 제1 신호를 수신하고, 그리고 상기 제1 신호를 증폭하여 제2 신호를 출력하는 전하 펌프, 상기 제2 신호를 수신하고, 그리고 상기 제2 신호를 필터링하여 제3 신호를 출력하는 루프 필터, 상기 제3 신호를 수신하고, 그리고 상기 제3 신호를 제4 신호로 변환하여 출력하는 전압-전류 변환기, 상기 제4 신호 및 디지털 보상 신호를 수신하고, 그리고 상기 제4 신호 및 상기 디지털 보상 신호에 기반하여 제5 신호를 출력하는 디지털-아날로그 변환기, 상기 제5 신호를 수신하고, 그리고 상기 제5 신호에 대응하는 주파수를 갖는 출력 주파수 신호를 출력하는 발진기, 상기 출력 주파수 신호를 수신하고, 그리고 상기 출력 주파수 신호의 주파수를 분배하여 상기 분배 주파수 신호 및 보상 주파수 신호를 출력하는 분배기, 그리고 상기 보상 주파수 신호 및 상기 기준 주파수 신호를 수신하고, 그리고 상기 보상 주파수 신호의 주파수 및 상기 기준 주파수 신호의 주파수의 차이에 기반하여 상기 전압-전류 변환기를 보상하도록 구성되는 자동 주파수 교정기를 포함한다.

Description

위상 고정 루프 및 위상 고정 루프의 동작 방법{PHASE LOCKED LOOP AND OPERATING METHOD OF PHASE LOCKED LOOP}
본 발명은 전자 장치에 관한 것으로, 더 상세하게는 목표 주파수로 더 빠르게 고정되는 위상 고정 루프 및 위상 고정 루프의 동작 방법에 관한 것이다.
위상 고정 루프는 기준 주파수 신호를 수신하고, 그리고 기준 주파수 신호를 이용하여 기준 주파수 신호의 주파수보다 높은 다양한 주파수들을 갖는 출력 신호를 생성할 수 있다. 전자 장치들은 특정한 주파수를 갖는 클럭 신호에 기반하여 동작하도록 설계된다. 따라서, 위상 고정 루프는 전자 장치들에서 필수적으로 사용되는 장치이다.
위상 고정 루프가 출력 주파수 신호의 주파수를 목표 주파수로 고정하는데 시간이 필요하다. 위상 고정 루프의 출력 주파수 신호의 추파수가 목표 주파수로 고정될 때까지, 전자 장치는 정상적으로 동작할 수 없다. 따라서, 위상 고정 루프의 고정 속도가 증가할수록, 전자 장치들의 동작 속도가 빨라질 수 있다.
본 발명의 목적은 향상된 고정 속도를 갖는 위상 고정 루프 및 위상 고정 루프의 동작 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 위상 고정 루프는 기준 주파수 신호 및 분배 주파수 신호를 수신하고, 그리고 상기 기준 주파수 신호 및 상기 분배 주파수 신호의 위상 차이에 대응하는 제1 신호를 출력하는 위상 검출기, 상기 제1 신호를 수신하고, 그리고 상기 제1 신호를 증폭하여 제2 신호를 출력하는 전하 펌프, 상기 제2 신호를 수신하고, 그리고 상기 제2 신호를 필터링하여 제3 신호를 출력하는 루프 필터, 상기 제3 신호를 수신하고, 그리고 상기 제3 신호를 제4 신호로 변환하여 출력하는 전압-전류 변환기, 상기 제4 신호 및 디지털 보상 신호를 수신하고, 그리고 상기 제4 신호 및 상기 디지털 보상 신호에 기반하여 제5 신호를 출력하는 디지털-아날로그 변환기, 상기 제5 신호를 수신하고, 그리고 상기 제5 신호에 대응하는 주파수를 갖는 출력 주파수 신호를 출력하는 발진기, 상기 출력 주파수 신호를 수신하고, 그리고 상기 출력 주파수 신호의 주파수를 분배하여 상기 분배 주파수 신호 및 보상 주파수 신호를 출력하는 분배기, 그리고 상기 보상 주파수 신호 및 상기 기준 주파수 신호를 수신하고, 그리고 상기 보상 주파수 신호의 주파수 및 상기 기준 주파수 신호의 주파수의 차이에 기반하여 상기 전압-전류 변환기를 보상하도록 구성되는 자동 주파수 교정기를 포함한다.
본 발명의 실시 예에 따른 위상 고정 루프는 기준 주파수 신호 및 분배 주파수 신호를 수신하고, 그리고 상기 기준 주파수 신호 및 상기 분배 주파수 신호의 위상 차이에 대응하는 제1 신호를 출력하는 위상 검출기, 상기 제1 신호를 수신하고, 그리고 상기 제1 신호를 증폭하여 제2 신호를 출력하는 전하 펌프, 상기 제2 신호를 수신하고, 그리고 상기 제2 신호를 필터링하여 제3 신호를 출력하는 루프 필터, 상기 제3 신호를 수신하고, 그리고 상기 제3 신호를 제4 신호로 변환하여 출력하는 전압-전류 변환기, 상기 제4 신호 및 디지털 보상 신호를 수신하고, 그리고 상기 제4 신호 및 상기 디지털 보상 신호에 기반하여 제5 신호를 출력하는 디지털-아날로그 변환기, 상기 제5 신호를 수신하고, 그리고 상기 제5 신호에 대응하는 주파수를 갖는 출력 주파수 신호를 출력하는 발진기, 상기 출력 주파수 신호를 수신하고, 외부 장치로부터 제1 디지털 입력 신호를 수신하고, 그리고 상기 제1 디지털 입력 신호에 의해 정해진 분배율로 상기 출력 주파수 신호의 주파수를 분배하여 상기 분배 주파수 신호 및 보상 주파수 신호를 출력하는 분배기, 상기 보상 주파수 신호 및 상기 기준 주파수 신호를 수신하고, 그리고 상기 보상 주파수 신호의 주파수 및 상기 기준 주파수 신호의 주파수의 차이에 기반하여 상기 전압-전류 변환기를 보상하도록 구성되는 자동 주파수 교정기, 외부 장치로부터 제2 디지털 입력 신호를 수신하고, 상기 자동 주파수 교정기로부터 디지털 이득 제어 신호를 수신하고, 그리고 상기 제2 디지털 입력 신호 및 상기 디지털 이득 제어 신호의 합을 상기 디지털 보상 신호로 출력하는 덧셈기, 그리고 상기 제1 디지털 입력 신호에 의해 상기 분배율이 조절되고 그리고 상기 제2 디지털 입력 신호에 의해 상기 출력 주파수 신호의 주파수가 조절되는 세틀링이 수행되는 것에 응답하여, 상기 분배기 및 상기 위상 검출기를 리셋하는 리셋 회로를 포함한다.
위상 검출기, 전하 펌프, 루프 필터, 전압-전류 변환기, 디지털-아날로그 변환기, 발진기, 그리고 분배기를 포함하는 본 발명의 실시 예에 따른 위상 고정 루프의 동작 방법은 상기 디지털-아날로그 변환기의 변환 트랜지스터들의 모두를 턴-온 하는 단계, 상기 발진기의 출력 주파수 신호의 주파수를 상기 분배기가 분배하여 보상 주파수 신호를 생성하는 단계, 기준 주파수 신호의 주파수를 상기 보상 주파수 신호의 주파수와 비교하는 단계, 그리고 상기 비교의 결과에 따라, 상기 전압-전류 변환기의 출력 전류의 양을 교정하는 단계를 포함한다.
본 발명에 따르면, 위상 고정 루프의 출력 주파수 신호의 주파수는 추가적인 교정 없이 목표 주파수로 조절될 수 있다. 따라서, 향상된 고정 속도를 갖는 위상 고정 루프 및 위상 고정 루프의 동작 방법이 제공된다.
도 1은 본 발명의 제1 실시 예에 따른 위상 고정 루프를 보여준다.
도 2는 제1 입력 신호의 값에 따른 출력 주파수 신호의 주파수를 보여준다.
도 3은 제1 실시 예에 따른 전압-전류 변환기, 디지털-아날로그 변환기, 발진기, 그리고 자동 주파수 교정기를 보여준다.
도 4는 위상 고정 루프의 동작 방법을 보여준다.
도 5는 본 발명의 실시 예에 따른 위상 고정 루프가 출력 주파수 신호의 주파수를 고정하는 예를 보여준다.
도 6은 위상 고정 루프가 모드 설정에 따라 교정 동작을 수행하는 예를 보여준다.
도 7은 제2 실시 예에 따른 전압-전류 변환기, 디지털-아날로그 변환기, 발진기, 그리고 자동 주파수 교정기를 보여준다.
도 8은 본 발명의 제2 실시 예에 따른 위상 고정 루프를 보여준다.
도 9는 본 발명의 실시 예에 따른 위상 고정 루프의 동작 방법을 보여준다.
도 10은 도 8의 위상 고정 루프가 출력 주파수 신호의 주파수를 변환하는 예를 보여준다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 제1 실시 예에 따른 위상 고정 루프(100)를 보여준다. 도 1을 참조하면, 위상 고정 루프(100)는 커패시터(C), 위상 검출기(110), 전하 펌프(120), 루프 필터(130), 전압-전류 변환기(140)(V2I), 디지털-아날로그 변환기(150)(DAC), 발진기(160), 분배기(170), 대역-확산 클럭 생성기(173)(S-SCG), 델타-시그마 변조기(175)(DSM), 자동 주파수 교정기(180)(AFC), 그리고 덧셈기(185)를 포함할 수 있다.
위상 검출기(110)는 기준 주파수 신호(FREF) 및 분배 주파수 신호(FDIV)를 수신할 수 있다. 위상 검출기(110)는 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 위상을 비교하고, 그리고 비교 결과에 대응하는 제1 신호(S1)를 출력할 수 있다. 제1 신호(S1)는 전압의 형태를 가질 수 있다.
예시적으로, 기준 주파수 신호(FREF)의 주파수와 분배 주파수 신호(FDIV)의 주파수의 차이는 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 위상의 차이를 유발할 수 있다. 즉, 위상 검출기(110)는 기준 주파수 신호(FREF)의 주파수와 분배 주파수 신호(FDIV)의 주파수의 차이를 비교하는 것으로도 여겨질 수 있다.
기준 주파수 신호(FREF)의 주파수와 분배 주파수 신호(FDIV)의 주파수가 일치하고, 그리고 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 위상이 일치하면, 위상 검출기(110)는 차이 없음을 가리키는 제1 신호(S1)를 출력할 수 있다.
전하 펌프(120)는 위상 검출기(110)로부터 제1 신호(S1)를 수신할 수 있다. 전하 펌프(120)는 제1 신호(S1)의 레벨(예를 들어, 전압 레벨)을 증폭하여 제2 신호(S2)를 출력할 수 있다. 제2 신호(S2)는 전압의 형태를 가질 수 있다.
루프 필터(130)는 제2 신호(S2)를 필터링하여 제3 신호(S3)로 출력할 수 있다. 예를 들어, 루프 필터(130)는 제2 신호(S2)로부터 고주파 성분을 제거하는 저대역 통과 필터일 수 있다. 루프 필터(130)는 제2 신호(S2)의 갑작스러운 변동을 억제하여 제3 신호(S3)로 출력할 수 있다.
전압-전류 변환기(140)는 전압 레벨의 형태를 갖는 제3 신호(S3)를 전류의 양의 형태를 갖는 제4 신호(S4)로 변환할 수 있다. 전압-전류 변환기(140)는 자동 주파수 교정기(180)로부터 변인 제어 신호(VC)를 수신할 수 있다. 변인 제어 신호(VC)에 기반하여, 전압-전류 변환기(140)는 위상 고정 루프(100)의 공정-전압-온도(PVT)(Process-Voltage-Temperature)와 같은 변인들을 교정할 수 있다.
디지털-아날로그 변환기(150)는 전압-전류 변환기(140)로부터 제4 신호(S4)를 수신하고, 그리고 덧셈기(185)로부터 디지털 보상 신호(CS)를 수신할 수 있다. 제4 신호(S4)에 기반하여, 디지털-아날로그 변환기(150)의 PVT와 같은 변인들이 교정될 수 있다. 디지털-아날로그 변환기(150)는 디지털 보상 신호(CS)를 제5 신호(S5)로 변환할 수 있다. 제5 신호(S5)는 전류의 양의 형태를 가질 수 있다. 디지털-아날로그 변환기(150)는 디지털 보상 신호(CS)의 값에 대응하는 양의 전류를 제5 신호(S5)로 출력할 수 있다.
커패시터(C)는 디지털-아날로그 변환기(150)의 출력단에 연결될 수 있다. 커패시터(C)는 제5 신호(S5)로부터 고주파 성분을 제거할 수 있다. 예시적으로, 커패시터(C)는 생략될 수 있다.
발진기(160)는 제5 신호(S5)에 기반하여 출력 주파수 신호(FOUT)를 생성할 수 있다. 출력 주파수 신호(FOUT)의 주파수는 제5 신호(S5)의 양, 예를 들어 전류의 양에 대응할 수 있다. 예를 들어, 발진기(160)는 전류 제어 발진기(CCO)(Current Controlled Oscillator)일 수 있다.
분배기(170)는 발진기(160)로부터 출력 주파수 신호(FOUT)를 수신할 수 있다. 분배기(170)는 정해진 분배율에 기반하여, 출력 주파수 신호(FOUT)의 주파수를 분배할 수 있다. 예를 들어, 분배율은 외부의 장치로부터 수신되는 제2 입력 신호(IS2)에 의해 조절될 수 있다. 제2 입력 신호(IS2)는 디지털 값을 포함하는 디지털 신호일 수 있다.
분배기(170)는 출력 주파수 신호(FOUT)의 주파수를 분배하여 보상 주파수 신호(FAFC) 및 분배 주파수 신호(FDIV)를 생성할 수 있다. 예를 들어, 보상 주파수 신호(FAFC)의 주파수와 분배 주파수 신호(FDIV)의 주파수는 같거나 다를 수 있다. 분배 주파수 신호(FDIV)는 위상 검출기(110) 및 델타-시그마 변조기(175)로 전달되고, 그리고 보상 주파수 신호(FAFC)는 자동 주파수 교정기(180)로 전달될 수 있다.
대역-확산 클럭 생성기(173)(spread-spectrum clock generator)는 대역 확산 클럭 신호(SCK)를 생성할 수 있다. 대역-확산 클럭 생성기(173)는 대역 확산 클럭 신호(SCK)를 델타-시그마 변조기(175)에 전달할 수 있다.
델타-시그마 변조기(175)는 대역 확산 클럭 신호(SCK) 및 분배 주파수 신호(FDIV)를 수신할 수 있다. 대역 확산 클럭 신호(SCK)에 기반하여, 델타-시그마 변조기(175)는 델타-시그마 변조를 수행할 수 있다. 분배 주파수 신호(FDIV)에 동기되어, 델타-시그마 변조기(175)는 델타-시그마 변조의 결과에 기반하여 분배기(170)의 분배율을 디더링(dithering)할 수 있다. 디더링에 의해, 분배기(170)의 분배율의 평균은 정수가 아닌 값(예를 들어, 소수점을 갖는 값)으로 조절될 수 있다.
자동 주파수 교정기(180)는 기준 주파수 신호(FREF) 및 보상 주파수 신호(FAFC)를 수신할 수 있다. 자동 주파수 교정기(180)는 기준 주파수 신호(FREF)의 주파수 및 보상 주파수 신호(FAFC)의 주파수를 비교하고, 그리고 비교 결과에 따라 변인 제어 신호(VC) 및 이득 제어 신호(GS)를 생성할 수 있다.
이득 제어 신호(GS)에 기반하여, 자동 주파수 교정기(180)는 발진기(160)의 이득을 보상할 수 있다. 변인 제어 신호(VC)에 기반하여, 자동 주파수 교정기(180)는 디지털-아날로그 변환기(150) 또는 위상 고정 루프(100)의 PVT와 같은 변인을 제어할 수 있다.
덧셈기(185)는 자동 주파수 교정기(180)로부터 이득 제어 신호(GS)를 수신하고, 그리고 외부의 장치로부터 제1 입력 신호(IS1)를 수신할 수 있다. 제1 입력 신호(IS1)는 디지털 값을 포함하는 디지털 신호일 수 있다. 이득 제어 신호(GS)는 디지털 값을 포함하는 디지털 신호일 수 있다. 덧셈기(185)는 이득 제어 신호(GS)의 값 및 제1 입력 신호(IS1)의 값을 합하여 디지털 보상 신호(CS)로 출력할 수 있다.
제1 입력 신호(IS1) 및 제2 입력 신호(IS2)는 서로 연관되어 조절될 수 있다. 예를 들어, 제1 입력 신호(IS1)의 값이 증가하면, 출력 주파수 신호(FOUT)의 주파수가 증가할 수 있다. 따라서, 제2 입력 신호(IS2)가 함께 증가되어, 분배기(170)의 분배율이 증가될 수 있다.
제1 입력 신호(IS1)의 값이 감소하면, 출력 주파수 신호(FOUT)의 주파수가 감소할 수 있다. 따라서, 제2 입력 신호(IS2)가 함께 감소되어, 분배기(170)의 분배율이 감소될 수 있다.
본 발명의 실시 예에 따른 위상 고정 루프(100)는 제1 입력 신호(IS1)의 값 및 제2 입력 신호(IS2)의 값을 증가시킴으로써, 출력 주파수 신호(FOUT)의 주파수를 증가시킬 수 있다. 또한, 위상 고정 루프(100)는 제1 입력 신호(IS1)의 값 및 제2 입력 신호(IS2)의 값을 감소시킴으로써, 출력 주파수 신호(FOUT)의 주파수를 감소시킬 수 있다. 따라서, 위상 고정 루프(100)의 출력 주파수 신호(FOUT)의 주파수를 조절하는 것이 용이해진다.
도 2는 제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 주파수를 보여준다. 도 2에서, 가로축은 제1 입력 신호(IS1)의 값을 나타내고, 그리고 세로축은 출력 주파수 신호(FOUT)의 주파수를 나타낸다.
도 1 및 도 2를 참조하면, 실선으로 표시된 제1 선(L1)이 제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 목표 주파수의 추세선(trend line)일 수 있다. 예시적으로, 출력 주파수 신호(FOUT)의 주파수는 디지털 보상 신호(CS)에 의해 제어되므로, 제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 실제 주파수는 계단형으로 나타날 수 있다.
디지털-아날로그 변환기(150) 또는 위상 고정 루프(100)의 다른 구성 요소들의 PVT와 같은 변인들에 의해, 제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 실제 주파수는 제2 선(L2) 및 제3 선(L3)에 의해 정해진 범위 내의 임의의 추세선(예를 들어, 직선)에 대응할 수 있다.
제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 주파수의 추세선이 제1 선(L1)을 따르지 않으면, 제1 입력 신호(IS1)의 값 및 제2 입력 신호(IS2)의 값을 조절할 때에, 출력 주파수 신호(FOUT)의 주파수가 목표 주파수와 다를 수 있다. 즉, 출력 주파수 신호(FOUT)의 주파수를 목표 주파수로 고정하기 위한 추가적인 세틀링(settling)이 필요할 수 있다.
본 발명의 실시 예에 따른 위상 고정 루프(100) 또는 자동 주파수 교정기(180)는 제1 화살표(A1) 또는 제2 화살표(A2)로 표시된 바와 같이 PVT와 같은 변인을 교정할 수 있다. 따라서, 제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 주파수가 제1 선(L1)에 대응하게 되며, 추가적인 세틀링 동작이 요구되지 않는다. 즉, 위상 고정 루프(100)의 고정 시간, 예를 들어 세틀링 동작에 필요한 시간이 감소하고, 위상 고정 루프(100)의 동작 속도가 향상된다.
도 3은 제1 실시 예에 따른 전압-전류 변환기(140), 디지털-아날로그 변환기(150), 발진기(160), 그리고 자동 주파수 교정기(180)를 보여준다. 도 1 및 도 3을 참조하면, 전압-전류 변환기(140)는 증폭기(AP), 구동 트랜지스터(DT), 제1 내지 제4 저항들(R1~R4), 그리고 제1 내지 제3 스위치들(SW1~SW3)을 포함할 수 있다.
증폭기(AP)는 음의 입력(-)에서 제3 신호(S3)를 수신할 수 있다. 증폭기(AP)의 양의 입력(+)은 공통 노드(CN)에 연결될 수 있다. 증폭기(AP)의 출력은 구동 트랜지스터(DT)의 게이트에 연결될 수 있다. 증폭기(AP)의 출력은 제4 신호(S4)일 수 있다.
구동 트랜지스터(DT)의 게이트는 증폭기(AP)의 출력에 연결되어 제4 신호(S4)를 수신할 수 있다. 구동 트랜지스터(DT)의 제1 터미널은 전원 전압(VDD)이 공급되는 전원 노드에 연결될 수 있다. 구동 트랜지스터(DT)의 제2 터미널은 공통 노드(CN)에 연결될 수 있다.
제1 저항(R1)은 공통 노드(CN)와 접지 전압(VSS)이 공급되는 접지 노드의 사이에 연결될 수 있다. 제1 스위치(SW1) 및 제2 저항(R2)은 공통 노드(CN)와 접지 노드의 사이에 연결되고, 그리고 제1 저항(R1)과 병렬 연결될 수 있다. 제2 스위치(SW2) 및 제3 저항(R3)은 공통 노드(CN)와 접지 노드의 사이에 연결되고, 그리고 제1 저항(R1)과 병렬 연결될 수 있다. 제3 스위치(SW3) 및 제4 저항(R4)은 공통 노드(CN)와 접지 노드의 사이에 연결되고, 그리고 제1 저항(R1)과 병렬 연결될 수 있다.
제2 내지 제3 저항들(R2~R4) 중 하나의 저항, 그리고 제1 내지 제3 스위치들(SW1~SW3) 중 하나의 저항에 대응하는(예를 들어, 연결된) 하나의 스위치는 선택적 저항이라 불릴 수 있다. 선택적 저항들은 제1 저항(R1)과 병렬 연결되고, 그리고 저항값을 공통 노드(CN)와 접지 노드의 사이에 선택적으로 제공할 수 있다.
전압-전류 변환기(140)는 제3 신호(S3)의 전압 레벨을 구동 트랜지스터(DT)를 통해 흐르는 전류로 변환할 수 있다.
디지털-아날로그 변환기(150)는 복수의 변환 트랜지스터들(CT)을 포함할 수 있다. 복수의 변환 트랜지스터들(CT)의 각각의 게이트는 제4 신호(S4)를 수신할 수 있다. 복수의 변환 트랜지스터들(CT)의 각각의 제1 터미널은 전원 전압(VDD)이 공급되는 전원 노드에 연결될 수 있다. 복수의 변환 트랜지스터들(CT)의 각각의 제2 터미널은 디지털-아날로그 변환기(150)의 출력에 연결될 수 있다.
복수의 변환 트랜지스터들(CT)의 각각은 디지털 보상 신호(CS)에 의해 활성화 또는 비활성화될 수 있다. 비활성화된 변환 트랜지스터는 제4 신호(S4)와 무관하게 전류를 흘리지 않을 수 있다.
활성화된 변환 트랜지스터는 제4 신호(S4)에 응답하여 전류를 흘릴 수 있다. 예를 들어, 활성화된 변환 트랜지스터는 구동 트랜지스터(DT)를 통해 흐르는 전류를 미러링하여 흘릴 수 있다. 활성화된 변환 트랜지스터가 흘리는 전류의 양은 활성화된 변환 트랜지스터의 사이즈(예를 들어, 채널의 사이즈)와 구동 트랜지스터(DT)의 사이즈(예를 들어, 채널의 사이즈)의 비율에 의해 정해질 수 있다. 활성화된 변환 트랜지스터들이 흘리는 전류들의 양들의 총 합이 제5 신호(S5)로 출력될 수 있다.
예시적으로, 복수의 변환 트랜지스터들(CT)의 각각의 사이즈는 구동 트랜지스터(DT)의 사이즈와 같을 수 있다. 다른 예로서, 복수의 변환 트랜지스터들(CT) 중 적어도 하나의 변환 트랜지스터의 사이즈는 구동 트랜지스터(DT)의 사이즈와 같고, 그리고 나머지 변환 트랜지스터들의 사이즈들은 구동 트랜지스터(DT)의 사이즈와 다를 수 있다.
나머지 변환 트랜지스터들의 사이즈들은 특정한 비율에 의해 정해질 수 있다. 예를 들어, 나머지 변환 트랜지스터들 중 하나의 사이즈는 나머지 변환 트랜지스터들 중 다른 하나의 사이즈의 n배(n은 양의 실수)일 수 있다.
디지털-아날로그 변환기(150)는 디지털 보상 신호(CS)의 값에 대응하는 양의 전류를 제5 신호(S5)로 출력할 수 있다.
발진기(160)는 제5 신호(S5)의 전류의 양에 대응하는 주파수를 갖는 출력 주파수 신호(FOUT)를 출력하는 발진 소자(OS)를 포함할 수 있다. 발진 소자(OS)는 디지털-아날로그 변환기의 출력과 접지 전압(VSS)이 인가되는 접지 노드의 사이에 연결될 수 있다.
자동 주파수 교정기(180)는 비교기(181) 및 로직(182)을 포함할 수 있다. 비교기(181)는 보상 주파수 신호(FAFC)의 주파수와 기준 주파수 신호(FREF)의 주파수의 차이에 대응하는 신호를 로직(182)에 제공할 수 있다. 예를 들어, 비교기(181)는 위상 검출기(110)와 유사하게 구현될 수 있다.
로직(182)은 비교기(181)의 출력에 기반하여 변인 제어 신호(VC)를 출력할 수 있다. 변인 제어 신호(VC)는 제1 내지 제3 스위치들(SW1~SW3)의 개수에 대응하는 신호들을 포함할 수 있다. 변인 제어 신호(VC)의 신호들은 제1 내지 제3 스위치들(SW1~SW3)에 각각 전달될 수 있다. 즉, 로직(182)은 제1 내지 제3 스위치들(SW1~SW3)을 서로 독립적으로 턴-온 또는 턴-오프 할 수 있다.
도 4는 위상 고정 루프(100)의 동작 방법을 보여준다. 도 1, 도 2, 도 3 및 도 4를 참조하면, S110 단계에서, 위상 고정 루프(100)는 변환 트랜지스터들(CT)을 교정을 위해 활성화할 수 있다. 예를 들어, 변환 트랜지스터들(CT)의 전부가 활성화될 수 있다. 예시적으로, 제1 입력 신호(IS1)의 값과 제2 입력 신호(IS2)의 값은 교정을 위한 값들로 조절될 수 있고, 또는 기존의 값들로 유지될 수 있다.
S120 단계에서, 자동 주파수 교정기(180)는 보상 주파수 신호(FAFC)의 주파수와 기준 주파수 신호(FREF)의 주파수를 비교할 수 있다.
S130 단계에서, 자동 주파수 교정기(180)는 비교 결과에 따라 전압-전류 변환기(140)로부터 출력되는 전류의 양을 교정할 수 있다. 예를 들어, 자동 주파수 교정기(180)는 제1 내지 제3 스위치들(SW1~SW3)을 서로 독립적으로 턴-온 또는 턴-오프 함으로써 전압-전류 변환기(140)의 출력 전류의 양을 조절할 수 있다.
제1 내지 제3 스위치들(SW1~SW3) 중 하나가 턴-오프 상태로부터 턴-온 상태로 전환되면, 대응하는 저항의 저항값이 제1 저항(R1)과 병렬로 연결될 수 있다. 즉, 공통 노드(CN)와 접지 노드 사이의 저항값이 감소할 수 있다. 따라서, 구동 트랜지스터(DT)를 통해 흐르는 전류의 양이 증가할 수 있다.
제1 내지 제3 스위치들(SW1~SW3) 중 하나가 턴-온 상태로부터 턴-오프 상태로 전환되면, 대응하는 저항의 저항값이 제1 저항(R1)과 병렬로 연결되지 않을 수 있다. 즉, 공통 노드(CN)와 접지 노드 사이의 저항값이 증가할 수 있다. 따라서, 구동 트랜지스터(DT)를 통해 흐르는 전류의 양이 감소할 수 있다.
예시적으로, 변환 트랜지스터들(CT)의 모두가 턴-온 된 상태에서 기준 주파수 신호(FREF)의 주파수와 보상 주파수 신호(FAFC)의 주파수가 같아지면, 제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 주파수는 도 2의 제1 선(L1)으로 표시된 추세선을 따를 수 있다. 즉, PVT와 같은 변인들이 교정될 수 있다.
예시적으로, 제1 입력 신호(IS1)의 값에 따른 출력 주파수 신호(FOUT)의 주파수의 선형성을 강화하기 위하여, 제1 입력 신호(IS1)의 값이 속한 범위에 따라, 변인 제어 신호(VC)의 신호들이 달라질 수 있다.
제1 입력 신호(IS1)의 값의 범위는 둘 이상의 서브 범위들로 분할될 수 있다. 자동 주파수 교정기(180)는 서브 범위들의 각각에 대응하는 변인 제어 신호(VC)를 검출할 수 있다. 예를 들어, 서브 범위들의 각각에서, 제1 입력 신호(IS1)의 값은 해당 범위의 최대값으로 설정될 수 있다. 자동 주파수 교정기(180)는 서브 범위들의 각각에 대응하는 변인 제어 신호들(VC)을 검출하고, 그리고 통상 동작 시에 제1 입력 신호(IS1)의 값에 따라 변인 제어 신호들(VC)을 서로 다르게 조절할 수 있다.
예시적으로, 자동 주파수 교정기(180)는 발진기(160)의 이득을 보상하기 위한 보상 동작을 수행할 수 있다. 보상 동작 시에, 제1 입력 신호(IS1)의 값은 고정될 수 있다. 예를 들어, 제1 입력 신호(IS1)의 값은 최소값, 최대값, 중간값 등으로 고정될 수 있다.
자동 주파수 교정기(180)는 보상 주파수 신호(FAFC)의 주파수 및 기준 주파수 신호(FREF)의 주파수가 같아지는 이득 제어 신호(GS)의 값을 검출할 수 있다. 보상 주파수 신호(FAFC)의 주파수 및 기준 주파수 신호(FREF)의 주파수가 같아지는 이득 제어 신호(GS)의 값이 검출되면, 보상 동작이 종료될 수 있다. 출력 주파수 신호(FOUT)를 생성하기 위한 통상의 동작 시에, 자동 주파수 교정기(180)는 검출된 값을 포함하는 이득 제어 신호(GS)를 덧셈기(185)에 제공함으로써, 발진기(160)의 이득을 보상할 수 있다.
예시적으로, 자동 주파수 교정기(180)는 제1 입력 신호(IS1)의 값이 속한 범위에 따라, 이득 제어 신호(GS)의 값들을 다르게 설정할 수 있다. 제1 입력 신호(IS1)의 값의 범위는 둘 이상의 서브 범위들로 분할될 수 있다. 자동 주파수 교정기(180)는 서브 범위들의 각각에 대응하는 이득 제어 신호(GS)를 검출할 수 있다. 예를 들어, 서브 범위들의 각각에서, 제1 입력 신호(IS1)의 값은 해당 범위의 최소값, 최대값, 중간값 등으로 설정될 수 있다. 자동 주파수 교정기(180)는 서브 범위들의 각각에 대응하는 이득 제어 신호(GS)의 값을 검출하고, 그리고 통상 동작 시에 제1 입력 신호(IS1)의 값에 따라 이득 제어 신호(GS)의 값을 서로 다르게 조절할 수 있다.
도 5는 본 발명의 실시 예에 따른 위상 고정 루프(100)가 출력 주파수 신호(FOUT)의 주파수를 고정하는 예를 보여준다. 도 1, 도 3 및 도 5를 참조하면, 위상 고정 루프(100)에 전원이 공급되면, 고정 구간(LI) 동안 위상 고정 루프(100)는 고정(locking) 동작을 수행할 수 있다.
고정 동작은 디지털 고정(DL) 및 아날로그 고정(AL)을 포함할 수 있다. 디지털 고정(DL)은 제1 입력 신호(IS1)의 값 또는 이득 제어 신호(GS)의 값을 조절하며 출력 주파수 신호(FOUT)의 주파수를 목표 주파수(예를 들어, 제1 주파수(F1))와 유사하게 조절할 수 있다. 아날로그 고정(AL)은 변인 제어 신호(VC)를 조절하며 출력 주파수 신호(FOUR)의 주파수를 제1 주파수(F1)와 일치하게(예를 들어, 오차 범위 내에서) 조절할 수 있다.
예시적으로, 고정 동작 동안 이득 제어 신호(GS)의 값을 찾는 보상 동작, 또는 변인 제어 신호(VC)를 조절하는 교정 동작이 함께 수행될 수 있다. 고정 동작이 완료되면, 제1 주파수 구간(FI1) 동안, 위상 고정 루프(100)는 제1 주파수(F1)를 갖는 출력 주파수 신호(FOUT)를 출력할 수 있다.
제1 입력 신호(IS1)의 값과 제2 입력 신호(IS2)의 값이 변경되면, 위상 고정 루프(100)의 출력 주파수 신호(FOUT)의 주파수를 조절하는 제1 세틀링 동작(SI1)이 수행될 수 있다. 도 1 내지 도 4를 참조하여 설명된 바와 같이 PVT와 같은 변인들이 교정되었으므로, 제1 입력 신호(IS1)의 값과 제2 입력 신호(IS2)의 값들 조절하는 것만으로, 출력 주파수 신호(FOUT)의 주파수는 목표 주파수(예를 들어, 제2 주파수(F2))에 도달할 수 있다.
또는, 출력 주파수 신호(FOUT)의 주파수가 제2 주파수(F2)와 유사하게 조절되므로, 디지털 고정은 생략될 수 있고, 그리고 아날로그 고정에 필요한 시간이 감소될 수 있다. 즉, 세틀링 동작에 필요한 시간이 단축되거나 제거될 수 있다. 이후에, 제2 주파수 구간(FI2) 동안, 위상 고정 루프(100)의 출력 주파수 신호(FOUT)의 주파수는 제2 주파수(F2)일 수 있다.
이후에, 제2 세틀링 동작(SI2)을 통해, 위상 고정 루프(100)의 출력 주파수 신호(FOUT)의 주파수는 제3 주파수(F3)로 조절될 수 있다. 제3 주파수 구간(FI3) 동안, 위상 고정 루프(100)의 출력 주파수 신호(FOUT)의 주파수는 제3 주파수(F3)일 수 있다.
이후에, 제3 세틀링 동작(SI3)을 통해, 위상 고정 루프(100)의 출력 주파수 신호(FOUT)의 주파수는 제4 주파수(F4)로 조절될 수 있다. 제4 주파수 구간(FI4) 동안, 위상 고정 루프(100)의 출력 주파수 신호(FOUT)의 주파수는 제4 주파수(F4)일 수 있다.
상술된 바와 같이, 위상 고정 루프(100)의 세틀링 동작에 필요한 시간이 제거되거나 단축될 수 있다. 따라서, 위상 고정 루프(100)를 포함하는 전자 장치가 위상 고정 루프(100)의 세틀링 동작 동안 대기하여야 하는 시간이 제거되거나 단축될 수 있다. 즉, 위상 고정 루프(100)를 포함하는 전자 장치의 동작 속도가 향상되고, 그리고 불필요한 전력 소비(예를 들어, 대기 시간 동안의 전력 소비)가 감소될 수 있다.
도 6은 위상 고정 루프(100)가 모드 설정에 따라 교정 동작을 수행하는 예를 보여준다. 도 1 및 도 6을 참조하면, S210 단계에서, 위상 고정 루프(100)에 전원이 공급됨에 따라, 위상 고정 루프(100)는 교정 모드를 검출할 수 있다.
S220 단계에서, 교정 모드가 제1 모드로 설정된 때에, S225 단계가 수행된다. S225 단계에서, 위상 고정 루프(100)는 교정 동작을 한 번만 수행하도록 설정될 수 있다. 예를 들어, 위상 고정 루프(100)는 교정 동작의 결과를 저장하기 위한 불휘발성 메모리 소자들(NVM)을 포함할 수 있다.
위상 고정 루프(100)는 교정 동작의 결과를 불휘발성 메모리 소자들(NVM)에 저장할 수 있다. 위상 고정 루프(100)의 전원이 차단된 후 전원이 위상 고정 루프(100)에 다시 공급되는 것에 응답하여, 위상 고정 루프(100)는 불휘발성 메모리 소자들(NVM)에 저장된 보상 동작의 결과를 읽을 수 있다.
S220 단계에서 교정 모드가 제1 모드가 아닌 때에, S230 단계가 수행될 수 있다. S230 단계에서, 교정 모드가 제2 모드로 설정된 때에, S235 단계가 수행된다. S235 단계에서, 위상 고정 루프(100)는 고정 동작을 수행할 때에 교정 동작을 수행하도록 설정될 수 있다.
S230 단계에서 교정 모드가 제2 모드가 아닌 때에, S240 단계가 수행될 수 있다. S240 단계에서, 교정 모드가 제3 모드로 설정된 때에, S245 단계가 수행된다. S245 단계에서, 위상 고정 루프(100)는 고정 동작 및 세틀링 동작을 수행할 때에 교정 동작을 수행하도록 설정될 수 있다.
S240 단계에서 교정 모드가 제3 모드가 아닌 때에, S250 단계가 수행될 수 있다. S250 단계에서, 교정 모드가 제4 모드로 설정된 때에, S255 단계가 수행된다. S255 단계에서, 위상 고정 루프(100)는 외부 장치의 요청에 따라 교정 동작을 수행하도록 설정될 수 있다.
S240 단계에서, 교정 모드가 제4 모드가 아닌 때에, 위상 고정 루프(100)는 교정 동작을 수행하지 않을 수 있다. 이후에, 프로세스는 종료될 수 있다.
예시적으로, 보상 동작 또한 도 6을 참조하여 설명된 것과 동일하게 수행될 수 있다. 예를 들어, 위상 고정 루프(100)는 보상 동작을 한 번만 수행되거나(S225 단계 참조), 고정 동작 시에 수행하거나(S235 단계 참조), 고정 동작 및 세틀링 동작 시에 수행하거나(S245 단계 참조), 또는 외부 장치의 요청에 따라 수행하도록(S255 단계 참조) 설정될 수 있다.
도 7은 제2 실시 예에 따른 전압-전류 변환기(140a), 디지털-아날로그 변환기(150), 발진기(160), 그리고 자동 주파수 교정기(180a)를 보여준다. 도 1 및 도 7을 참조하면, 전압-전류 변환기(140)는 증폭기(AP), 구동 트랜지스터(DT), 제1 내지 제7 저항들(R1~R7), 그리고 제1 내지 제6 스위치들(SW1~SW6)을 포함할 수 있다.
증폭기(AP), 구동 트랜지스터(DT), 제1 내지 제4 저항들(R1~R4), 그리고 제1 내지 제3 스위치들(SW1~SW3)은 도 3을 참조하여 설명된 것과 동일하게 구성되고, 그리고 동일하게 동작할 수 있다. 따라서, 중복되는 설명은 생략된다.
도 3의 전압-전류 변환기(140)와 비교하면, 전압-전류 변환기(140a)는 제5 내지 제7 저항들(R5~R7), 그리고 제4 내지 제6 스위치들(SW4~SW6)을 더 포함할 수 있다.
제4 스위치(SW4) 및 제5 저항(R5)은 공통 노드(CN)와 접지 노드의 사이에 연결되고, 그리고 제1 저항(R1)과 병렬 연결될 수 있다. 제5 스위치(SW5) 및 제6 저항(R6)은 공통 노드(CN)와 접지 노드의 사이에 연결되고, 그리고 제1 저항(R1)과 병렬 연결될 수 있다. 제6 스위치(SW6) 및 제7 저항(R7)은 공통 노드(CN)와 접지 노드의 사이에 연결되고, 그리고 제1 저항(R1)과 병렬 연결될 수 있다.
제5 내지 제7 저항들(R5~R7) 중 하나의 저항, 그리고 제4 내지 제6 스위치들(SW4~SW6) 중 하나의 저항에 대응하는(예를 들어, 연결된) 하나의 스위치는 선택적 저항이라 불릴 수 있다. 선택적 저항들은 제1 저항(R1)과 병렬 연결되고, 그리고 저항값을 공통 노드(CN)와 접지 노드의 사이에 선택적으로 제공할 수 있다.
디지털-아날로그 변환기(150) 및 발진기(160)는 도 3을 참조하여 설명된 것과 동일하게 구성되고, 그리고 동일하게 동작한다. 따라서, 중복되는 설명은 생략된다.
자동 주파수 교정기(180a)는 비교기(181) 및 로직(182a)을 포함할 수 있다. 비교기(181)는 도 3을 참조하여 설명된 것과 동일하게 구성되고, 그리고 동일하게 동작한다. 따라서, 중복되는 설명은 생략된다.
로직(182a)은 제1 변인 제어 신호(VC1) 및 제2 변인 제어 신호(VC2)를 출력할 수 있다. 제1 변인 제어 신호(VC1)는 제1 내지 제3 스위치들(SW1~SW3)을 서로 독립적으로 제어하는 신호들을 포함할 수 있다. 제2 변인 제어 신호(VC2)는 제4 내지 제6 스위치들(SW4~SW6)을 서로 독립적으로 제어하는 신호들을 포함할 수 있다.
예시적으로, 교정 동작 시에, 로직(182a)은 PVT와 같은 변인들을 보상하는 제1 변인 제어 신호(VC1)를 찾을 수 있다. 제1 변인 제어 신호(VC1)가 설정되면, 다음 교정 동작 때까지, 로직(182a)은 제1 변인 제어 신호(VC1)를 유지할 수 있다.
로직(182a)은 제2 변인 제어 신호(VC2)를 이용하여 아날로그 고정을 수행할 수 있다. 예를 들어, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 조절되고, 그리고 출력 주파수 신호(FOUT)의 주파수가 목표 주파수와 차이가 있을 때, 로직(182a)은 제2 변인 제어 신호(VC2)를 조절할 수 있다. 예를 들어, 출력 주파수 신호(FOUT)의 주파수가 목표 주파수와 같아지도록, 로직(182a)은 제2 변인 제어 신호(VC2)를 조절할 수 있다.
예시적으로, 제1 변인 제어 신호(VC1)에 의해 제어되는 구동 트랜지스터(DT)의 전류의 양과 제2 변인 제어 신호(VC2)에 의해 제어되는 구동 트랜지스터(DT)의 전류의 양은 다를 수 있다. 즉, 로직(182a)은 교정 동작 및 아날로그 고정 시에 서로 다른 해상도로 구동 트랜지스터(DT)의 전류의 양을 조절할 수 있다.
도 8은 본 발명의 제2 실시 예에 따른 위상 고정 루프(200)를 보여준다. 도 8을 참조하면, 위상 고정 루프(200)는 커패시터(C), 위상 검출기(210), 전하 펌프(220), 루프 필터(230), 전압-전류 변환기(240)(V2I), 디지털-아날로그 변환기(250)(DAC), 발진기(260), 분배기(270), 대역-확산 클럭 생성기(273)(S-SCG), 델타-시그마 변조기(275)(DSM), 자동 주파수 교정기(280)(AFC), 덧셈기(285), 그리고 리셋 회로(190)를 포함할 수 있다.
커패시터(C), 전하 펌프(220), 루프 필터(230), 전압-전류 변환기(240)(V2I), 디지털-아날로그 변환기(250)(DAC), 발진기(260), 대역-확산 클럭 생성기(273)(S-SCG), 델타-시그마 변조기(275)(DSM), 자동 주파수 교정기(280)(AFC), 그리고 덧셈기(285)는 도 1을 참조하여 설명된 커패시터(C), 전하 펌프(120), 루프 필터(130), 전압-전류 변환기(140)(V2I), 디지털-아날로그 변환기(150)(DAC), 발진기(160), 대역-확산 클럭 생성기(173)(S-SCG), 델타-시그마 변조기(175)(DSM), 자동 주파수 교정기(180)(AFC), 그리고 덧셈기(185)와 동일하게 구성되고 그리고 동일하게 동작할 수 있다. 따라서, 중복되는 설명은 생략된다.
도 1의 위상 고정 루프(100)와 비교하면, 위상 고정 루프(200)는 리셋 회로(290)를 더 포함할 수 있다. 리셋 회로(290)는 외부의 장치로부터 제3 입력 신호(IS3)를 수신할 수 있다. 예를 들어, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 조절되는 것에 응답하여, 제3 입력 신호(IS3) 또한 활성화된 후 비활성화될 수 있다.
제3 입력 신호(IS3)가 활성화되는 것에 응답하여, 리셋 회로(290)는 분배기(270)로 전달되는 제1 리셋 신호(RE1)를 활성화하여, 분배기(270)를 리셋할 수 있다. 분배기(270)는 도 1의 분배기(170)와 동일하게 구성되고 그리고 동일하게 동작하되, 제1 리셋 신호(RE1)에 응답하여 리셋될 수 있다.
제3 입력 신호(IS3)가 활성화되는 것에 응답하여, 리셋 회로(290)는 위상 검출기(210)로 전달되는 제2 리셋 신호(RE2)를 활성화하여, 위상 검출기(210)를 리셋할 수 있다. 위상 검출기(210)는 도 1의 위상 검출기(110)와 동일하게 구성되고 그리고 동일하게 동작하되, 제2 리셋 신호(RE2)의 활성화에 응답하여 리셋될 수 있다.
리셋 회로(290)는 특정한 시간(예를 들어, 제1 시간) 동안 분배기(270) 및 위상 검출기(210)의 리셋을 유지할 수 있다. 리셋 회로(290)는 기준 주파수 신호(FREF)에 동기되어 분배기(270)의 리셋을 해제할 수 있다. 분배기(270)의 리셋을 해제한 후 특정한 시간(예를 들어, 제2 시간)이 경과한 후에, 리셋 회로(290)는 위상 검출기(210)의 리셋을 해제할 수 있다.
분배기(270) 및 위상 검출기(210)를 적절한 타이밍이 리셋하고 그리고 리셋을 해제함으로써, 리셋 회로(290)는 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 위상을 일치시킬(예를 들어, 오차 범위 내로) 수 있다. 따라서, 위상 고정 루프(200)의 세틀링 동작이 필요한 시간이 더 단축될(또는 제거될) 수 있다.
도 9는 본 발명의 실시 예에 따른 위상 고정 루프(200)의 동작 방법을 보여준다. 도 8 및 도 9를 참조하면, S310 단계에서, 위상 고정 루프(200)는 주파수 변환 요청을 수신할 수 있다. 예를 들어, 주파수 변환 요청은 제1 입력 신호(IS1), 제2 입력 신호(IS2), 그리고 제3 입력 신호(IS3)를 조절함으로써 수신될 수 있다.
S320 단계에서, 위상 고정 루프(200)의 리셋 회로(290)는 위상 검출기(210) 및 분배기(270)를 리셋할 수 있다. 예를 들어, 리셋 회로(290)는 위상 검출기(210) 및 분배기(270)를 리셋하고, 그리고 리셋 상태를 유지할 수 있다.
S330 단계에서, 위상 고정 루프(200)는 주파수 변환 요청에 따라 출력 주파수 신호(FOUT)의 주파수를 변환할 수 있다. 예를 들어, 위상 고정 루프(200)는 제1 입력 신호(IS1)에 응답하여 출력 주파수 신호(FOUT)의 주파수를 변환할 수 있다. 위상 고정 루프(200)는 제2 입력 신호(IS2)에 응답하여 분배기(270)의 분배율을 변환할 수 있다.
S340 단계에서, 분배기(270) 및 위상 검출기(210)가 리셋된 후 특정한 시간(예를 들어, 제1 시간)이 경과한 후에, 위상 고정 루프(200)의 리셋 회로(290)는 기준 주파수 신호(FREF)에 동기되어 분배기(270)의 리셋을 해제하고, 그리고 분배기(270)를 활성화할 수 있다. 활성화 또는 리셋 해제에 응답하여, 분배기(270)는 변환된 분배율로 출력 주파수 신호(FOUT)의 주파수를 분배하여 분배 주파수 신호(FDIV) 및 보상 주파수 신호(FAFC)를 출력할 수 있다.
S350 단계에서, 분배기(270)가 활성화(또는 리셋 해제)된 후 특정한 시간(예를 들어, 제2 시간)이 경과한 후에, 위상 고정 루프(200)의 리셋 회로(290)는 위상 검출기(210)의 리셋을 해제하고, 그리고 위상 검출기(210)를 활성화할 수 있다. 위상 검출기(210)는 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 위상의 비교를 시작할 수 있다. 예시적으로, 특정한 시간(예를 들어, 제2 시간)은 기준 주파수 신호(FREF)의 하나의 주기보다 짧은 시간일 수 있다.
도 10은 도 8의 위상 고정 루프(200)가 출력 주파수 신호(FOUT)의 주파수를 변환하는 예를 보여준다. 예시적으로, 위상 고정 루프(200)의 내부의 신호들의 시간의 흐름에 따른 변화들이 도 10에 도시된다.
도 8 및 도 10을 참조하면, 제1 타이밍(T1)에, 출력 주파수 신호(FOUT)의 주파수는 고정된 상태일 수 있다. 예를 들어, 제1 입력 신호(IS1)의 값은 'A1'이고, 출력 주파수 신호(FOUT)의 주파수는 'A1'에 대응할 수 있다. 제2 입력 신호(IS2)의 값은 'A2'이고, 분배기(270)의 분배율은 'A2'에 대응할 수 있다. 예를 들어, 분배율은 'C'일 수 있다.
제2 타이밍(T2)에, 주파수 변환 요청이 수신될 수 있다. 예를 들어, 제1 입력 신호(IS1)의 값이 'A1'으로부터 'B1'으로 변경될 수 있다. 제2 입력 신호(IS2)의 값은 'A2'로부터 'B2'로 변경될 수 있다. 리셋 회로(290)는 제1 리셋 신호(RE1)를 활성화하고, 그리고 제2 리셋 신호(RE2)를 활성화할 수 있다.
제1 리셋 신호(RE1)의 활성화에 응답하여, 분배기(270)는 리셋될 수 있다. 즉, 분배기(270)는 분배 주파수 신호(FDIV)의 출력을 중지할 수 있다. 제2 리셋 신호(RE2)의 활성화에 응답하여, 위상 검출기(210)는 리셋될 수 있다. 즉, 위상 검출기(210)는 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 비교를 중지하고, 그리고 제1 신호(S1)를 유지할 수 있다. 따라서, 위상 검출기(210)가 출력 주파수 신호(FOUT)의 주파수에 영향을 주는 것이 차단될 수 있다.
제1 입력 신호(IS1)의 값이 'A1'으로부터 'B1'으로 변경됨에 따라, 출력 주파수 신호(FOUT)의 주파수가 변경될 수 있다. 제2 입력 신호(IS2)의 값이 'A2'로부터 'B2'로 변경됨에 따라, 분배기(270)의 분배율은 'C'로부터 'D'로 변경될 수 있다.
특정한 시간(예를 들어, 제1 시간)이 경과한 후에, 제3 타이밍(T3)에, 기준 주파수 신호(FREF)의 상승 에지에 동기되어, 리셋 회로(290)는 제1 리셋 신호(RE1)를 비활성화할 수 있다. 제1 리셋 신호(RE1)가 비활성화되는 것에 응답하여, 제4 타이밍(T4)에, 분배기(270)는 분배 주파수 신호(FDIV)의 출력을 시작할 수 있다. 분배 주파수 신호(FDIV)는 출력 주파수 신호(FOUT)의 하나의 사이클 만큼, 기준 주파수 신호(FREF)로부터 지연될 수 있다. 예를 들어, 하나의 사이클은 상승 에지로부터 다음 상승 에지까지를 가리킬 수 있다.
특정한 시간(예를 들어, 제2 시간)이 경과한 후에, 제5 타이밍(T5)에, 리셋 회로(290)는 제2 리셋 신호(RE2)를 비활성화할 수 있다. 위상 검출기(210)는 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 위상의 비교를 시작할 수 있다.
제6 타이밍(T6)에, 기준 주파수 신호(FREF)의 상승 에지가 발생할 수 있다. 분배 주파수 신호(FDIV)는 기준 주파수 신호(FREF)로부터 출력 주파수 신호(FOUT)의 하나의 사이클만큼 지연될 수 있다. 출력 주파수 신호(FOUT)의 주파수는 기준 주파수 신호(FREF)의 주파수의 수천 배 이상일 수 있다. 즉, 기준 주파수 신호(FREF)의 위상과 분배 주파수 신호(FDIV)의 위상의 차이는 일치(예를 들어, 오차 범위 내에서)하는 것으로 여겨질 수 있다.
상술된 바와 같이, 적절한 타이밍들에 분배기(270) 및 위상 검출기(210)를 리셋하고 그리고 리셋 해제함으로써, 분배 주파수 신호(FDIV)의 위상을 기준 주파수 신호(FREF)의 위상에 일치된다. 따라서, 세틀링 동작에 필요한 시간이 더 감소할 수 있다.
예시적으로, 세틀링 동작의 시간을 더 감소시키기 위하여, 제2 시간의 길이는 기준 주파수 신호(FREF)의 하나의 사이클보다 짧을 수 있다. 출력 주파수 신호(FOUT)의 주파수의 변경과 분배기(270)의 분배율이 변경이 기준 주파수 신호(FREF)의 하나의 사이클보다 짧은 시간 동안 수행되면, 기준 주파수 신호(FREF)의 하나의 사이클 동안 분배기(270) 및 위상 검출기(210)의 리셋 및 리셋 해제가 수행될 수 있다. 즉, 기준 주파수 신호(FREF)의 하나의 사이클 동안 세틀링 동작이 완료될 수 있다.
도 11은 도 1의 위상 고정 루프(100) 또는 도 8의 위상 고정 루프(200)를 포함하는 전자 장치(1000)의 예를 보여준다. 도 11을 참조하면, 전자 장치(1000)는 메인 프로세서(1100), 터치 패널(1200), 터치 구동 회로(1202)(TDI)(Touch Driver IC), 디스플레이 패널(1300), 디스플레이 구동 회로(1302)(DDI)(Display Driver IC), 시스템 메모리(1400), 스토리지 장치(1500), 오디오 처리기(1600), 통신 블록(1700), 이미지 처리기(1800), 그리고 사용자 인터페이스(1900)를 포함할 수 있다. 예시적인 실시 예에서, 전자 장치(1000)는 개인용 컴퓨터, 랩탑 컴퓨터, 서버, 워크스테이션, 이동식 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 디지털 카메라, 스마트폰, 태블릿 컴퓨터, 웨어러블(Wearable) 장치 등과 같은 다양한 전자 장치 중 하나일 수 있다.
메인 프로세서(1100)는 전자 장치(1000)의 전반적인 동작들을 제어할 수 있다. 메인 프로세서(1100)는 전자 장치(1000)의 구성 요소들의 동작들을 제어/관리할 수 있다. 메인 프로세서(1100)는 전자 장치(1000)를 동작시키기 위해 다양한 연산을 처리할 수 있다. 터치 패널(1200)은 터치 구동 회로(1202)의 제어에 따라 사용자로부터의 터치 입력을 감지하도록 구성될 수 있다. 디스플레이 패널(1300)은 디스플레이 구동 회로(1302)의 제어에 따라 영상 정보를 표시하도록 구성될 수 있다.
시스템 메모리(1400)는 전자 장치(1000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 시스템 메모리(1400)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
스토리지 장치(1500)는 전원 공급에 관계없이 데이터를 저장할 수 있다. 예로서, 스토리지 장치(1500)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 다양한 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예로서, 스토리지 장치(1500)는 전자 장치(1000)의 내장 메모리 및/또는 착탈식 메모리를 포함할 수 있다.
오디오 처리기(1600)는 오디오 신호 처리기(1610)를 이용하여 오디오 신호를 처리할 수 있다. 오디오 처리기(1600)는 마이크(1620)를 통해 오디오 입력을 수신하거나, 스피커(1630)를 통해 오디오 출력을 제공할 수 있다. 통신 블록(1700)은 안테나(1710)를 통해 외부 장치/시스템과 신호를 교환할 수 있다. 통신 블록(1700)의 송수신기(1720) 및 MODEM(Modulator/Demodulator, 2730)은 LTE(Long Term Evolution), WiMax(Worldwide Interoperability for Microwave Access), GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), Wi-Fi(Wireless Fidelity), RFID(Radio Frequency Identification) 등과 같은 다양한 무선 통신 규약 중 적어도 하나에 따라, 외부 장치/시스템과 교환되는 신호를 처리할 수 있다.
이미지 처리기(1800)는 렌즈(1810)를 통해 광을 수신할 수 있다. 이미지 처리기(1800)에 포함되는 이미지 장치(1820) 및 이미지 신호 처리기(1830)(ISP)(Image Signal Processor)는 수신된 광에 기초하여, 외부 객체에 관한 이미지 정보를 생성할 수 있다. 사용자 인터페이스(1900)는 터치 패널(1200), 디스플레이 패널(1300), 오디오 처리기(1600) 및 이미지 처리기(1800)를 제외한, 사용자와 정보를 교환할 수 있는 인터페이스를 포함할 수 있다. 사용자 인터페이스(1900)는 키보드, 마우스, 프린터, 프로젝터, 다양한 센서들, 인체 통신 장치 등을 포함할 수 있다.
전자 장치(1000)는 전력 관리 회로(1010)(PMIC)(Power Management IC), 배터리(1020) 및 전원 커넥터(1030)를 더 포함할 수 있다. 전력 관리 회로(1010)는 배터리(1020)로부터 공급되는 전원 또는 전원 커넥터(1030)로부터 공급되는 전원으로부터 내부 전원을 생성하고, 내부 전원을 메인 프로세서(1100), 터치 패널(1200), 터치 구동 회로(1202)(TDI)(Touch Driver IC), 디스플레이 패널(1300), 디스플레이 구동 회로(1302)(DDI)(Display Driver IC), 시스템 메모리(1400), 스토리지 장치(1500), 오디오 처리기(1600), 통신 블록(1700), 이미지 처리기(1800), 그리고 사용자 인터페이스(1900)에 제공할 수 있다.
예시적으로, 전자 장치(1000)의 구성 요소들의 각각은 위상 고정 루프(100 또는 200)를 포함할 수 있다. 전자 장치(1000)의 구성 요소들의 각각은 위상 고정 루프(100 또는 200)에 의해 생성되는 출력 주파수 신호(FOUT)에 기반하여 다른 구성 요소들과 통신할 수 있다. 전자 장치(1000)의 구성 요소들의 각각은 위상 고정 루프(100 또는 200)에 의해 생성되는 출력 주파수 신호(FOUT)에 기반하여 내부 동작들을 수행할 수 있다.
상술된 실시 예들에서, 제1, 제2, 제3 등의 용어들을 사용하여 본 발명의 기술적 사상에 따른 구성 요소들이 설명되었다. 그러나 제1, 제2, 제3 등과 같은 용어들은 구성 요소들을 서로 구별하기 위해 사용되며, 본 발명을 한정하지 않는다. 예를 들어, 제1, 제2, 제3 등과 같은 용어들은 순서 또는 임의의 형태의 수치적 의미를 내포하지 않는다.
상술된 실시 예들에서, 블록들을 사용하여 본 발명의 실시 예들에 따른 구성 요소들이 참조되었다. 블록들은 IC (Integrated Circuit), ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 장치들, 하드웨어 장치들에서 구동되는 펌웨어, 응용과 같은 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다. 또한, 블록들은 IC 내의 반도체 소자들로 구성되는 회로들 또는 IP(Intellectual Property)로 등록된 회로들을 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100, 200: 위상 고정 루프
110, 210: 위상 검출기
120, 220: 전하 펌프
130, 230: 루프 필터
140, 140a, 240: 전압-전류 변환기
150, 250: 디지털-아날로그 변환기
160, 260: 발진기
170, 270: 분배기
173, 273: 대역-확산 클럭 생성기
175, 275: 델타-시그마 변조기
180, 180a, 280: 자동 주파수 교정기
185, 285: 덧셈기

Claims (20)

  1. 기준 주파수 신호 및 분배 주파수 신호를 수신하고, 그리고 상기 기준 주파수 신호 및 상기 분배 주파수 신호의 위상 차이에 대응하는 제1 신호를 출력하는 위상 검출기;
    상기 제1 신호를 수신하고, 그리고 상기 제1 신호를 증폭하여 제2 신호를 출력하는 전하 펌프;
    상기 제2 신호를 수신하고, 그리고 상기 제2 신호를 필터링하여 제3 신호를 출력하는 루프 필터;
    상기 제3 신호를 수신하고, 그리고 상기 제3 신호를 제4 신호로 변환하여 출력하는 전압-전류 변환기;
    상기 제4 신호 및 디지털 보상 신호를 수신하고, 그리고 상기 제4 신호 및 상기 디지털 보상 신호에 기반하여 제5 신호를 출력하는 디지털-아날로그 변환기;
    상기 제5 신호를 수신하고, 그리고 상기 제5 신호에 대응하는 주파수를 갖는 출력 주파수 신호를 출력하는 발진기;
    상기 출력 주파수 신호를 수신하고, 그리고 상기 출력 주파수 신호의 주파수를 분배하여 상기 분배 주파수 신호 및 보상 주파수 신호를 출력하는 분배기; 그리고
    상기 보상 주파수 신호 및 상기 기준 주파수 신호를 수신하고, 그리고 상기 보상 주파수 신호의 주파수 및 상기 기준 주파수 신호의 주파수의 차이에 기반하여 상기 전압-전류 변환기를 보상하도록 구성되는 자동 주파수 교정기를 포함하는 위상 고정 루프.
  2. 제1항에 있어서,
    상기 자동 주파수 교정기는 상기 제3 신호의 전압 레벨에 기반하여 상기 전압-전류 변환기가 출력하는 상기 제4 신호의 전류량을 보상하는 위상 고정 루프.
  3. 제1항에 있어서,
    상기 전압-전류 변환기는:
    공통 노드의 전압 및 상기 제3 신호를 수신하고, 그리고 상기 공통 노드의 전압과 상기 제3 신호의 차이를 출력하는 증폭기;
    전원 전압이 공급되는 전원 노드와 상기 공통 노드의 사이에 연결되고, 그리고 상기 증폭기의 출력 신호를 수신하는 게이트를 포함하는 구동 트랜지스터;
    접지 전압이 공급되는 접지 노드와 상기 공통 노드의 사이에 연결되는 제1 저항; 그리고
    상기 공통 노드와 상기 접지 노드의 사이에서 상기 제1 저항과 병렬 연결되는 선택적 저항들을 포함하고,
    상기 선택적 저항들의 각각은 직렬 연결된 제2 저항 및 스위치를 포함하는 위상 고정 루프.
  4. 제3항에 있어서,
    상기 자동 주파수 교정기는 상기 선택적 저항들의 스위치들의 각각을 턴-온 또는 턴-오프 하는 위상 고정 루프.
  5. 제4항에 있어서,
    상기 디지털-아날로그 변환기는 변환 트랜지스터들을 포함하고,
    상기 변환 트랜지스터들의 각각은:
    전원 전압이 공급되는 전원 노드에 연결되는 제1 터미널;
    상기 발진기에 연결되는 제2 터미널; 그리고
    상기 제4 신호를 수신하는 게이트를 포함하는 위상 고정 루프.
  6. 제5항에 있어서,
    상기 디지털 보상 신호에 기반하여, 상기 변환 트랜지스터들 중 활성화되어 상기 발진기로 전류를 흘리는 변환 트랜지스터들의 수가 조절되는 위상 고정 루프.
  7. 제6항에 있어서,
    상기 변환 트랜지스터들 중 특정 수의 변환 트랜지스터들이 활성화된 때에, 상기 자동 주파수 교정기는 상기 전압-전류 변환기를 보상하는 위상 고정 루프.
  8. 제6항에 있어서,
    상기 변환 트랜지스터들의 모두가 턴-온 된 상태에서, 상기 자동 주파수 교정기는 상기 기준 주파수 신호의 주파수와 상기 보상 주파수 신호의 주파수가 같아지도록 상기 전압-전류 변환기를 보상하는 위상 고정 루프.
  9. 제3항에 있어서,
    상기 제2 저항들 중 하나의 저항값은 상기 제1 저항의 저항값의 2배이고, 그리고
    상기 제2 저항들 중 다른 하나의 저항값은 상기 하나의 저항값의 2배인 위상 고정 루프.
  10. 제3항에 있어서,
    상기 전압-전류 변환기는:
    상기 공통 노드와 상기 접지 노드의 사이에서 상기 제1 저항과 병렬 연결되는 제2 선택적 저항들을 포함하고,
    상기 제2 선택적 저항들의 각각은 직렬 연결된 제3 저항 및 제2 스위치를 포함하는 위상 고정 루프.
  11. 제10항에 있어서,
    상기 자동 주파수 교정기는 상기 선택적 저항들의 상기 스위치들과 독립적으로 상기 제2 선택적 저항들의 상기 제2 스위치들을 제어하는 위상 고정 루프.
  12. 제10항에 있어서,
    상기 자동 주파수 교정기는 세틀링 동작 시에 상기 제2 선택적 저항들의 총 저항값을 조절하는 위상 고정 루프.
  13. 제3항에 있어서,
    상기 자동 주파수 교정기는 고정 동작 시에 상기 선택적 저항들의 총 저항값을 조절하는 위상 고정 루프.
  14. 제1항에 있어서,
    외부 장치로부터 제1 디지털 입력 신호를 수신하고, 상기 자동 주파수 교정기로부터 디지털 이득 제어 신호를 수신하고, 그리고 상기 제1 디지털 입력 신호 및 상기 디지털 이득 제어 신호의 합을 상기 디지털 보상 신호로 출력하는 덧셈기를 더 포함하는 위상 고정 루프.
  15. 제14항에 있어서,
    상기 자동 주파수 교정기는 상기 디지털 이득 제어 신호를 이용하여 상기 디지털-아날로그 변환기의 이득을 보상하는 위상 고정 루프.
  16. 제14항에 있어서,
    상기 제1 디지털 입력 신호의 값에 의존하여, 상기 출력 주파수 신호의 주파수가 조절되는 위상 고정 루프.
  17. 제14항에 있어서,
    상기 분배기는 상기 외부 장치로부터 제2 디지털 입력 신호를 수신하고, 그리고 상기 제2 디지털 입력 신호에 기반하여 상기 출력 주파수 신호의 주파수를 상기 분배 주파수 신호의 주파수로 분배하는 분배율을 조절하는 위상 고정 루프.
  18. 기준 주파수 신호 및 분배 주파수 신호를 수신하고, 그리고 상기 기준 주파수 신호 및 상기 분배 주파수 신호의 위상 차이에 대응하는 제1 신호를 출력하는 위상 검출기;
    상기 제1 신호를 수신하고, 그리고 상기 제1 신호를 증폭하여 제2 신호를 출력하는 전하 펌프;
    상기 제2 신호를 수신하고, 그리고 상기 제2 신호를 필터링하여 제3 신호를 출력하는 루프 필터;
    상기 제3 신호를 수신하고, 그리고 상기 제3 신호를 제4 신호로 변환하여 출력하는 전압-전류 변환기;
    상기 제4 신호 및 디지털 보상 신호를 수신하고, 그리고 상기 제4 신호 및 상기 디지털 보상 신호에 기반하여 제5 신호를 출력하는 디지털-아날로그 변환기;
    상기 제5 신호를 수신하고, 그리고 상기 제5 신호에 대응하는 주파수를 갖는 출력 주파수 신호를 출력하는 발진기;
    상기 출력 주파수 신호를 수신하고, 외부 장치로부터 제1 디지털 입력 신호를 수신하고, 그리고 상기 제1 디지털 입력 신호에 의해 정해진 분배율로 상기 출력 주파수 신호의 주파수를 분배하여 상기 분배 주파수 신호 및 보상 주파수 신호를 출력하는 분배기;
    상기 보상 주파수 신호 및 상기 기준 주파수 신호를 수신하고, 그리고 상기 보상 주파수 신호의 주파수 및 상기 기준 주파수 신호의 주파수의 차이에 기반하여 상기 전압-전류 변환기를 보상하도록 구성되는 자동 주파수 교정기;
    외부 장치로부터 제2 디지털 입력 신호를 수신하고, 상기 자동 주파수 교정기로부터 디지털 이득 제어 신호를 수신하고, 그리고 상기 제2 디지털 입력 신호 및 상기 디지털 이득 제어 신호의 합을 상기 디지털 보상 신호로 출력하는 덧셈기; 그리고
    상기 제1 디지털 입력 신호에 의해 상기 분배율이 조절되고 그리고 상기 제2 디지털 입력 신호에 의해 상기 출력 주파수 신호의 주파수가 조절되는 세틀링이 수행되는 것에 응답하여, 상기 분배기 및 상기 위상 검출기를 리셋하는 리셋 회로를 포함하는 위상 고정 루프.
  19. 제18항에 있어서,
    상기 리셋 회로는 상기 세틀링이 완료된 후에, 상기 기준 주파수 신호에 동기되어 상기 분배기 및 상기 위상 검출기의 리셋을 해제하는 위상 고정 루프.
  20. 위상 검출기, 전하 펌프, 루프 필터, 전압-전류 변환기, 디지털-아날로그 변환기, 발진기, 그리고 분배기를 포함하는 위상 고정 루프의 동작 방법에 있어서:
    상기 디지털-아날로그 변환기의 변환 트랜지스터들의 모두를 턴-온 하는 단계;
    상기 발진기의 출력 주파수 신호의 주파수를 상기 분배기가 분배하여 보상 주파수 신호를 생성하는 단계;
    기준 주파수 신호의 주파수를 상기 보상 주파수 신호의 주파수와 비교하는 단계; 그리고
    상기 비교의 결과에 따라, 상기 전압-전류 변환기의 출력 전류의 양을 교정하는 단계를 포함하는 동작 방법.
KR1020210060302A 2021-05-10 2021-05-10 위상 고정 루프 및 위상 고정 루프의 동작 방법 KR20220153172A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210060302A KR20220153172A (ko) 2021-05-10 2021-05-10 위상 고정 루프 및 위상 고정 루프의 동작 방법
US17/734,693 US11601131B2 (en) 2021-05-10 2022-05-02 Phase locked loop and operating method of phase locked loop
TW111117319A TWI840802B (zh) 2021-05-10 2022-05-09 鎖相迴路及鎖相迴路操作方法
CN202210501555.9A CN115333533A (zh) 2021-05-10 2022-05-10 锁相环和锁相环的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210060302A KR20220153172A (ko) 2021-05-10 2021-05-10 위상 고정 루프 및 위상 고정 루프의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220153172A true KR20220153172A (ko) 2022-11-18

Family

ID=83901655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210060302A KR20220153172A (ko) 2021-05-10 2021-05-10 위상 고정 루프 및 위상 고정 루프의 동작 방법

Country Status (3)

Country Link
US (1) US11601131B2 (ko)
KR (1) KR20220153172A (ko)
CN (1) CN115333533A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4106205A4 (en) * 2020-03-03 2023-04-19 Huawei Technologies Co., Ltd. PHASE LOCKED CIRCUIT
CN116094518B (zh) * 2022-12-30 2024-04-05 成都电科星拓科技有限公司 一种高精度全数字锁相环环路的复位方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089324B2 (en) 2006-08-05 2012-01-03 Min Ming Tarng Varactor-free amplitude controlled oscillator(ACO) for system on chip and system on card Xtaless clock SOC
US5371425A (en) * 1993-09-10 1994-12-06 Sun Microsystems, Inc. Digital damping method and apparatus for phase-locked loops
KR100352681B1 (ko) 1995-03-16 2002-11-18 퀄컴 인코포레이티드 클린업pll을갖는직접디지털합성기구동pll주파수합성기및주파수합성밥법
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
US6326855B1 (en) * 1998-06-01 2001-12-04 Agere Systems, Inc Voltage-to-current converter circuit with independent and adjustable compensation for process, voltage, and temperature
JP4213359B2 (ja) * 2001-05-11 2009-01-21 富士通マイクロエレクトロニクス株式会社 信号生成回路、タイミングリカバリｐｌｌ，信号生成システム及び信号生成方法
US7145399B2 (en) 2002-06-19 2006-12-05 Texas Instruments Incorporated Type-II all-digital phase-locked loop (PLL)
JP3838180B2 (ja) * 2002-09-12 2006-10-25 富士通株式会社 クロック生成回路及びクロック生成方法
KR100495304B1 (ko) * 2003-12-04 2005-06-14 (주)에이디테크놀로지 위상동기루프용 전압-전류 변환장치
KR100808952B1 (ko) * 2006-04-18 2008-03-04 삼성전자주식회사 Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프
DE102006027419A1 (de) * 2006-06-13 2007-12-20 Xignal Technologies Ag Digitale Einstellung eines Oszillators
US7616069B2 (en) 2006-12-06 2009-11-10 Broadcom Corporation Method and system for fast PLL close-loop settling after open-loop VCO calibration
US7474130B1 (en) * 2007-02-06 2009-01-06 Iwatt Inc. Compensation of voltage-to-current converter
US7692500B1 (en) * 2007-07-19 2010-04-06 Marvell International, Ltd. Apparatus and methods for mixed analog-digital frequency synthesizing and modulation
US8010072B1 (en) * 2008-06-18 2011-08-30 Atheros Communications, Inc. Charge pump current compensation for phase-locked loop frequency synthesizer systems
US7907022B2 (en) * 2009-04-23 2011-03-15 Freescale Semiconductor, Inc. Phase-locked loop and method for operating the same
CN102859879B (zh) * 2010-05-13 2015-03-11 华为技术有限公司 用于校验锁相环中的输出频率的系统和方法
KR101202682B1 (ko) * 2010-06-21 2012-11-19 에스케이하이닉스 주식회사 위상고정루프
US8378725B2 (en) * 2011-03-14 2013-02-19 Freescale Semiconductor, Inc. Adaptive bandwidth phase-locked loop
US8611842B2 (en) 2011-11-04 2013-12-17 Broadcom Corporation Apparatus and method for fast phase locked loop (PLL) settling for cellular time-division duplex (TDD) communications systems
WO2013101231A1 (en) 2011-12-30 2013-07-04 Intel Corporation Digitally switched capacitor loop filter
US8432204B1 (en) * 2012-01-06 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Current-controlled oscillator (CCO) based PLL
US8542779B2 (en) 2012-01-31 2013-09-24 Innophase Inc. Receiver architecture and methods for demodulating binary phase shift keying signals
US9065457B2 (en) * 2012-04-26 2015-06-23 Skyworks Solutions, Inc. Circuits and methods for eliminating reference spurs in fractional-N frequency synthesis
US8963649B2 (en) * 2012-12-31 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. PLL with oscillator PVT compensation
US9077351B2 (en) * 2013-03-13 2015-07-07 Samsung Electronics Co., Ltd. All-digital phase-locked loop for adaptively controlling closed-loop bandwidth, method of operating the same, and devices including the same
CN104601168B (zh) * 2013-10-31 2018-07-10 中芯国际集成电路制造(上海)有限公司 自偏置锁相环
US9246500B2 (en) * 2013-11-27 2016-01-26 Silicon Laboratories Inc. Time-to-voltage converter using a capacitor based digital to analog converter for quantization noise cancellation
US9654121B1 (en) * 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof
JP7041512B2 (ja) * 2017-12-27 2022-03-24 ラピスセミコンダクタ株式会社 半導体装置及びテスト方法
US10972109B2 (en) * 2018-09-10 2021-04-06 Apple Inc. Sub sampling phase locked loop (SSPLL) with wide frequency acquisition
KR102622304B1 (ko) * 2019-01-03 2024-01-09 에스케이하이닉스 주식회사 클록 발생기 및 이를 포함하는 이미지 센서
KR20200144396A (ko) * 2019-06-18 2020-12-29 삼성전자주식회사 지터 특성 및 동작 전력을 조절하는 클록 생성기, 이를 포함하는 반도체 장치 및 클록 생성기의 동작방법
US11212017B2 (en) * 2019-09-13 2021-12-28 Qualcomm Incorporated Phase-locked loop (PLL) calibration
US11277143B1 (en) * 2020-09-17 2022-03-15 Intel Corporation Reference sampling Type-I fractional-N phase locked loop

Also Published As

Publication number Publication date
US11601131B2 (en) 2023-03-07
CN115333533A (zh) 2022-11-11
TW202245424A (zh) 2022-11-16
US20220360270A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
US10211842B2 (en) Quantization noise cancellation for fractional-N phased-locked loop
US9628094B2 (en) Apparatus and method for fast phase locking for digital phase locked loop
US10574243B2 (en) Apparatus and method for generating stable reference current
US10707878B2 (en) Apparatus and system for digitally controlled oscillator
US8704566B2 (en) Hybrid phase-locked loop architectures
US11601131B2 (en) Phase locked loop and operating method of phase locked loop
US11387815B2 (en) Apparatus and method for improving lock time
WO2018145326A1 (en) Gain calibration for direct modulation synthesizer using look-up table searched by reduced count from overflow counter
US20060097795A1 (en) Phase and delay locked loops and semiconductor memory device having the same
US7902933B1 (en) Oscillator circuit
TW200941948A (en) Semiconductor integrated circuit
US9413361B1 (en) Closed loop clock signal generator with multiple reference clocks
US20180198451A1 (en) Temperature compensated oscillation controller and temperature compensated crystal oscillator including the same
US20220107675A1 (en) Regulator circuit, an electronic device including the regulator circuit, and a processor including the regulator circuit
TW202101151A (zh) 時脈產生器、半導體裝置以及系統晶片
CN110719101A (zh) 具有电流镜和负反馈电路的数字控制振荡器
EP4352877A1 (en) Sampling phase-locked loop
CN111512556A (zh) 用于改进锁频环的锁定时间的装置
CN111327315B (zh) 时钟频率供应装置和方法
US20180241405A1 (en) Digital linearization technique for charge pump based fractional phased-locked loop
US20240118733A1 (en) Regulator circuit, an electronic device including the regulator circuit, and a processor including the regulator circuit
US20160308538A1 (en) Phase-locked loop with lower power charge pump
JP2007281895A (ja) 周波数シンセサイザ
US9935621B2 (en) Semiconductor device