KR100808952B1 - Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프 - Google Patents

Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프 Download PDF

Info

Publication number
KR100808952B1
KR100808952B1 KR1020060034906A KR20060034906A KR100808952B1 KR 100808952 B1 KR100808952 B1 KR 100808952B1 KR 1020060034906 A KR1020060034906 A KR 1020060034906A KR 20060034906 A KR20060034906 A KR 20060034906A KR 100808952 B1 KR100808952 B1 KR 100808952B1
Authority
KR
South Korea
Prior art keywords
frequency
control
bit
controlled oscillator
voltage controlled
Prior art date
Application number
KR1020060034906A
Other languages
English (en)
Other versions
KR20070103161A (ko
Inventor
유화열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060034906A priority Critical patent/KR100808952B1/ko
Priority to US11/610,012 priority patent/US20080048788A1/en
Publication of KR20070103161A publication Critical patent/KR20070103161A/ko
Application granted granted Critical
Publication of KR100808952B1 publication Critical patent/KR100808952B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

전압 제어 발진기의 주파수 튜닝 방법이 개시된다. 상기 방법은 코스 튜닝 단계에서 소정의 제어전압과 n비트 제어코드에 기초하여 상기 전압 제어 발진기의 주파수 튜닝 범위에 속하는 2n개의 이산 주파수들 중에서 최종적으로 선택된 제1주파수를 출력하고, 상기 소정의 제어전압, 상기 n비트 제어코드, 및 제어비트에 응답하여 상기 제1주파수와 제2주파수와의 평균, 즉 코드간격의 절반에 상응하는 제3주파수를 출력하고, 미세 조정 단계에서 아날로그 제어전압과 상기 제3주파수에 기초하여 상기 전압 제어 발진기의 출력 주파수를 기준 주파수에 락(lock)시킨다. 상기 제2주파수는 상기 2n개의 이산 주파수들 중에서 상기 제1주파수에 인접하는 주파수이고, 상기 제3주파수는 상기 미세 조정 단계에서 초기 주파수로 사용된다.
PLL, VCO

Description

ＶＣＯ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프{Method for frequency tuning of Voltage Controlled Oscillator and phase locked loop using the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 자동 주파수 제어기와 전압 제어 발진기를 구비하는 일반적인 위상 동기 루프의 기본 블록도를 나타낸다.
도 2는 일반적인 이진 검색 방법에 의하여 전압 제어 발진기의 주파수를 튜닝하는 과정을 나타낸다.
도 3은 자동 주파수 제어 동작시 주파수 해상도에 따른 전압 제어 발진기의 제어전압 범위의 변화를 나타내는 그래프이다.
도 4는 본 발명의 실시예에 따른 위상 동기 루프의 기본 블록도를 나타낸다.
도 5는 도 4에 도시된 자동 주파수 조절기의 기본 블락도를 나타낸다.
도 6은 도 4에 도시된 커패시터 뱅크를 구비하는 L-C 탱크 전압 제어 발진기의 기본 블록도를 나타낸다.
도 7은 도 6에 도시된 L-C 탱크의 회로도를 나타낸다.
도 8은 본 발명에 따른 자동 주파수 제어 동작시 주파수 해상도에 따른 전압 제어 발진기의 제어전압 범위의 변화를 나타내는 그래프이다.
본 발명은 전압 제어 발진기의 주파수 튜닝 기술에 관한 것으로, 보다 상세하게는 빠른 동작속도와 높은 정확도를 갖는 전압 제어 발진기의 주파수 튜닝 방법과 위상 동기 루프에 관한 것이다.
일반적으로 광 대역(wide band)을 요구하는 주파수 합성기에서는 광 대역 전압 제어 발진기(wide band voltage controlled oscillator)를 구성하기 위하여 커패시터 뱅크(capacitor bank)를 구비하는 L-C 탱크(L-C tank)가 사용된다. 상기 L-C 탱크를 구비하는 광 대역 전압 제어 발진기는 상기 커패시터 뱅크를 구성하는 커패시터 어레이(capacitor array)의 커패시턴스를 적절히 조절하여 광 대역 주파수를 얻는다.
도 1은 자동 주파수 제어기와 전압 제어 발진기를 구비하는 일반적인 위상 동기 루프의 기본 블록도를 나타낸다. 도 1을 참조하면, 일반적인 위상 동기 루프 (phase locked loop; PLL, 10)는 위상 주파수 검출기(phase frequency detector; PFD, 12), 전하 펌프(charge pump: CP, 14), 저역 통과 필터(low pass filter; LPF, 16), 전압 제어 발진기(voltage controlled oscillator; VCO, 18), 스위치, 및 자동 주파수 조절기(automatic frequency controller; AFC, 20)를 구비한다.
일반적으로 PLL(10)의 코스 튜닝(coarse)단계에서는 스위치를 통하여 초기 제어 전압이 상기 VCO(18)로 공급되고, 미세 조정(fine tuning)단계에서는 상기 스위치를 통하여 아날로그 제어전압(Vtune)이 상기 VCO(18)로 공급된다. 상기 초기 제어 전압으로서 공급전압(Vdd)의 절반에 해당하는 전압이 사용된다.
상기 PFD(12)는 기준 신호의 주파수(이를 "기준 주파수"라 한다; fref)와 상기 VCO(18)로부터 출력된 궤환 신호의 주파수(이를 "궤환 주파수"라 한다; fvco)를 수신하고, 이들의 위상 차이에 상응하는 위상 제어 신호 (UP 또는 DOWN)을 CP(14)로 출력한다. 상기 기준 주파수(fref)는 고정된 안정된(fixed stable) 주파수를 발생하는 크리스탈 오실레이터(crystal oscillator; 미도시)로부터 출력된 신호이다.
상기 CP(14)는 제1위상 제어신호(UP)에 응답하여 소정의 전류(또는 전하)를 상기 LPF(16)로 공급하고, 제2위상 제어신호(DOWN)에 응답하여 상기 LPF(16)의 커패시터에 저장된 전류(또는 전하)를 방전한다.
루프 필터의 일예로 구현되는 상기 LPF(16)는 상기 CP(14)로부터 공급된 전류에 포함된 고주파 잡음을 제거하고 아날로그 제어전압(Vtune)을 발생한다.
코스 튜닝시 상기 VCO(18)는 n비트 제어코드(CODE)와 초기 제어 전압(Vdd/2)에 응답하여 2n개의 이산 주파수들 중에서 어느 하나의 주파수를 궤환 주파수(fvco)로서 출력한다. 미세 조정시 상기 VCO(18)는 상기 코스 튜닝시 최종적으로 선택된 주파수와 상기 아날로그 제어전압(Vtune)에 기초하여 미세 조정된 주파수를 궤환 주파수(fvco)로서 출력한다. 즉, 미세 조정시 상기 VCO(18)는 상기 LPF(16)로부터 출력된 아날로그 제어전압(Vtune)에 기초하여 코스 튜닝시 최종적으로 선택된 주파 수 곡선을 따라 이동하는 주파수를 궤환 주파수(fvco)로서 출력한다.
상기 PFD(12)로 입력되는 기준 주파수(fref)와 궤환 주파수(fvco)가 동일한 경우, 상기 궤환 주파수(fvco)는 상기 기준 주파수(fref)에 락(lock)된다.
도 2는 일반적인 이진 검색 방법에 의하여 전압 제어 발진기의 주파수를 튜닝하는 과정을 나타낸다. 도 2를 참조하면, 코스 튜닝시 상기 AFC(20)는 이진 검색(binary search) 방법에 기초하여 기준 주파수(fref)와 궤환 주파수(fvco)의 차이에 상응하는 n비트 제어코드(CODE)를 VCO(18)로 출력한다. 이때 VCO(18)의 최대 주파수 범위는 2n개 주파수 곡선으로 나누어진다.
두 주파수들(fref와 fvco)을 비교할 때마다 상기 AFC(20)는 상기 두 주파수들(fref와 fvco)의 차이가 코드 간격의 1/2 이내(within)인지의 여부를 판단한다. 그러나, 코드 간격의 1/2에 상응하는 주파수를 정확하게 찾아내는 일은 상당히 어려운 문제이다.
여기서 "코드 간격"이란 상기 VCO(18)의 2n개 주파수 곡선들 중에서 인접하는 두 개의 주파수 곡선들 사이의 간격을 의미한다. 예컨대, 3비트 제어코드(CODE) "000"에 의하여 선택된 주파수 곡선과 상기 3비트 제어코드(CODE) "001"에 의하여 선택된 주파수 곡선 사이의 간격, 또는 3비트 제어코드(CODE) "011"에 의하여 선택된 주파수 곡선과 상기 3비트 제어코드(CODE) "100"에 의하여 선택된 주파수 곡선 사이의 간격 등과 같이 인접하는 두 개의 주파수 곡선들 사이의 간격을 코드 간격이라 한다. 상기 코드 간격의 1/2을 코스 튜닝 주파수 해상도(coarse tuning frequency resolution)이라고 한다.
도 2에 도시된 바와 같이 코스 튜닝시 초기 제어 전압(Vdd/2)이 VCO(18)로 공급되고 상기 두 주파수들(fref와 fvco)의 차이가 코드 간격의 1/2 이내인 경우, AFC(20)에 의한 이진 검색은 중단된다.
예컨대, VCO(18)는 제어코드(CODE) "010"에 상응하는 주파수 곡선상에서 상기 초기 제어전압(Vdd/2)에 상응하는 주파수(f2)를 궤환 주파수(fvco)로서 출력한다.
그러나, 상기 두 주파수들(fref와 fvco)의 차이가 주파수 해상도 이내가 아니면서 기준 주파수(fref)가 궤환 주파수(fvco)보다 높은 경우 상기 VCO(18)는 제어 코드(CODE) "001"에 상응하는 주파수 곡선상의 주파수(f3)를 궤환 주파수(fvco)로서 출력하고, 상기 두 주파수들(fref와 fvco)의 차이가 상기 주파수 해상도 이내가 아니면서 상기 기준 주파수(fref)가 상기 궤환 주파수(fvco)보다 낮은 경우 상기 VCO(18)는 제어코드(CODE) "011"에 상응하는 주파수 곡선상의 주파수(f4)를 궤환 주파수(fvco)로서 출력한다.
즉, 종래의 AFC(20)에 의하여 VCO(18)는 인접하는 3개의 이산 주파수들(f2, f3, 및 f4) 중에서 어느 하나의 주파수를 궤환 주파수(fvco)로서 출력할 수 있었다.
도 3은 자동 주파수 제어 동작시 주파수 해상도에 따른 전압 제어 발진기의 제어전압 범위의 변화를 나타내는 그래프이다. 도 3은 상기 AFC(20)가 정확하게 코드 간격의 1/2에 상응하는 주파수를 검출하지 못할 경우 VCO(18)의 아날로그 제어 전압(Vtune)의 범위가 B 또는 C와 같이 한쪽으로 치우치는 현상을 도시한 것이다.
도 3에 도시된 바와 같이, 상기 AFC(20)가 정확하게 코드 간격의 1/2에 상응하는 주파수를 검출할 경우, 상기 VCO(18)의 아날로그 제어전압(Vtune)의 범위는 A과 같이 이상적인 범위를 갖는다.
그러나, 상기 AFC(20)가 코드 간격의 1/2에 상응하는 주파수를 정확하게 검출하지 못할 경우, 상기 VCO(18)의 아날로그 제어전압(Vtune)의 범위는 이상적인 아날로그 제어전압(Vtune)의 범위(A)를 벗어나 범위(B)와 같이 저전압 쪽으로 치우친, 또는 범위(C)와 같이 고전압 쪽으로 치우친 아날로그 제어전압(Vtune)의 범위를 가질 수 있다.
이때 온도의 변화에 의한 VCO(18)의 커패시턴스 (capacitance)의 변화량이 적절하게 보상되지 않을 경우, 상기 VCO(18)에 의하여 발생된 궤환 주파수(fvco)는 상기 VCO(18)의 락 범위(lock range)를 벗어날 수 있는 위험이 있다.
또한, 상기 VCO(18)가 범위(B) 또는 범위(C)와 같은 아날로그 제어전압(Vtune)의 범위(또는 락 범위)를 갖는 경우, CP(14)에 큰 부정합이 발생하여 스퍼 (spur)가 커지는 문제점이 있다.
또한, 주파수 별로 코드 간격이 서로 다를 수 있고, 주파수 별로 주파수 곡선(또는 'VCO 이득곡선'이라고도 한다)의 기울기가 서로 다를 수 있고, 제조 공정 조건에 따라 상기 코드 간격이 다를 수 있으므로, 상기 AFC(20)가 코드 간격의 1/2에 상응하는 주파수를 정확하게 검출하기는 상당히 어렵다.
또한, 상기 AFC(20)는 두 주파수들(fref와 fvco)을 비교할 때마다 상기 두 주파수들(fref와 fvco)의 차이가 코드 간격의 1/2 이내인지의 여부를 판단한다. 따라서 종래의 PLL(10)의 VCO(18)의 주파수 튜닝은 코드 간격의 1/2에 상응하는 주파수를 정확하게 판단하는 것도 어렵고, 두 주파수들(fref와 fvco)의 차이가 상기 코드 간격의 1/2 이내인지의 여부를 판단하는데 상당한 시간을 필요로 한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 주파수 변화나 제조 공정의 변화에 관계없이 정확한 전압 제어 발진기의 제어 전압의 범위를 획득할 수 있으며, 코스 튜닝 시간을 줄일 수 있으며 정확하게 코드 간격의 1/2에 해당하는 주파수를 검출할 수 있는 방법과 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 전압 제어 발진기의 코스 튜닝 방법은 소정의 제어전압과 n비트 제어코드에 기초하여 전압 제어 발진기의 2n개의 주파수 곡선들 중에서 최종적으로 선택된 제1주파수 곡선상의 제1주파수를 출력하는 단계; 및 상기 소정의 제어전압, 상기 n비트 제어코드, 및 제어비트에 응답하여 상기 제1주파수와 제2주파수와의 평균에 상응하는 제3주파수를 출력하는 단계를 구비하며, 상기 제2주파수는 상기 제1주파수 곡선에 인접하며 상기 2n개의 주파수 곡선들 중의 제2주파수 곡선상의 주파수이다.
상기 기술적 과제를 달성하기 위한 위상 동기 루프의 전압 제어 발진기의 주파수 튜닝 방법은 코스 튜닝(coarse tuning)단계에서 소정의 제어전압을 상기 전압 제어 발진기로 공급하는 단계; 상기 소정의 제어전압과 n비트 제어코드에 기초하여 상기 전압 제어 발진기의 주파수 튜닝 범위에 속하는 2n개의 이산 주파수들(discrete frequencies) 중에서 최종적으로 선택된 제1주파수를 출력하는 단계; 상기 소정의 제어전압, 상기 n비트 제어코드, 및 제어비트에 응답하여 상기 제1주파수와 제2주파수와의 평균에 상응하는 제3주파수를 출력하는 단계; 및 미세 조정(fine tuning) 단계에서 아날로그 제어전압과 상기 제3주파수에 기초하여 상기 전압 제어 발진기의 출력 주파수를 기준 주파수에 락(lock)시키는 단계를 구비하며, 상기 제2주파수는 상기 2n개의 이산 주파수들 중에서 상기 제1주파수에 인접하는 주파수이고, 상기 제3주파수는 상기 미세 조정 단계에서 초기 주파수로 사용된다.
상기 기술적 과제를 달성하기 위한 위상 동기 루프는 전압 제어 발진기와 전압 제어 발진기 조절 회로를 구비한다. 상기 전압 제어 발진기 조절 회로는 기준 주파수와 상기 전압 제어 발진기로부터 출력된 출력 주파수에 기초하여, 상기 전압 제어 발진기의 코스 튜닝(coarse tuning)을 위한 n비트 제어코드와 제어 비트를 발생하고 상기 전압 제어 발진기의 미세 조정(fine tuning)을 위하여 아날로그 제어전압을 출력한다.
상기 전압 제어 발진기는 상기 코스 튜닝시 소정의 제어전압과 상기 n비트 제어코드에 기초하여 상기 전압 제어 발진기의 2n개의 주파수 곡선들 중에서 최종적으로 선택된 제1주파수 곡선상의 제1주파수를 출력한 후, 상기 소정의 제어전압과 상기 n비트 제어코드와 상기 제어비트에 응답하여 상기 제1주파수와 제2주파수와의 평균에 상응하는 제3주파수를 출력하고, 상기 미세 조정시 상기 아날로그 제어전압과 상기 제3주파수에 기초하여 상기 기준 주파수에 락된(locked) 상기 출력 주파수를 출력하며, 상기 제2주파수는 상기 제1주파수 곡선에 인접하며 상기 2n개의 주파수 곡선들 중의 제2주파수 곡선상의 주파수이다.
상기 전압 제어 발진기는 커패시터 뱅크와 더미 스위치드 커패시터를 구비한다. 상기 커패시터 뱅크는 n개의 스위치드 커패시터들을 구비하며, 상기 소정의 제어전압과 상기 n비트 제어코드에 응답하여 상기 2n개의 주파수 곡선들 중에서 상기 제1주파수 곡선상의 상기 제1주파수를 선택한다. 상기 더미 스위치드 커패시터는 상기 커패시터 뱅크에 접속되고, 상기 제어비트에 응답하여 상기 제3주파수를 선택한다.
상기 더미 스위치드 커패시터의 게이트 크기 비(gate aspect ratio)는 상기 n개의 스위치드 커패시터들 중에서 상기 n비트 제어코드의 LSB(least significant bit)에 의하여 제어되는 스위치드 커패시터의 게이트 크기 비의 1/2인 것이 바람직하다.
상기 전압 제어 발진기 조절 회로는 상기 기준 주파수의 위상과 상기 출력 주파수의 위상을 비교하고, 위상 차이에 상응하는 위상 제어신호를 발생하는 위상/주파수 검출기; 상기 기준 주파수와 상기 출력 주파수를 차이에 상응하는 상기 n비트 제어 코드와 상기 제어비트를 출력하기 위한 자동 주파수 조절기; 상기 위상/주 파수 검출기로부터 출력된 상기 위상 제어신호에 상응하는 전하를 발생하는 전하펌프; 상기 전하펌프에 접속된 루프 필터; 및 스위칭 제어신호에 응답하여 상기 코스 튜닝시 상기 소정의 제어전압을 상기 전압 제어 발진기로 공급하고 상기 미세 조정시 상기 루프 필터로부터 출력된 상기 아날로그 제어전압을 상기 전압 제어 발진기로 출력하기 위한 스위치를 구비한다.
상기 자동 주파수 조절기는 상기 코스 튜닝시 상기 기준 주파수와 상기 출력 주파수와의 차이가 주파수 해상도 이내(within)인지의 여부를 판단하지 않고 상기 기준 주파수와 상기 출력 주파수의 차이에 기초하여 상기 n비트 제어코드 또는 상기 제어비트 중에서 적어도 하나를 변경한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 위상 동기 루프의 기본 블록도를 나타낸다.도 4를 참조하면, PLL(30)는 PFD(12), CP(14), LPF(16), VCO(32), 스위치(SW), 및 AFC(34)를 구비한다.
상기 PFD(12)는 기준 주파수(fref)와 궤환 주파수(fvco)를 수신하고, 이들(fref와 fvco)의 위상 차이에 상응하는 제1위상 제어신호(UP)와 제2위상 제어신 호(DOWN)를 출력한다.
상기 CP(14)가 상기 제1위상 제어신호(UP)에 응답하여 소정의 전하를 상기 LPF(16)의 커패시터로 공급하면, 상기 LPF(16)의 아날로그 제어전압(Vtune)은 증가한다. 따라서 미세 조정시 VCO(32)에 의하여 발생된 궤환 주파수(fvco)는 증가한다. 그러나, 상기 CP(14)가 상기 제2위상 제어신호(DOWN)에 응답하여 상기 LPF(16)의 커패시터에 저장된 전하를 방전하면, 상기 LPF(16)의 아날로그 전압(Vtune)은 감소한다. 따라서 상기 미세 조정시 상기 VCO(32)에 의하여 발생된 궤환 주파수(fvco)는 감소한다.
상기 AFC(34)는 기준 주파수(fref)와 궤환 주파수(fvco)를 수신하고, 이들(fref와 fvco)의 주파수를 비교하고, 비교결과에 기초하여 n(n은 자연수)비트 제어코드(AFC_CODE)와 제어비트(DCCS)를 VCO(32)로 출력한다. 설명의 편의를 위하여 상기 n=3이라고 가정한다. 상기 제어비트(DCCS)는 1비트인 것이 바람직하나 비트 수에 한정되는 것은 아니다. 상기 AFC(34)는 코스 튜닝시에만 동작한다.
본 발명에 따른 상기 AFC(34)는 상기 기준 주파수(fref)가 상기 궤환 주파수(fvco)보다 높은지 또는 낮은지의 여부만을 판단하고, 상기 기준 주파수(fref)와 상기 궤환 주파수(fvco)와의 차이가 코드 간격의 1/2 이내인지의 여부는 판단하지 않는다. 따라서 본 발명에 따른 상기 AFC(34)의 동작시간은 종래의 AFC(20)의 동작시간에 비하여 상당히 감소한다.
코스 튜닝(coarse tuning)시 상기 VCO(32)는 n비트 제어코드(AFC_CODE)에 응 답하여 VCO(32)의 최대 주파수 튜닝 범위에 속하는 2n개의 이산 주파수들 중에서 선택된 제1주파수를 궤환 주파수(fvco)로서 출력한다. 상기 n비트 제어코드 (AFC_CODE)는 MSB(most significant bit)로부터 LSB(least significant bit)로 변하는 값을 가질 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 n비트 제어코드(AFC_CODE)는 이진 검색 방법에 기초하여 변경될 수도 있다. 상기 2n개의 이산 주파수들 각각은 VCO(32)의 2n개의 주파수 곡선들 상의 주파수이다.
그리고 상기 VCO(32)는 상기 n비트 제어코드(AFC_CODE)의 LSB와 제어비트(DCCS)에 응답하여 상기 제1주파수보다 코드 간격의 1/2에 상응하는 주파수만큼 높은 제2주파수와 상기 제1주파수보다 상기 코드간격의 1/2에 상응하는 주파수만큼 낮은 제3주파수 중에서 어느 하나의 주파수를 궤환 주파수(fvco)로서 출력한다. 따라서 코스 튜닝시 상기 VCO(32)는 주파수의 변화나 공정의 변화에 관계없이 정확히 코드간격의 1/2에 상응하는 주파수를 궤환 주파수(fvco)로서 출력할 수 있다.
상기 PFD(12), 상기 CP(14), 상기 LPF(16), 상기 VCO(32), 상기 스위치(SW), 및 상기 AFC(34)는 전압 제어 발진기 조절 회로를 구성한다. 상기 전압 제어 발진기 조절 회로는 기준 주파수(fref)와 상기 VCO(32)로부터 출력된 출력 주파수(fvco)에 기초하여, 상기 VCO(32)의 코스 튜닝을 위한 n비트 제어코드(AFC_CODE)와 제어비트(DCCS)를 발생하고 상기 VCO(32)의 미세 조정(fine tuning)을 위하여 아날로그 제어전압(Vtune)을 출력한다.
도 5는 도 4에 도시된 자동 주파수 조절기의 기본 블락도를 나타낸다. 도 5 를 참조하면, 상기 AFC(34)는 주파수 검출기(40)와 커패시터 뱅크 컨트롤러(42)를 구비한다.
상기 주파수 검출기(40)는 기준 주파수(fref)와 궤환 주파수(fvco)를 수신하고, 이들(fref와 fvco)의 주파수를 비교하고, 비교결과에 상응하는 검출신호(DS)를 출력한다. 예컨대, 상기 주파수 검출기(40)는 상기 기준 주파수(fref)가 상기 궤환 주파수(fvco)보다 큰 경우 인에이블된 검출신호 (예컨대, 하이 레벨 또는 "1")을 출력하고, 작은 경우에는 디스에이블된 검출신호 (예컨대, 로우 레벨 또는 "0")을 출력할 수 있다.
상기 커패시터 뱅크 컨트롤러(42)는 상기 주파수 검출기(40)로부터 출력된 검출신호(DS)에 응답하여 n비트 제어코드(AFC_CODE)와 제어비트(DCCS)를 VCO(32)로 출력한다.
도 6은 도 4에 도시된 커패시터 뱅크를 구비하는 L-C 탱크 전압 제어 발진기의 기본 블록도를 나타낸다. 도 6을 참조하면, VCO(32)는 L-C 탱크(50)와 네가티브 컨덕턴스 발생기(negative conductance generator; 52)를 구비한다.
코스 튜닝시 상기 L-C 탱크(50)는 상기 AFC(34)로부터 출력된 n비트 제어코드(AFC_CODE)와 제어비트(DCCS)에 응답하여 이산적으로 가변되는 커패시턴스 (discretely variable capacitance)를 갖는다. 그리고, 미세 조정시 상기 L-C 탱크(50)는 LPF(16)로부터 출력된 아날로그 제어전압(Vtune)에 응답하여 연속적으로 (continuously)가변되는 커패시턴스를 갖는다.
상기 네가티브 컨덕턴스 발생기(52)는 상기 VCO(32)가 안정적인 발진을 유지 할 수 있도록 에너지를 공급하기 위한 것으로서, 크로스 커플된(cross-coupled) 트랜지스터들로 구현될 수 있다. 상기 트랜지스터들 각각은 안정적인 발진을 위하여 네가티브(-) 저항(또는 컨덕턴스)을 갖는 것이 바람직하다.
도 7은 도 6에 도시된 L-C 탱크의 회로도를 나타낸다. 도 6과 도 7을 참조하면, L-C 탱크(50)는 인덕터 블락, 가변 커패시터 블락(64), 커패시터 뱅크(66), 및 더미 커패시터 블락(68)을 구비한다. 상기 인덕터 블락은 적어도 하나의 유도성 소자(예컨대, 인덕터, 62)를 구비한다.
상기 가변 커패시터 블락(64)은 다수의 커패시터들(C1과 C2), 다수의 바랙터 다이오드들(varactor diodes; VD), 및 다수의 저항들(R1과 R2)을 구비한다.
상기 가변 커패시터 블락(64)의 커패시턴스는 LPF(16)로부터 출력된 아날로그 제어전압(Vtune)에 응답하여 조절될 수 있다. 따라서 VCO(32)로부터 출력된 궤환 신호(VOUT)의 주파수(fvco)를 미세 조정을 위하여 상기 아날로그 제어전압(Vtune)은 연속적으로 가변된다. 상기 VCO(32)는 차동 궤환신호들(VOUT+와 VOUT-)을 발생할 수 있다.
상기 커패시터 뱅크(66)는 n비트 제어코드(AFC_CODE)에 의하여 제어되는 다수의 커패시터들(71 내지 78)을 구비한다. 예컨대, 상기 커패시터 뱅크(66)는 VCO (32)로부터 출력된 궤환 신호(VOUT+)의 주파수(fvco)를 코스 튜닝하기 위하여 이진적으로 가중된 스위치드 커패시터들(binary-weighted switched capacitors; 71 내지 78)을 구비할 수 있다.
n비트 제어코드(AFC_CODE)의 LSB에 의하여 제어되는 각 커패시터(보다 정확 하게는 트랜지스터에 의하여 형성된 커패시터이지만, 본 명세서에서는 설명의 편의를 위하여 커패시터라는 용어를 사용한다; 71과 72)의 채널 길이 대 폭(W/L)의 비(이를 "게이트 크기 비(gate aspect ratio)"라 한다)를 1로 했을 경우, 상기 n 비트 제어코드(AFC-CODE)의 LSB로부터 첫 번째 비트[xxx1x]에 의하여 제어되는 각 커패시터(73과 74)의 게이트 크기 비는 2이고, 상기 제어코드(AFC-CODE)의 LSB로부터 두 번째 비트[xx1xx]에 의하여 제어되는 각 커패시터(75과 76)의 게이트 크기 비는 4이고, 그리고 제어코드(AFC-CODE)의 MSB(most significant bit)에 의하여 제어되는 각 커패시터(77과 78)의 게이트 크기 비는 2n이다. 여기서 n은 자연수로서 n비트 제어코드(AFC-CODE)의 총 비트 수를 나타낸다.
상기 더미 커패시터 블락(68)은 적어도 하나의 더미 커패시터(80과 82)를 구비하며, 상기 더미 커패시터 블락(68)의 커패시턴스는 제어비트(DCCS)에 응답하여 이산적으로 조절된다. 예컨대, n비트 제어코드(AFC_CODE)의 LSB에 의하여 제어되는 각 커패시터(71과 72)의 게이트 크기 비를 1로 했을 경우, 각 더미 커패시터(80과 82)의 게이트 크기 비는 1/2인 것이 바람직하다.
즉, 본 발명에 따른 VCO(32)는 정확하게 코드 간격의 1/2에 상응하는 주파수를 얻기 위하여 더미 커패시터(80과 82)를 구비한다. 따라서 코스 조정시 L-C 탱크(50)는 n비트 제어코드(AFC-CODE)의 LSB와 제어비트(DCCS)를 코드 간격의 1/2에 상응하는 궤환 주파수를 출력할 수 있다.
도 4 내지 도 8을 참조하여 본 발명에 따른 위상 동기 루프의 주파수 튜닝 동작을 상세히 설명하면 다음과 같다.
코스 조정시, 스위치(SW)는 대응되는 제어신호에 응답하여 초기 제어 전압을 VCO(32)로 공급하고, AFC(34)의 커패시터 뱅크 컨트롤러(42)는 초기 제어 코드(AFC_CODE)로서 "100"을 VCO(32)로 공급한다. 초기 제어 전압은 공급전압(Vdd)의 1/2인 것이 바람직하나 이에 한정되는 것은 아니다.
상기 VCO(32)는 상기 초기 제어 전압(Vdd/2)과 상기 제어 코드(AFC_CODE) "100"에 상응하는 주파수(이를 "코드 100 주파수(f11)", 또는 "코드 100에 상응하는 주파수 곡선상의 주파수"라 한다)를 궤환 주파수(fvco)로서 출력한다.
상기 AFC(34)의 주파수 검출기(40)는 기준 주파수(fref)와 상기 코드 100 주파수(f11)를 비교하고 비교결과에 상응하는 검출신호(DS)를 출력한다. 예컨대, 상기 기준 주파수(fref)가 상기 코드 100 주파수(f11)보다 높은 경우 상기 주파수 검출기(40)는 인에이블된 검출신호(DS)를 출력하고, 상기 기준 주파수(fref)가 상기 코드 100 주파수(f11)보다 낮은 경우 상기 주파수 검출기(40)는 디스에이블된 검출신호(DS)를 출력한다.
본 발명에 따른 상기 주파수 검출기(40)는 기준 주파수(fref)와 궤환 주파수(fvco)와의 차이가 코드 간격의 1/2 이내인지의 여부를 판단하지 않고, 두 주파수의 차이만을 고려하여 검출신호(DS)를 출력한다.
상기 커패시터 뱅크 컨트롤러(42)는 인에이블된 검출신호(DS)에 응답하여 "010"을 제어코드(AFC_CODE)로서 출력할 수 있다. 또한, 상기 커패시터 뱅크 컨트롤러(42)는 디스에이블된 검출신호(DS)에 응답하여 "110"을 제어코드(AFC_CODE)로 서 출력할 수 있다.
상기 VCO(32)는 상기 초기 제어전압(Vdd/2)과 상기 제어코드(AFC_CODE) "010"에 상응하는 주파수(이를 '코드 010 주파수(f12)'라 한다)를 궤환 주파수(fvco)로서 출력한다.
상기 AFC(34)의 주파수 검출기(40)는 기준 주파수(fref)와 상기 코드 010 주파수(f12)를 비교하고 비교결과에 상응하는 검출신호(DS)를 출력한다. 예컨대, 상기 기준 주파수(fref)가 상기 코드 010 주파수(f12)보다 높은 경우 상기 주파수 검출기(40)는 인에이블된 검출신호(DS)를 출력하고, 상기 기준 주파수(fref)가 상기 코드 010 주파수(f12)보다 낮은 경우 상기 주파수 검출기(40)는 디스에이블된 검출신호(DS)를 출력한다.
상기 커패시터 뱅크 컨트롤러(42)는 인에이블된 검출신호(DS)에 응답하여 "001"을 제어코드(AFC_CODE)로서 출력하고, 디스에이블된 검출신호(DS)에 응답하여 "011"을 제어코드(AFC_CODE)로서 출력할 수 있다.
상기 커패시터 뱅크 컨트롤러(42)가 "011"을 제어코드(AFC_CODE)로서 출력한다면, 상기 VCO(32)는 상기 제어코드(AFC_CODE) "011"에 상응하는 주파수(이를 '코드 011 주파수라 한다)를 궤환 주파수(fvco)로서 출력한다.
상기 AFC(34)의 주파수 검출기(40)는 기준 주파수(fref)와 상기 코드 011 주파수를 비교하고 비교결과에 상응하는 검출신호(DS)를 출력한다. 예컨대, 상기 기준 주파수(fref)가 상기 코드 011 주파수보다 높은 경우 상기 주파수 검출기(40)는 인에이블된 검출신호(DS)를 출력하고, 상기 기준 주파수(fref)가 상기 코드 011 주 파수보다 낮은 경우 상기 주파수 검출기(40)는 디스에이블된 검출신호(DS)를 출력한다.
상기 커패시터 뱅크 컨트롤러(42)는 인에이블된 검출신호(DS)에 응답하여 "010"을 제어코드(AFC_CODE)로서 출력함과 동시에 "1"을 제어비트(DCCS)로 출력한다. 따라서 VCO(32)의 더미 커패시터 블락(68)의 커패시턴스는 제어비트(DCCS) "1"에 응답하여 가변된다. 또한, 제어코드(AFC_CODE) "010"에 상응하는 주파수 곡선과 제어코드(AFC_CODE) "011"에 상응하는 주파수 곡선의 중간에 더미 커패시터 블락(68)에 의한 새로운 주파수 곡선이 형성된다. 상기 더미 커패시터 블락(68)에 의한 주파수 곡선상의 주파수는 정확하게 코드 간격의 1/2에 상응하는 주파수이다.
상기 VCO(32)는 초기 제어전압(Vdd/2), 제어코드(AFC_CODE=010), 및 제어비트(DCCS=1)에 상응하는 주파수를 궤환 주파수(fvco)를 출력한다.
그러나, 상기 커패시터 뱅크 컨트롤러(42)는 디스에이블된 검출신호(DS)에 응답하여 "011"을 제어코드(AFC_CODE)로서 출력함과 동시에 "1"을 제어비트(DCCS)로 출력하면, 제어코드(AFC_CODE) "011"에 상응하는 주파수 곡선과 제어코드(AFC_CODE) "100"에 상응하는 주파수 곡선의 중간에 더미 커패시터 블락(68)에 의한 주파수 곡선이 새롭게 형성된다. 상기 더미 커패시터 블락(68)에 의하여 생성된 주파수 곡선상의 주파수는 정확하게 코드 간격의 1/2에 상응하는 주파수이다.
상기 VCO(32)는 초기 제어전압(Vdd/2), 제어코드(AFC_CODE=011), 및 제어비트(DCCS=1)에 상응하는 주파수를 궤환 주파수(fvco)를 출력한다.
또한, 상술한 방법과 동일한 방법에 기초하여 상기 VCO(32)는 n비트 제어코 드(AFC_CODE)의 LSB와 제어비트(DCCS=1)에 기초하여 새롭게 형성된 주파수 곡선상의 주파수(f14 또는 f15)를 궤환 주파수(fvco)로서 출력한다.
미세 조정시, 스위치(SW)는 대응되는 제어 신호에 응답하여 LPF(16)의 출력전압, 즉 아날로그 제어전압(Vtune)을 VCO(32)로 공급한다. 상기 VCO(32)는 기준 주파수(fref)와 궤환 주파수(fvco)의 위상 차이에 따라 가변되는 아날로그 제어전압(Vtune)에 기초하여 "0101"에 상응하는 주파수 곡선상에 위치하는 소정의 주파수 또는 "0111"에 상응하는 주파수 곡선상에 위치하는 소정의 주파수를 궤환 주파수(fvco)로서 출력한다. "0101"에 상응하는 주파수 곡선 또는 "0111"에 상응하는 주파수 곡선은 코스 튜닝시 n비트 제어코드(AFC_CODE)의 LSB와 제어비트(DCCS=1)에 기초하여 새롭게 형성된 주파수 곡선이다.
코스 튜닝시 종래의 VCO는 제어 코드에 의하여 선택된 주파수 곡선상에 존재하는 주파수를 궤환 주파수로서 출력했으나, 본 발명에 따른 VCO는 제어 코드에 의하여 선택된 주파수 곡선상에 존재하는 주파수를 출력하는 것이 아니라 코드 간격의 1/2에 상응하는 주파수를 궤환 주파수로서 출력한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전압 제어 발진기의 주파수 튜닝 방법과 상기 전압 제어 발진기를 구비하는 위상 동기 루프는 주파수의 변화나 제조공정의 변화에 관계없이 정확한 전압 제어 발진기의 제어 전압의 범위를 획득할 수 있고 코스 튜닝 시간을 줄일 수 있으며 정확하게 코드 간격의 1/2에 해당하는 주파수를 검출하고 검출된 주파수를 궤환 주파수로서 출력할 수 있는 효과가 있다.

Claims (9)

  1. 소정의 제어 전압과 n비트 제어 코드에 기초하여 전압 제어 발진기의 2n개의 주파수 곡선들 중에서 최종적으로 선택된 제1주파수 곡선상의 제1주파수를 출력하는 단계; 및
    상기 소정의 제어 전압, 상기 n비트 제어코드, 및 제어 비트에 응답하여 상기 제1주파수와 제2주파수와의 평균에 상응하는 제3주파수를 출력하는 단계를 구비하며,
    상기 제2주파수는 상기 제1주파수 곡선에 인접하며 상기 2n개의 주파수 곡선들 중의 제2주파수 곡선상의 주파수인 전압 제어 발진기의 주파수 튜닝 방법.
  2. 코스 튜닝(coarse tuning)단계에서 소정의 제어 전압을 전압 제어 발진기로 공급하는 단계;
    상기 소정의 제어 전압과 n비트 제어코드에 기초하여 상기 전압 제어 발진기의 주파수 튜닝 범위에 속하는 2n개의 이산 주파수들(discrete frequencies) 중에서 최종적으로 선택된 제1주파수를 출력하는 단계;
    상기 소정의 제어전압, 상기 n비트 제어코드, 및 제어 비트에 응답하여 상기 제1주파수와 제2주파수와의 평균에 상응하는 제3주파수를 출력하는 단계; 및
    미세 조정(fine tuning)단계에서 아날로그 제어 전압과 상기 제3주파수에 기초하여 상기 전압 제어 발진기의 출력 주파수를 기준 주파수에 락(lock)시키는 단계를 구비하며,
    상기 제2주파수는 상기 2n개의 이산 주파수들 중에서 상기 제1주파수에 인접하는 주파수이고, 상기 제3주파수는 상기 미세 조정 단계에서 초기 주파수로 사용되는 위상 동기 루프의 전압 제어 발진기의 주파수 튜닝 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제3주파수를 출력하는 단계는 상기 소정의 제어전압, 상기 n비트 제어코드의 LSB(least significant bit), 및 상기 제어비트에 응답하여 상기 제3주파수를 출력하는 위상 동기 루프의 전압 제어 발진기의 주파수 튜닝 방법.
  4. 제2항에 있어서, 상기 위상 동기 루프의 전압 제어 발진기의 주파수 튜닝 방법은,
    상기 코스 튜닝 단계에서 상기 기준 주파수와 상기 출력 주파수와의 차이가 주파수 해상도 이내(within)인지의 여부를 판단하지 않고 상기 기준 주파수와 상기 출력 주파수의 차이에만 기초하여 상기 n비트 제어코드 또는 상기 제어비트 중에서 적어도 하나를 발생하는 단계를 더 구비하는 위상 동기 루프의 전압 제어 발진기의 주파수 튜닝 방법.
  5. 전압 제어 발진기; 및
    기준 주파수와 상기 전압 제어 발진기로부터 출력된 출력 주파수에 기초하여, 상기 전압 제어 발진기의 코스 튜닝(coarse tuning)을 위한 n비트 제어코드와 제어 비트를 발생하고 상기 전압 제어 발진기의 미세 조정(fine tuning)을 위하여 아날로그 제어전압을 출력하는 전압 제어 발진기 조절 회로를 구비하며,
    상기 전압 제어 발진기는,
    상기 코스 튜닝시 소정의 제어전압과 상기 n비트 제어코드에 기초하여 상기 전압 제어 발진기의 2n개의 주파수 곡선들 중에서 최종적으로 선택된 제1주파수 곡선상의 제1주파수를 출력한 후, 상기 소정의 제어전압과 상기 n비트 제어코드와 상기 제어비트에 응답하여 상기 제1주파수와 제2주파수와의 평균에 상응하는 제3주파수를 출력하고,
    상기 미세 조정시 상기 아날로그 제어전압과 상기 제3주파수에 기초하여 상기 기준 주파수에 락된(locked) 상기 출력 주파수를 출력하며,
    상기 제2주파수는 상기 제1주파수 곡선에 인접하며 상기 2n개의 주파수 곡선들 중의 제2주파수 곡선상의 주파수인 위상 동기 루프.
  6. 제5항에 있어서, 상기 전압 제어 발진기는,
    n개의 스위치드 커패시터들을 구비하며, 상기 소정의 제어전압과 상기 n비트 제어코드에 응답하여 상기 2n개의 주파수 곡선들 중에서 상기 제1주파수 곡선상의 상기 제1주파수를 선택하기 위한 커패시터 뱅크; 및
    상기 커패시터 뱅크에 접속되고, 상기 제어비트에 응답하여 상기 제3주파수를 선택하기 위한 더미 스위치드 커패시터를 구비하는 위상 동기 루프.
  7. 제6항에 있어서, 상기 더미 스위치드 커패시터의 게이트 크기 비(gate aspect ratio)는 상기 n개의 스위치드 커패시터들 중에서 상기 n비트 제어코드의 LSB(least significant bit)에 의하여 제어되는 스위치드 커패시터의 게이트 크기 비의 1/2인 위상 동기 루프.
  8. 제5항에 있어서, 상기 전압 제어 발진기 조절 회로는,
    상기 기준 주파수의 위상과 상기 출력 주파수의 위상을 비교하고, 위상 차이에 상응하는 위상 제어신호를 발생하는 위상/주파수 검출기;
    상기 기준 주파수와 상기 출력 주파수를 차이에 상응하는 상기 n비트 제어 코드와 상기 제어비트를 출력하기 위한 자동 주파수 조절기;
    상기 위상/주파수 검출기로부터 출력된 상기 위상 제어신호에 상응하는 전하를 발생하는 전하펌프;
    상기 전하펌프에 접속된 루프 필터; 및
    스위칭 제어신호에 응답하여 상기 코스 튜닝시 상기 소정의 제어전압을 상기 전압 제어 발진기로 공급하고 상기 미세 조정시 상기 루프 필터로부터 출력된 상기 아날로그 제어전압을 상기 전압 제어 발진기로 출력하기 위한 스위치를 구비하는 위상 동기 루프.
  9. 제8항에 있어서, 상기 자동 주파수 조절기는,
    상기 코스 튜닝시 상기 기준 주파수와 상기 출력 주파수와의 차이가 주파수 해상도 이내(within)인지의 여부를 판단하지 않고 상기 기준 주파수와 상기 출력 주파수의 차이에 기초하여 상기 n비트 제어코드 또는 상기 제어비트 중에서 적어도 하나를 변경하는 위상 동기 루프.
KR1020060034906A 2006-04-18 2006-04-18 Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프 KR100808952B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060034906A KR100808952B1 (ko) 2006-04-18 2006-04-18 Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프
US11/610,012 US20080048788A1 (en) 2006-04-18 2006-12-13 Frequency tuning method for voltage controlled oscillator and phase locked loop using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034906A KR100808952B1 (ko) 2006-04-18 2006-04-18 Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프

Publications (2)

Publication Number Publication Date
KR20070103161A KR20070103161A (ko) 2007-10-23
KR100808952B1 true KR100808952B1 (ko) 2008-03-04

Family

ID=38817705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034906A KR100808952B1 (ko) 2006-04-18 2006-04-18 Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프

Country Status (2)

Country Link
US (1) US20080048788A1 (ko)
KR (1) KR100808952B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905444B1 (ko) * 2007-07-24 2009-07-02 고려대학교 산학협력단 광대역 위상 고정 루프 장치
US7855610B2 (en) * 2008-05-07 2010-12-21 Qualcomm Incorporated VCO capacitor bank trimming and calibration
US8736392B2 (en) * 2009-03-18 2014-05-27 Qualcomm Incorporated Transformer-based CMOS oscillators
KR101097646B1 (ko) * 2009-08-10 2011-12-22 삼성전기주식회사 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기
GB2475514A (en) * 2009-11-20 2011-05-25 Aeroflex Internat Ltd Phase locked loop with coarse tuning circuit operated by a cycle slip detector
US8111189B2 (en) * 2009-12-31 2012-02-07 Broadcom Corporation Method and system for sharing an oscillator for processing cellular radio signals and GNSS radio data signals by deferring AFC corrections
KR101360502B1 (ko) 2010-09-07 2014-02-07 한국전자통신연구원 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법
CN102291129B (zh) * 2011-06-01 2013-01-16 浙江大学 一种用于抑制vco电压纹波的锁相环电路
WO2013141863A1 (en) 2012-03-22 2013-09-26 Lotfy Amr M Apparatus and system for digitally controlled oscillator
US9048850B2 (en) * 2012-07-02 2015-06-02 Qualcomm Incorporated Frequency synthesizer apparatus and methods for improving capacitor code search accuracy using LSB modulation
CN103095295B (zh) * 2012-12-28 2015-09-23 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
CN106130544B (zh) * 2016-06-15 2021-10-29 上海兆芯集成电路有限公司 自动频带校准方法与系统
US10615746B2 (en) * 2017-11-29 2020-04-07 Cavium, Llc Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
US10615803B2 (en) * 2018-07-23 2020-04-07 The Trustees Of Columbia University In The City Of New York Compact phase-locked loop with low jitter and reference spurs
KR20220153172A (ko) * 2021-05-10 2022-11-18 삼성전자주식회사 위상 고정 루프 및 위상 고정 루프의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268076A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd デジタルｐｌｌ装置
JPH11331067A (ja) 1998-05-20 1999-11-30 Oki Electric Ind Co Ltd ディジタル・フェーズロックド・ループ発振器
US6642799B2 (en) 2000-11-01 2003-11-04 Primarian, Inc. Phase lock loop destress circuit
WO2004004126A1 (en) 2002-06-28 2004-01-08 Advanced Micro Devices, Inc. Phase-locked loop with automatic frequency tuning
US7023282B1 (en) 2004-05-11 2006-04-04 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers having reduced period comparison error

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
JP2002100991A (ja) * 2000-09-26 2002-04-05 Nec Kyushu Ltd Ｄ／ａコンバータ
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
US6838951B1 (en) * 2002-06-12 2005-01-04 Rf Micro Devices, Inc. Frequency synthesizer having VCO bias current compensation
JP3843942B2 (ja) * 2002-12-25 2006-11-08 株式会社デンソー Ｄ／ａ変換器およびａ／ｄ変換器
US6891487B2 (en) * 2003-06-03 2005-05-10 Silicon Labs Cp, Inc. Capacitor calibration in SAR converter
KR100551477B1 (ko) * 2004-02-20 2006-02-14 삼성전자주식회사 커패시터 뱅크 회로 및 그것을 구비한 전압제어 오실레이터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268076A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd デジタルｐｌｌ装置
JPH11331067A (ja) 1998-05-20 1999-11-30 Oki Electric Ind Co Ltd ディジタル・フェーズロックド・ループ発振器
US6642799B2 (en) 2000-11-01 2003-11-04 Primarian, Inc. Phase lock loop destress circuit
WO2004004126A1 (en) 2002-06-28 2004-01-08 Advanced Micro Devices, Inc. Phase-locked loop with automatic frequency tuning
US7023282B1 (en) 2004-05-11 2006-04-04 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers having reduced period comparison error

Also Published As

Publication number Publication date
KR20070103161A (ko) 2007-10-23
US20080048788A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
KR100808952B1 (ko) Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프
US7317363B2 (en) Frequency synthesizer
US7902929B2 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
JP4651298B2 (ja) 周波数自動補正ｐｌｌ回路
US7512390B2 (en) System and method for tuning a frequency generator using an LC oscillator
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
US6552618B2 (en) VCO gain self-calibration for low voltage phase lock-loop applications
KR100679336B1 (ko) 위상제어루프주파수합성기
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US8981855B2 (en) Method and apparatus for drift compensation in PLL
US20100259332A1 (en) Compensation circuit for voltage controlled oscillator
US8299862B1 (en) Tuning circuit for inductor capacitor (LC) tank digitally controlled oscillator
JP4471849B2 (ja) Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法
US7808288B2 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
US20150222279A1 (en) Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching
US20170040943A1 (en) Electronic device with capacitor bank linearization and a linearization method
KR100738360B1 (ko) 고속 개루프 자동 주파수 보정 회로를 가지는 위상 고정루프
US7301411B2 (en) Voltage-controlled oscillator circuit with analogue and digital actuation
KR100723838B1 (ko) 주파수 합성 장치
US20080157889A1 (en) Voltage Controlled Oscillator for Maintaining Stable Oscillation Frequency Against Fluctuation of Power Supply Voltage
KR101390393B1 (ko) 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치
KR102173075B1 (ko) 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로
Nikandish et al. A 5-6.2 GHz Variable Bandwidth Frequency Synthesizer for IEEE 802.11 ac Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee