JP3843942B2 - Ｄ／ａ変換器およびａ／ｄ変換器 - Google Patents
Ｄ／ａ変換器およびａ／ｄ変換器 Download PDFInfo
- Publication number
- JP3843942B2 JP3843942B2 JP2002374526A JP2002374526A JP3843942B2 JP 3843942 B2 JP3843942 B2 JP 3843942B2 JP 2002374526 A JP2002374526 A JP 2002374526A JP 2002374526 A JP2002374526 A JP 2002374526A JP 3843942 B2 JP3843942 B2 JP 3843942B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- capacitor
- conversion
- converter
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
- H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、キャパシタアレイを備えたＤ／Ａ変換器および当該Ｄ／Ａ変換器を用いたＡ／Ｄ変換器に関する。
【０００２】
【従来の技術】
ＣＭＯＳプロセスにより製造された半導体集積回路装置（ＩＣ）にあっては、一般的に、キャパシタアレイの電荷分配の原理を利用したＤ／Ａ変換器やＡ／Ｄ変換器が用いられている。例えば、特許文献１には、マルチプライングＤ／Ａ変換器を用いた３ステップ巡回型Ａ／Ｄ変換器が記載されており、非特許文献１には、マルチプライングＤ／Ａ変換器を用いた２ステップ巡回型Ａ／Ｄ変換器が記載されている。
【０００３】
【特許文献１】
特開２００１−５３６１０号公報
【０００４】
【非特許文献１】
Ｇ．Ｃ．アーン（G.C.Ahn ）、他４名、「１２−ｂ，１０−ＭＨｚ，２５０ｍＷ ＣＭＯＳ Ａ／Ｄコンバータ（A 12-b,10-MHz,250-mW CMOS A/D Converter ）」、ＩＥＥＥジャーナル・オブ・ソリッドステート・サーキット（IEEE JOURNAL OF SOLID-STATE CIRCUITS）、１９９６年１２月、第３１巻、第１２号、ｐ．２０３０−２０３５
【０００５】
【発明が解決しようとする課題】
図１４は、非特許文献１に記載されているものと類似したマルチプライングＤ／Ａ変換器を用いた２ステップ巡回型Ａ／Ｄ変換器の電気的構成を示している。このＡ／Ｄ変換器１は、５ビットのＡ／Ｄ変換回路２、キャパシタＣ０、Ｃ１、…、Ｃ３１およびキャパシタＣＦからなるキャパシタアレイ３、各キャパシタＣ０、Ｃ１、…、Ｃ３１、ＣＦに対してそれぞれ設けられたスイッチＳ０、Ｓ１、…、Ｓ３１、ＳＦ、オペアンプ４、スイッチＳ３２および加算器５から構成されている。
【０００６】
キャパシタＣ０〜Ｃ３１の容量値はＣ、キャパシタＣＦの容量値は２Ｃに設定されており、キャパシタＣＦは、実際のチップ上では容量値Ｃを持つ２つのキャパシタＣＦ０、ＣＦ１が並列接続された構成となっている。Ａ／Ｄ変換回路２は、５ビットのＡ／Ｄ変換を２回行い、加算器５は、２回のＡ／Ｄ変換コードｎ１、ｎ２を１ビット重ねて加算することにより９ビットの変換結果を得るようになっている。
【０００７】
図１３は、キャパシタアレイ３を構成するキャパシタＣ０〜Ｃ３１、ＣＦおよびスイッチＳ０〜Ｓ３１、ＳＦの配置の一例を示している。こうした直線配置によれば、各キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の共通側電極が接続されるコモンライン６を、例えば各キャパシタＣ０〜Ｃ３１とそれぞれのスイッチＳ０〜Ｓ３１とを接続している配線など他の配線と隣接または交差しないように容易にレイアウトでき、コモンライン６とこうした配線間の寄生容量に起因する変換精度の悪化を低減することができる。
【０００８】
一方、キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の構造としては、例えば２層ポリシリコンを上下電極としてＳｉＯ２を挟んだ構造のものや、多層ＡＬ配線層のうちの隣接する２層を上下電極として層間膜を挟んだ構造のものなどが用いられている。こうした構造において、キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の容量は、ＳｉＯ２やＡＬ配線間の層間膜の厚さに反比例する。しかし、一般的にこうした膜厚がチップ面内で完全に均一になるように製造することは難しく、しばしばチップ面内で勾配が生じる。このため、チップ面内に同一形状でレイアウトされているキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１であってもその位置によって容量が異なることとなる。
【０００９】
特に図１３に示すような直線状の配列とすると、必然的にキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の配列が長くなるため、こうした面内膜厚の勾配の影響をより受け易くなり、その結果Ｄ／Ａ変換器ひいてはＡ／Ｄ変換器１の非直線性誤差や微分非直線性誤差が悪化してしまう。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、上下電極間膜厚のチップ面内勾配が存在しても高い変換精度が得られるＤ／Ａ変換器および当該Ｄ／Ａ変換器を用いたＡ／Ｄ変換器を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載した手段によれば、マルチプライングＤ／Ａ変換器を構成でき、電荷分配に寄与する各単位キャパシタは、互いに等しいレイアウト形状を有し且つ並列接続された２のべき乗個の分割キャパシタから構成されている。そして、これら分割キャパシタは直線状（一列状または複数列状）に配置されているとともに、各単位キャパシタごとに当該単位キャパシタを構成する各分割キャパシタがキャパシタアレイの中央位置をミラー面としてミラー反転配置とされている。
【００１２】
この配置によれば、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合、個々の分割キャパシタの容量にはずれが生じるが、ミラー反転配置とされた一対の分割キャパシタ同士では容量のずれが逆方向に生じ、ずれが相殺される。その結果、２のべき乗個の分割キャパシタが並列接続されてなる単位キャパシタの容量は、当該単位キャパシタがキャパシタアレイの中央位置に位置しているとした場合の容量に等しくなる。
【００１３】
すなわち、全ての単位キャパシタがあたかも同一位置（キャパシタアレイの中央位置）に形成されているのと等価となるため、上下電極間膜厚のチップ面内勾配の存在による各単位キャパシタ間の相対的な容量のずれを低減できる。これにより、各単位キャパシタの接続状態が切り替えられても、単位キャパシタの容量誤差に起因する変換誤差の発生を抑制することができる。また、上下電極間膜厚の勾配が一定でない場合であっても、その勾配の一次近似分については補償できるため、従来の構成に対し、単位キャパシタ相互の相対的容量誤差ひいては変換誤差を低減することができる。
【００１４】
請求項２に記載した手段によれば、マルチプライングＤ／Ａ変換器を構成でき、各単位キャパシタは、互いに等しいレイアウト形状を有し且つ並列接続された２のべき乗個の分割キャパシタから構成されている。そして、これら分割キャパシタは複数列に配置されているとともに、各単位キャパシタごとに当該単位キャパシタを構成する各分割キャパシタがキャパシタアレイの中心位置に対して共通中心形配置（コモンセントロイド配置）とされている。
【００１５】
この配置によれば、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合、個々の分割キャパシタの容量にはずれが生じるが、共通中心形配置とされた分割キャパシタ同士では容量のずれが相殺される。その結果、２のべき乗個の分割キャパシタが並列接続されてなる単位キャパシタの容量は、当該単位キャパシタがキャパシタアレイの中心位置に位置しているとした場合の容量に等しくなる。
【００１６】
すなわち、請求項１記載の手段と同様に、全ての単位キャパシタがあたかも同一位置（キャパシタアレイの中心位置）に形成されているのと等価となるため、上下電極間膜厚のチップ面内勾配の存在による各単位キャパシタ間の相対的な容量のずれを低減でき、以て単位キャパシタの容量誤差に起因する変換誤差を低減することができる。
【００１７】
請求項３に記載した手段によれば、分割キャパシタは、その共通側電極が接続される１本のコモンラインの両側に沿って２列に配置されているので、各分割キャパシタとコモンラインとの配線長を短くでき、当該配線部分における容量成分の付加を極力防止することができる。また、１列に配置する場合に比べて分割キャパシタ全体の配列長が短くなるため、例えばエッチングの不均一による容量のばらつきなどの影響も小さくなると考えられる。
【００１８】
請求項４に記載した手段によれば、列状に配置された一群の分割キャパシタの両端にダミーキャパシタが配置されているので、両端部に配置された分割キャパシタの連続性が確保され、端部に配置されたことによる容量誤差が生じにくくなる。
【００１９】
請求項５に記載した手段のように、キャパシタアレイは重み付けがなされた構成であってもよい。
さらに、請求項６に記載した手段によれば、上述したＤ／Ａ変換器を利用して高精度のＡ／Ｄ変換器を得ることができる。
【００２０】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を２ステップ巡回型Ａ／Ｄ変換器に適用した第１の実施形態について図１ないし図４を参照しながら説明する。
図２は、半導体集積回路装置（ＣＭＯＳＩＣ）として製造された２ステップ巡回型Ａ／Ｄ変換器１１の電気的構成を示すもので、図１４と同一構成部分には同一符号を付している。５ビットの分解能を有する並列型（フラッシュ型）のＡ／Ｄ変換回路２の入力端子は、スイッチＳ３２を介して、被変換信号が入力される信号入力端子１２またはオペアンプ４の出力端子の何れかに選択的に接続されるようになっている。また、Ａ／Ｄ変換回路２の高電位側、低電位側の各基準電圧入力端子は、それぞれ基準電圧Ｖref が入力される基準電圧端子１３およびグランド端子ＧＮＤに接続されている。ここで、基準電圧Ｖref は例えば５Ｖに設定され、オペアンプ４は５Ｖの単一電源で動作するようになっている。
【００２１】
Ａ／Ｄ変換回路２において、基準電圧入力端子間には抵抗Ｒ０〜Ｒ３１が直列に接続されており、抵抗Ｒ０とＲ１、抵抗Ｒ１とＲ２、…、抵抗Ｒ３０とＲ３１の各共通接続点は、それぞれコンパレータＣＭＰ１、ＣＭＰ２、…、ＣＭＰ３１の反転入力端子に接続されている。また、コンパレータＣＭＰ１〜ＣＭＰ３１の非反転入力端子はＡ／Ｄ変換回路２の入力端子に接続されている。
【００２２】
コンパレータＣＭＰ１〜ＣＭＰ３１から出力されるハイレベルまたはロウレベルの出力信号はラッチ回路１４に入力される。このラッチ回路１４は、図示しないラッチ信号がハイレベルになると、その時のコンパレータＣＭＰ１〜ＣＭＰ３１の出力信号を保持して、その保持した出力信号をエンコーダ１５に出力するようになっている。そして、エンコーダ１５では、ラッチ回路１４からの信号に基づいて「０００００」から「１１１１１」までの５ビットのＡ／Ｄ変換コードを生成して出力する。このＡ／Ｄ変換コードは、後述するように加算器５において加算されるようになっている。
【００２３】
さて、キャパシタアレイ１６は、容量値Ｃを持つキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１（単位キャパシタに相当）から構成されている。キャパシタＣＦ０とＣＦ１は、容量値２Ｃを有するキャパシタＣＦの構成要素である。そして、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）は、それぞれ並列接続された２つのキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）から構成されており、キャパシタＣＦ０、ＣＦ１は、それぞれ並列接続された２つのキャパシタＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成されている。
【００２４】
これらのキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄは、本発明でいう分割キャパシタに相当し、２層ポリシリコンを上下電極としてＳｉＯ２を挟んだ構造または多層ＡＬ配線層のうちの隣接する２層を上下電極として層間膜を挟んだ構造を備えている。これらは全て同じレイアウト形状であって、Ｃ／２なる容量値を有している（正確には後述するように上下電極間の膜厚勾配によりＣ／２からずれる場合がある）。
【００２５】
キャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）の下部電極（共通側電極）は、それぞれコモンライン６に接続されている。一方、並列接続されたキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）の上部電極（非共通側電極）は、それぞれスイッチＳｉ（ｉ＝０、１、…、３０、３１）を介して、Ａ／Ｄ変換回路２の入力端子（すなわち信号入力端子１２またはオペアンプ４の出力端子）、基準電圧端子１３またはグランド端子ＧＮＤに選択的に接続されるようになっている。
【００２６】
オペアンプ４の非反転入力端子、反転入力端子は、それぞれグランド端子ＧＮＤ、コモンライン６に接続されている。オペアンプ４の反転入力端子と出力端子（変換出力端子に相当）との間には、スイッチＳＦとキャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄとが並列に接続されている。これらスイッチＳ０〜Ｓ３１、ＳＦ、キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１およびオペアンプ４により、マルチプライングＤ／Ａ変換器が構成されている。なお、以上述べたスイッチＳ０〜Ｓ３２、ＳＦは、例えばアナログスイッチから構成されており、図示しない制御回路によって切り替えられるようになっている。また、当該制御回路は、上記ラッチ信号も出力するようになっている。
【００２７】
図１は、キャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄ、およびスイッチＳ０〜Ｓ３１、ＳＦのチップ面内配置を示している。分割キャパシタであるキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄは、コモンライン６に沿って一直線状に配置されている。そして、対をなすキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、およびＣＦｃとＣＦｄは、それぞれキャパシタアレイ１６が配置される直線状領域の中央線ＣＮ（図１において一点鎖線で示す）の位置をミラー面としてミラー反転配置されている。
【００２８】
具体的には、中央線ＣＮを挟んで両側にキャパシタＣＦａとＣＦｂが配置され、その両外側にキャパシタＣＦｃとＣＦｄが配置され、さらにその両外側にキャパシタＣ０ａとＣ０ｂ、Ｃ１ａとＣ１ｂ、…、Ｃ３１ａとＣ３１ｂが順に配置されている。なお、スイッチＳ０〜Ｓ３１は、それぞれキャパシタＣ０ｂ〜Ｃ３１ｂに隣接してコモンライン６とは反対側に配置されており、スイッチＳＦは、中央線ＣＮ上であってコモンライン６とは反対側に配置されている。
【００２９】
次に、本実施形態の作用について図３および図４も参照しながら説明する。
まず、Ａ／Ｄ変換器１１の動作について説明する。Ａ／Ｄ変換動作の開始前に、加算器５が０にクリアされる。Ａ／Ｄ変換スタート信号が入力されると、スイッチＳ３２が信号入力端子１２側に切り替えられ、Ａ／Ｄ変換回路２は入力信号電圧Ｖinを変換入力電圧として１回目（１ステップ目）のＡ／Ｄ変換を開始する。このＡ／Ｄ変換回路２において、コンパレータＣＭＰ１〜ＣＭＰ３１の出力信号が整定すると、ラッチ信号によりその変換結果がラッチ回路１４に保持される。そして、エンコーダ１５から出力された５ビットのＡ／Ｄ変換コードｎ１が加算器５において加算される。
【００３０】
上記変換動作と並行して、スイッチＳＦがオンに設定され、スイッチＳ０〜Ｓ３１はＡ／Ｄ変換回路２の入力端子（以下、サンプリング側と称す）に切り替えられる。これにより、キャパシタＣ０（Ｃ０ａ、Ｃ０ｂ）〜Ｃ３１（Ｃ３１ａ、Ｃ３１ｂ）の下部電極はグランド端子ＧＮＤと同電位となり、上部電極はスイッチＳ３２を介して信号入力端子１２に接続される。その結果、キャパシタＣ０（Ｃ０ａ、Ｃ０ｂ）〜Ｃ３１（Ｃ３１ａ、Ｃ３１ｂ）は入力信号電圧Ｖinで充電（電荷設定）される。また、キャパシタＣＦ（ＣＦａ〜ＣＦｄ）の電荷は０に初期化される。
【００３１】
１回目のＡ／Ｄ変換コードｎ１がラッチされると、スイッチＳＦがオフにされ、このスイッチＳＦが完全にオフになった後に、スイッチＳ０〜Ｓ３１がサンプリング側から基準電圧端子１３側（以下、基準電圧側と称す）またはグランド端子ＧＮＤ側（以下、グランド側と称す）に切り替えられ、マルチプライングＤ／Ａ変換動作が行われる。
【００３２】
このスイッチＳ０〜Ｓ３１の切り替えは、１回目のＡ／Ｄ変換コードｎ１に基づいて行われる。例えば、Ａ／Ｄ変換コードｎ１が「０００００」の場合にはスイッチＳ０〜Ｓ３１は全てグランド側に切り替えられ、Ａ／Ｄ変換コードｎ１が「００００１」の場合にはスイッチＳ０〜Ｓ３１のうち１つだけ（例えばスイッチＳ０）が基準電圧側に切り替えられそれ以外（スイッチＳ１〜Ｓ３１）がグランド側に切り替えられる。また、Ａ／Ｄ変換コードｎ１が「１１１１１」の場合にはスイッチＳ０〜Ｓ３１は全て基準電圧側に切り替えられる。その他のＡ／Ｄ変換コードについても同様となる。
【００３３】
このスイッチＳ０〜Ｓ３１の切り替え前後においてコモンライン６の電荷は保存されるので、切り替え後、オペアンプ４はコモンライン６（オペアンプ４の反転入力端子）の電圧が０ＶとなるようにキャパシタＣＦ（ＣＦａ〜ＣＦｄ）を介してフィードバック制御を行う。その結果、キャパシタＣ０〜Ｃ３１とキャパシタＣＦとの間で電荷再分配が行われる。この場合の電荷保存の関係式は、オペアンプ４の出力電圧をＶout として、以下の（１）式に示すようになる。
【００３４】
【数１】
【００３５】
この（１）式を出力電圧Ｖout について整理すると、マルチプライングＤ／Ａ変換により得られる出力電圧Ｖout は、以下の（２）式のようになる。
【００３６】
【数２】
【００３７】
すなわち、オペアンプ４の出力電圧Ｖout は、入力信号電圧Ｖinから１回目のＡ／Ｄ変換コードｎ１に対応したＤ／Ａ変換電圧を減じた電圧に、キャパシタＣ０〜Ｃ３１の容量値ＣおよびキャパシタＣＦの容量値２Ｃにより定まる値（＝１６）を乗じた残余電圧ＶRES となる。ここで、キャパシタＣＦは、マルチプライングＤ／Ａ変換の変換ゲインを決定している。なお、上記（２）式は、容量値Ｃｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄを用いて、次の（３）式のように表すことができる。
【００３８】
【数３】
【００３９】
電荷再分配が終了し（２）式、(３)式に示すオペアンプ４の出力電圧Ｖout が安定した時点で、Ａ／Ｄ変換回路２が上記残余電圧ＶRES に対し第２回目（２ステップ目）の５ビットＡ／Ｄ変換を開始し、変換終了後その２回目のＡ／Ｄ変換コードｎ２がラッチ回路１４に保持される。そして、加算器５は、Ａ／Ｄ変換コードｎ２（２進数）をＡ／Ｄ変換コードｎ１（２進数）と１ビットオーバーラップするようにして加算し、グランド電位（０Ｖ）からＶref 電位を被変換入力電圧範囲とする９ビットのＡ／Ｄ変換コードｎを得る。
【００４０】
残余電圧ＶRES を示す（２）式において、基準電圧Ｖref の係数ｇ２は容量値Ｃｉ（ｉ＝０、１、…）の加算項同士の比により表され、変換ゲインｇ１は容量値Ｃｉ（ｉ＝０、１、…、３０、３１）の加算項と容量値ＣＦとの比により表される。従って、変換誤差の原因となる残余電圧ＶRES の誤差は、容量値Ｃｉ（ｉ＝０、１、…、３０、３１）、ＣＦの各相互間の相対的なずれを低減することにより改善できることが分かる。
【００４１】
しかし、チップ面内においてキャパシタを構成する２層ポリシリコン層のＳｉＯ２やＡＬ配線間の膜厚を完全に均一に製造することは難しく、チップ面内に生じる上下電極間の膜厚勾配によりキャパシタＣ０〜Ｃ３１、ＣＦの容量値にずれが生じる。そこで、本願発明者は、上下電極間の膜厚勾配により生じるＡ／Ｄ変換誤差を低減するため、図３に示すキャパシタ配置を考案し検討した。
【００４２】
このキャパシタ配置は、一直線上の中央位置にキャパシタＣＦ０、ＣＦ１を配置し、その一方の側にキャパシタＣ１、Ｃ３、…、Ｃ３１を順に配置するとともに他方の側にキャパシタＣ０、Ｃ２、…、Ｃ３０を順に配置するものである。つまり、キャパシタＣ０〜Ｃ３１がキャパシタＣＦ０、ＣＦ１を挟んで交互配置とされている。そして、Ａ／Ｄ変換回路２の１回目のＡ／Ｄ変換コードｎ１に応じて、キャパシタＣ０に対応するスイッチＳ０からキャパシタＣ（n1-1）に対応するスイッチＳ（n1-1）までを基準電圧側に切り替えるようになっている。
【００４３】
図４は、上下電極間膜厚に一定の勾配が存在する場合のＡ／Ｄ変換コードｎに対する変換誤差を示すシミュレーション結果である。この図４において、▲１▼で示す特性が図１３に示す従来のキャパシタ配置によるもので、▲２▼で示す特性が図３に示すキャパシタ配置によるものである。すなわち、キャパシタＣ０、…、Ｃ１６、ＣＦ０、ＣＦ１、Ｃ１７、…、Ｃ３１の順に並ぶ従来の配置（図１３）では、Ａ／Ｄ変換コードｎの中央付近において８ＬＳＢを超える変換誤差が生じているのに対し、交互配置（図３）では１ＬＳＢ程度の変換誤差に止まっている。
【００４４】
しかしながら、図３に示す配置としても変換誤差を０にすることはできず、変換誤差は、Ａ／Ｄ変換コードｎの増大にともなって増減（凹凸）を繰り返しながら全体として徐々に増加する傾向を示している。そこで、本願発明者は、図４の▲２▼に示すような変換誤差特性となる原因について検討し、以下のような原因を見出した。
【００４５】
すなわち、図４において全変換コード中に３２個の増減（凹凸）が現れている。これは１回目のＡ／Ｄ変換コードｎ１によるキャパシタアレイ１６での電荷再分配の誤差に基づくものである。そして、Ａ／Ｄ変換コードｎ１が１増加するごとに、電荷再分配時における上部電極の接続状態が（それまでの）グランド側から基準電圧側に変化するキャパシタは、Ｃ０、Ｃ１、Ｃ２、…、Ｃ３１の順に変わっていく。つまり、図３に示すキャパシタ配置では、Ａ／Ｄ変換コードｎ１が大きくなるほど、そのＡ／Ｄ変換コードｎ１に応じて電荷再分配時に新たに基準電圧側に接続されるようになるキャパシタ相互の距離が長くなり（例えば、キャパシタＣ０とＣ１との距離＜キャパシタＣ３０とＣ３１との距離）、上記膜厚勾配による影響が大きく現れる。
【００４６】
これに対し、本願発明についての図１に示すキャパシタ配置では、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１がそれぞれ一対のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成されており、それぞれ中央線ＣＮに対しミラー反転配置とされているので、各対を構成するキャパシタの容量値は、中央線ＣＮの位置での容量値を基準として互いに逆方向に等しい量だけずれることになる。
【００４７】
その結果、２個のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄがそれぞれ並列接続されてなるキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１では、上記逆方向に生じるずれが相殺される。すなわち、全てのキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１があたかもキャパシタアレイ１６の中央線ＣＮ上に形成されているのと等価となる。
【００４８】
この配置を採用した場合の変換誤差のシミュレーション結果は、図４の▲３▼で示す特性となる。すなわち、キャパシタアレイ１６における上下電極間膜厚の勾配が一定の場合（膜厚が一定割合で変化する場合）には、この膜厚勾配による電荷分配の誤差ひいてはＡ／Ｄ変換誤差を理論的に０にすることができる。
【００４９】
以上説明したように、本実施形態の２ステップ巡回型Ａ／Ｄ変換器１１内のマルチプライングＤ／Ａ変換器は、そのキャパシタアレイ１６の構成に特徴を有している。すなわち、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１を、それぞれ互いに等しいレイアウト形状を有する２個のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成し、これらキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄを直線状に配置するとともに、それぞれ中央線ＣＮに対しミラー反転配置とした。
【００５０】
このキャパシタ配置によれば、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、その勾配に起因するキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１相互間の相対的なずれを理論上０にすることができる。その結果、１回目のＡ／Ｄ変換コードｎ１に応じて各キャパシタＣｉ（ｉ＝０、１、…、３０、３１）の上部電極が基準電圧側、グランド側の何れに接続されたとしても、その電荷再分配の過程において理論上誤差が発生しない。この電荷再分配時に生じる誤差は、２ステップ目の変換後における最終的なＡ／Ｄ変換誤差に大きく影響するため、従来構成に対しＡ／Ｄ変換精度を高めることができる。
【００５１】
また、本実施形態では、上下電極間膜厚の勾配が一定の場合について考察したが、膜厚勾配が一定でない場合であっても、その勾配の一次近似分については補償できるため、従来の構成に対し、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１の相対的容量誤差ひいてはＡ／Ｄ変換誤差を低減することができる。
【００５２】
（第２の実施形態）
次に、本発明の第２の実施形態について、キャパシタアレイのキャパシタ配置を示す図５を参照しながら説明する。
本実施形態のＡ／Ｄ変換器は、第１の実施形態と同じ電気的構成（図２参照）を備えているが、キャパシタアレイのキャパシタ配置が異なっている。具体的には図５に示すように、中央線ＣＮを挟んで配置されたキャパシタＣＦａとＣＦｃ、ＣＦｂとＣＦｄの両外側に、キャパシタＣ３１ａとＣ３１ｂ、Ｃ３０ａとＣ３０ｂ、…、Ｃ１ａとＣ１ｂが順に配置されている。すなわち、キャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）の配置が図１とは逆の順序となっている。
【００５３】
このキャパシタ配置によれば、１回目のＡ／Ｄ変換コードｎ１が１増加するごとに、電荷再分配時における上部電極の接続状態が（それまでの）グランド側から基準電圧側に変化するキャパシタは、Ｃ０、Ｃ１、Ｃ２、…、Ｃ３１の順、つまり上記直線状配列の両外側に配置されたキャパシタから中央側に配置されたキャパシタへと順に変わっていくことになる。しかし、本実施形態のキャパシタ配置によっても、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１相互間の相対的なずれを理論上０にすることができる点においては第１の実施形態と何ら変わりはなく、第１の実施形態と同様の作用、効果を得ることができる。
【００５４】
（第３の実施形態）
次に、本発明の第３の実施形態について図６、図７を参照しながら説明する。
図７は、２ステップ巡回型Ａ／Ｄ変換器１８の電気的構成を示すもので、図２と同一構成部分には同一符号を付している。キャパシタアレイ１９は、図２と同様に、容量値Ｃを持つキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１から構成されており、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）は、それぞれ並列接続された２つのキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）から構成され、キャパシタＣＦ０、ＣＦ１は、それぞれ並列接続された２つのキャパシタＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成されている。
【００５５】
そして、本実施形態では、第１の実施形態とは異なり、キャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｄ、ＣＦｂとＣＦｃに対し、それぞれスイッチＳｉａ、Ｓｉｂ（ｉ＝０、１、…、３０、３１）、ＳＦａ、ＳＦｂが設けられている。スイッチＳｉａとＳｉｂは、ともに第１の実施形態で説明したスイッチＳｉと同様に切り替えられ、スイッチＳＦａとＳＦｂも、ともに第１の実施形態で説明したスイッチＳＦと同様に切り替えられる。
【００５６】
図６は、キャパシタアレイ１９のキャパシタ配置を示している。キャパシタは、その下部電極（共通側電極）が接続されるコモンライン６の両側に沿って２列に配置されている。具体的には、コモンライン６により隔てられた一方の側には、中央線ＣＮを挟んで両側にキャパシタＣＦａとＣＦｄが配置され、その両外側にキャパシタＣ０ａとＣ１ｂ、Ｃ２ａとＣ３ｂ、…、Ｃ３０ａとＣ３１ｂが順に配置されている。また、コモンライン６により隔てられた他方の側には、中央線ＣＮを挟んで両側にキャパシタＣＦｃとＣＦｂが配置され、その両外側にキャパシタＣ１ａとＣ０ｂ、Ｃ３ａとＣ２ｂ、…、Ｃ３１ａとＣ３０ｂが順に配置されている。
【００５７】
このように配置すると、キャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄが、それぞれキャパシタアレイ１９の中心位置ＣＰ（コモンライン６と中央線ＣＮとの交点）に対して共通中心形配置（コモンセントロイド配置）となる。また、スイッチＳｉａ、Ｓｉｂ（ｉ＝０、１、…、３０、３１）、ＳＦａ、ＳＦｂは、それぞれキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｄ、ＣＦｃとＣＦｂに隣接して配置されている。
【００５８】
このような共通中心形配置にすると、チップ面におけるキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、対をなすキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄの各容量値は、中心位置ＣＰの位置での容量値を基準として互いに逆方向に等しい量だけずれることになる。
【００５９】
その結果、２個のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄがそれぞれ並列接続されてなるキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１では、上記逆方向に生じるずれが相殺される。すなわち、全てのキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１があたかもキャパシタアレイ１９の中心位置ＣＰに形成されているのと等価となり、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、その勾配に起因するキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１相互間の相対的なずれを理論上０にすることができ、電荷再分配時に生じる誤差ひいてはＡ／Ｄ変換誤差を低減することができる。
【００６０】
また、キャパシタをコモンライン６の両側に沿って２列に配置にすると、１列に配置する場合に比べてキャパシタ全体の配列長が短くなるため、例えばエッチングの不均一による容量のばらつきが全体として小さくなるなどの効果を期待できる。また、各キャパシタとコモンライン６との配線長を短くでき、当該配線部分における容量成分の付加を極力防止することができる。さらに、コモンライン６を隔てて配置されるキャパシタごとにスイッチを設けたので、キャパシタとスイッチとの間の配線を簡素化できる。
【００６１】
（第４の実施形態）
次に、本発明の第４の実施形態について、キャパシタアレイのキャパシタ配置を示す図８を参照しながら説明する。
本実施形態のＡ／Ｄ変換器に設けられたキャパシタアレイ２０は、第３の実施形態と同様のキャパシタ配置を有しているが、単位キャパシタを４つ（２の２乗）の分割キャパシタから構成した点において異なっている。
【００６２】
すなわち、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）は、それぞれ並列接続された４つのキャパシタＣｉａ、Ｃｉｂ、Ｃｉｃ、Ｃｉｄ（ｉ＝０、１、…、３０、３１）から構成され、キャパシタＣＦ０は、並列接続された４つのキャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄから構成され、キャパシタＣＦ１は、並列接続された４つのキャパシタＣＦｅ、ＣＦｆ、ＣＦｇ、ＣＦｈから構成されている。
【００６３】
キャパシタＣｉａ、Ｃｉｂ、Ｃｉｃ、Ｃｉｄ（ｉ＝０、１、…、３０、３１）には、それぞれスイッチＳｉａ、Ｓｉｂ、Ｓｉｃ、Ｓｉｄ（ｉ＝０、１、…、３０、３１）が設けられている。また、キャパシタＣＦａ〜ＣＦｈのうち隣接して配置されるキャパシタＣＦａ、ＣＦｄ、ＣＦｅ、ＣＦｈには共通に一つのスイッチＳＦａが設けられ、キャパシタＣＦｂ、ＣＦｃ、ＣＦｆ、ＣＦｇには共通に一つのスイッチＳＦｂが設けられている。
【００６４】
各キャパシタは、図８に示すようにコモンラインの両側に沿って２列配置とされ、キャパシタアレイ２０の中心位置ＣＰに対して共通中心形配置（コモンセントロイド配置）とされている。本実施形態のキャパシタ配置によっても、第３の実施形態で説明したのと同様の作用、効果が得られる。
【００６５】
（第５の実施形態）
次に、本発明の第５の実施形態について図９、図１０を参照しながら説明する。
図１０は、２ステップ巡回型Ａ／Ｄ変換器２１の電気的構成を示すもので、図２と同一構成部分には同一符号を付している。キャパシタアレイ２２は、Ｃ、Ｃ、２Ｃ、４Ｃ、８Ｃ、１６Ｃのように２のべき乗となる容量値に重み付けされたキャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５と、２Ｃの容量値を持つキャパシタＣＦとから構成されている。図１０において、各キャパシタＣ２〜Ｃ５、ＣＦはそれぞれ一つの記号により表されているが、実際には容量値Ｃを持つ単位キャパシタが並列接続されて構成されている。そして、本実施形態ではキャパシタＣ０、Ｃ１を含め、その単位キャパシタが２つの分割キャパシタから構成されている。
【００６６】
すなわち、キャパシタＣ０、Ｃ１は、それぞれ並列接続された２つのキャパシタＣ０ａとＣ０ｂ、Ｃ１ａとＣ１ｂから構成されている。また、キャパシタＣ２は、４つのキャパシタＣ２ａ、Ｃ２ｂ、Ｃ２ｃ、Ｃ２ｄから構成され、キャパシタＣＦは、４つのキャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄから構成されている。同様にして、キャパシタＣ３、Ｃ４、Ｃ５は、それぞれ８個、１６個、３２個の分割キャパシタから構成されている。
【００６７】
図９は、キャパシタアレイ２２のキャパシタ配置を示している。図１に示す配置と同様に一直線状に配置されており、対をなすキャパシタＣＦａとＣＦｂ、ＣＦｃとＣＦｄ、Ｃ０ａとＣ０ｂ、Ｃ１ａとＣ１ｂ、Ｃ２ａとＣ２ｂ、Ｃ２ｃとＣ２ｄ、…は、それぞれ中央線ＣＮの位置をミラー面として順にミラー反転配置されている。
【００６８】
本実施形態についても、キャパシタの上下電極間膜厚の勾配に起因する電荷分配の誤差ひいてはＡ／Ｄ変換誤差を理論的に０にすることができる。また、キャパシタアレイ２２は重み付けされたキャパシタＣ０〜Ｃ５を備えているので、例えば図２に示す３２個のスイッチＳ０〜Ｓ３１に代えて６個のスイッチＳ０〜Ｓ５で済ますことができ、その分レイアウト面積を減らすことができる。
【００６９】
（第６の実施形態）
次に、本発明と同様のキャパシタ配置を逐次比較型Ａ／Ｄ変換器に適用した第６の実施形態について図１１および図１２を参照しながら説明する。
図１２は、逐次比較型Ａ／Ｄ変換器の電気的構成を示している。このＡ／Ｄ変換器２３は、５ビットのキャパシタアレイ２４と４ビットの抵抗ラダーＤ／Ａ変換器２５とを備え、全体として９ビットの分解能を有している。図示しないが、抵抗ラダーＤ／Ａ変換器２５は、基準電圧Ｖref （例えば５Ｖ）を１６段階に分圧するための抵抗と、各分圧電圧を出力するためのスイッチとから構成されている。
【００７０】
キャパシタアレイ２４は、Ｃ、Ｃ、２Ｃ、４Ｃ、８Ｃ、１６Ｃのように２のべき乗となる容量値に重み付けされたキャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５から構成されている。図１２において、各キャパシタＣ２〜Ｃ５は、それぞれ一つの記号により表されているが、実際には容量値Ｃを持つ単位キャパシタが並列接続されて構成されている。そして、本実施形態ではキャパシタＣ０、Ｃ１を含め、その単位キャパシタが容量値Ｃ／２を有する２つの分割キャパシタから構成されている。
【００７１】
図１１は、キャパシタアレイ２４の分割キャパシタの配置の一例を示している。キャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５は、それぞれ２個、２個、４個、８個、１６個、３２個の分割キャパシタから構成されており、各キャパシタＣ０〜Ｃ５ごとに当該キャパシタを構成する分割キャパシタがキャパシタアレイ２４の中心位置ＣＰに対して共通中心形配置（コモンセントロイド配置）とされている。本実施形態では、中心位置ＣＰに近い位置から外側に向かって順にキャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５を配置しているが、共通中心形配置である限りキャパシタＣ０〜Ｃ５の配置順は問わない。
【００７２】
図１２において、キャパシタＣ０〜Ｃ５の下部電極（共通側電極）はコモンライン２６に接続されている。キャパシタＣ１〜Ｃ５の上部電極（非共通側電極）は、それぞれスイッチＳ１〜Ｓ５を介して、被変換信号が入力される信号入力端子２７、基準電圧Ｖref が入力される基準電圧端子２８またはグランド端子ＧＮＤに選択的に接続されるようになっている。また、キャパシタＣ０の上部電極は、信号入力端子２７または抵抗ラダーＤ／Ａ変換器２５の出力端子に選択的に接続されるようになっている。
【００７３】
コンパレータ２９は、上記コモンライン２６の電圧と基準電圧ＶＭ（＝Ｖref ／２）とを比較するもので、入力端子間にはスイッチＳＣが接続されている。コンパレータ２９の出力端子には、９ビットの逐次比較レジスタ３０が接続され、制御回路３１はその逐次比較レジスタ３０の値に応じてスイッチＳ０〜Ｓ５および抵抗ラダー内に設けられたスイッチを切り替えるようになっている。以上の構成にあって、抵抗ラダーＤ／Ａ変換器２５、スイッチＳ０〜Ｓ５、ＳＣおよびキャパシタＣ０〜Ｃ５によりＤ／Ａ変換器が構成されている。
【００７４】
Ａ／Ｄ変換器２３は、周知のようにコンパレータ２９の出力論理に応じて逐次比較レジスタ３０の値（ＳＡＲ値）をＭＳＢから順次決定していくもので、Ａ／Ｄ変換コードｎは、キャパシタＣ０〜Ｃ５相互の電荷再分配を利用して決定される。従って、上述した各実施形態と同様に、キャパシタＣ０〜Ｃ５相互間の相対的な容量値のずれを低減することが重要である。
【００７５】
この点について、本実施形態ではキャパシタＣ０〜Ｃ５がそれぞれ分割キャパシタから構成され、各キャパシタＣ０〜Ｃ５ごとに分割キャパシタがキャパシタアレイ２４の中心位置ＣＰに対して共通中心形配置とされているので、各キャパシタＣ０〜Ｃ５はあたかもキャパシタアレイ２４の中心位置ＣＰに形成されているのと等価となる。その結果、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、その勾配に起因する容量値の相対的なずれを理論上０にすることができ、電荷再分配時に生じる誤差ひいてはＡ／Ｄ変換誤差を低減することができる。
【００７６】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上述したキャパシタ配置を持つＤ／Ａ変換器は、巡回型Ａ／Ｄ変換器の他、パイプライン型Ａ／Ｄ変換器、直並列型Ａ／Ｄ変換器などにも適用できる。
【００７７】
各実施形態において、列状に配置された分割キャパシタの両端外側または分割キャパシタ全体の周囲にダミーキャパシタを設けると、分割キャパシタの連続性が確保され、端部または辺部に配置された分割キャパシタに容量誤差が生じにくくなる。
【００７８】
単位キャパシタを２個の分割キャパシタまたは４個の分割キャパシタから構成する他、８個、１６個、…など一般に２のべき乗個の分割キャパシタから構成するようにしても良い。また、分割キャパシタを直線状に配置する場合、３列、４列、…に配置しても良い。さらに、複数の列状に配置する場合（例えば上述した第３、第４の実施形態の場合）、共通中心形配置ではなくミラー反転配置としても良い。
【００７９】
第１ないし第５の各実施形態では、キャパシタＣＦを構成する分割キャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄなどをキャパシタアレイの中央部に配置したが、必ずしも中央部に配置する必要はない。ただし、キャパシタＣＦは変換ゲインを決定するものであり変換誤差に及ぼす影響が大きいため、実設計をする上では上下電極間膜厚の勾配以外の誤差要因が入り込むことを考え、キャパシタアレイの端部に配置するよりも中央部に配置する方が好ましい場合も考えられる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態においてキャパシタアレイのキャパシタ配置を示す図
【図２】 Ａ／Ｄ変換器の電気的構成図
【図３】 本願発明に至る過程で検討したキャパシタアレイのキャパシタ配置を示す図
【図４】 上下電極間膜厚に一定の勾配が存在する場合のＡ／Ｄ変換コードに対する変換誤差を表すシミュレーション結果を示す図
【図５】 本発明の第２の実施形態を示す図１相当図
【図６】 本発明の第３の実施形態を示す図１相当図
【図７】 図２相当図
【図８】 本発明の第４の実施形態を示す図１相当図
【図９】 本発明の第５の実施形態を示す図１相当図
【図１０】 図２相当図
【図１１】 本発明に関連する第６の実施形態を示す図１相当図
【図１２】 図２相当図
【図１３】 従来技術を示す図１相当図
【図１４】 図２相当図
【符号の説明】
６、２６はコモンライン、１１、１８、２１、２３はＡ／Ｄ変換器、１６、１７、１９、２０、２２、２４はキャパシタアレイ、Ｃ０〜Ｃ３１、ＣＦ０、ＣＦ１はキャパシタ（単位キャパシタ）、Ｃｉａ、Ｃｉｂ、Ｃｉｃ、Ｃｉｄ（ｉ＝０、１、…、３０、３１）、ＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄ、ＣＦｅ、ＣＦｆ、ＣＦｇ、ＣＦｈはキャパシタ（分割キャパシタ）である。
【発明の属する技術分野】
本発明は、キャパシタアレイを備えたＤ／Ａ変換器および当該Ｄ／Ａ変換器を用いたＡ／Ｄ変換器に関する。
【０００２】
【従来の技術】
ＣＭＯＳプロセスにより製造された半導体集積回路装置（ＩＣ）にあっては、一般的に、キャパシタアレイの電荷分配の原理を利用したＤ／Ａ変換器やＡ／Ｄ変換器が用いられている。例えば、特許文献１には、マルチプライングＤ／Ａ変換器を用いた３ステップ巡回型Ａ／Ｄ変換器が記載されており、非特許文献１には、マルチプライングＤ／Ａ変換器を用いた２ステップ巡回型Ａ／Ｄ変換器が記載されている。
【０００３】
【特許文献１】
特開２００１−５３６１０号公報
【０００４】
【非特許文献１】
Ｇ．Ｃ．アーン（G.C.Ahn ）、他４名、「１２−ｂ，１０−ＭＨｚ，２５０ｍＷ ＣＭＯＳ Ａ／Ｄコンバータ（A 12-b,10-MHz,250-mW CMOS A/D Converter ）」、ＩＥＥＥジャーナル・オブ・ソリッドステート・サーキット（IEEE JOURNAL OF SOLID-STATE CIRCUITS）、１９９６年１２月、第３１巻、第１２号、ｐ．２０３０−２０３５
【０００５】
【発明が解決しようとする課題】
図１４は、非特許文献１に記載されているものと類似したマルチプライングＤ／Ａ変換器を用いた２ステップ巡回型Ａ／Ｄ変換器の電気的構成を示している。このＡ／Ｄ変換器１は、５ビットのＡ／Ｄ変換回路２、キャパシタＣ０、Ｃ１、…、Ｃ３１およびキャパシタＣＦからなるキャパシタアレイ３、各キャパシタＣ０、Ｃ１、…、Ｃ３１、ＣＦに対してそれぞれ設けられたスイッチＳ０、Ｓ１、…、Ｓ３１、ＳＦ、オペアンプ４、スイッチＳ３２および加算器５から構成されている。
【０００６】
キャパシタＣ０〜Ｃ３１の容量値はＣ、キャパシタＣＦの容量値は２Ｃに設定されており、キャパシタＣＦは、実際のチップ上では容量値Ｃを持つ２つのキャパシタＣＦ０、ＣＦ１が並列接続された構成となっている。Ａ／Ｄ変換回路２は、５ビットのＡ／Ｄ変換を２回行い、加算器５は、２回のＡ／Ｄ変換コードｎ１、ｎ２を１ビット重ねて加算することにより９ビットの変換結果を得るようになっている。
【０００７】
図１３は、キャパシタアレイ３を構成するキャパシタＣ０〜Ｃ３１、ＣＦおよびスイッチＳ０〜Ｓ３１、ＳＦの配置の一例を示している。こうした直線配置によれば、各キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の共通側電極が接続されるコモンライン６を、例えば各キャパシタＣ０〜Ｃ３１とそれぞれのスイッチＳ０〜Ｓ３１とを接続している配線など他の配線と隣接または交差しないように容易にレイアウトでき、コモンライン６とこうした配線間の寄生容量に起因する変換精度の悪化を低減することができる。
【０００８】
一方、キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の構造としては、例えば２層ポリシリコンを上下電極としてＳｉＯ２を挟んだ構造のものや、多層ＡＬ配線層のうちの隣接する２層を上下電極として層間膜を挟んだ構造のものなどが用いられている。こうした構造において、キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の容量は、ＳｉＯ２やＡＬ配線間の層間膜の厚さに反比例する。しかし、一般的にこうした膜厚がチップ面内で完全に均一になるように製造することは難しく、しばしばチップ面内で勾配が生じる。このため、チップ面内に同一形状でレイアウトされているキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１であってもその位置によって容量が異なることとなる。
【０００９】
特に図１３に示すような直線状の配列とすると、必然的にキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１の配列が長くなるため、こうした面内膜厚の勾配の影響をより受け易くなり、その結果Ｄ／Ａ変換器ひいてはＡ／Ｄ変換器１の非直線性誤差や微分非直線性誤差が悪化してしまう。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、上下電極間膜厚のチップ面内勾配が存在しても高い変換精度が得られるＤ／Ａ変換器および当該Ｄ／Ａ変換器を用いたＡ／Ｄ変換器を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載した手段によれば、マルチプライングＤ／Ａ変換器を構成でき、電荷分配に寄与する各単位キャパシタは、互いに等しいレイアウト形状を有し且つ並列接続された２のべき乗個の分割キャパシタから構成されている。そして、これら分割キャパシタは直線状（一列状または複数列状）に配置されているとともに、各単位キャパシタごとに当該単位キャパシタを構成する各分割キャパシタがキャパシタアレイの中央位置をミラー面としてミラー反転配置とされている。
【００１２】
この配置によれば、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合、個々の分割キャパシタの容量にはずれが生じるが、ミラー反転配置とされた一対の分割キャパシタ同士では容量のずれが逆方向に生じ、ずれが相殺される。その結果、２のべき乗個の分割キャパシタが並列接続されてなる単位キャパシタの容量は、当該単位キャパシタがキャパシタアレイの中央位置に位置しているとした場合の容量に等しくなる。
【００１３】
すなわち、全ての単位キャパシタがあたかも同一位置（キャパシタアレイの中央位置）に形成されているのと等価となるため、上下電極間膜厚のチップ面内勾配の存在による各単位キャパシタ間の相対的な容量のずれを低減できる。これにより、各単位キャパシタの接続状態が切り替えられても、単位キャパシタの容量誤差に起因する変換誤差の発生を抑制することができる。また、上下電極間膜厚の勾配が一定でない場合であっても、その勾配の一次近似分については補償できるため、従来の構成に対し、単位キャパシタ相互の相対的容量誤差ひいては変換誤差を低減することができる。
【００１４】
請求項２に記載した手段によれば、マルチプライングＤ／Ａ変換器を構成でき、各単位キャパシタは、互いに等しいレイアウト形状を有し且つ並列接続された２のべき乗個の分割キャパシタから構成されている。そして、これら分割キャパシタは複数列に配置されているとともに、各単位キャパシタごとに当該単位キャパシタを構成する各分割キャパシタがキャパシタアレイの中心位置に対して共通中心形配置（コモンセントロイド配置）とされている。
【００１５】
この配置によれば、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合、個々の分割キャパシタの容量にはずれが生じるが、共通中心形配置とされた分割キャパシタ同士では容量のずれが相殺される。その結果、２のべき乗個の分割キャパシタが並列接続されてなる単位キャパシタの容量は、当該単位キャパシタがキャパシタアレイの中心位置に位置しているとした場合の容量に等しくなる。
【００１６】
すなわち、請求項１記載の手段と同様に、全ての単位キャパシタがあたかも同一位置（キャパシタアレイの中心位置）に形成されているのと等価となるため、上下電極間膜厚のチップ面内勾配の存在による各単位キャパシタ間の相対的な容量のずれを低減でき、以て単位キャパシタの容量誤差に起因する変換誤差を低減することができる。
【００１７】
請求項３に記載した手段によれば、分割キャパシタは、その共通側電極が接続される１本のコモンラインの両側に沿って２列に配置されているので、各分割キャパシタとコモンラインとの配線長を短くでき、当該配線部分における容量成分の付加を極力防止することができる。また、１列に配置する場合に比べて分割キャパシタ全体の配列長が短くなるため、例えばエッチングの不均一による容量のばらつきなどの影響も小さくなると考えられる。
【００１８】
請求項４に記載した手段によれば、列状に配置された一群の分割キャパシタの両端にダミーキャパシタが配置されているので、両端部に配置された分割キャパシタの連続性が確保され、端部に配置されたことによる容量誤差が生じにくくなる。
【００１９】
請求項５に記載した手段のように、キャパシタアレイは重み付けがなされた構成であってもよい。
さらに、請求項６に記載した手段によれば、上述したＤ／Ａ変換器を利用して高精度のＡ／Ｄ変換器を得ることができる。
【００２０】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を２ステップ巡回型Ａ／Ｄ変換器に適用した第１の実施形態について図１ないし図４を参照しながら説明する。
図２は、半導体集積回路装置（ＣＭＯＳＩＣ）として製造された２ステップ巡回型Ａ／Ｄ変換器１１の電気的構成を示すもので、図１４と同一構成部分には同一符号を付している。５ビットの分解能を有する並列型（フラッシュ型）のＡ／Ｄ変換回路２の入力端子は、スイッチＳ３２を介して、被変換信号が入力される信号入力端子１２またはオペアンプ４の出力端子の何れかに選択的に接続されるようになっている。また、Ａ／Ｄ変換回路２の高電位側、低電位側の各基準電圧入力端子は、それぞれ基準電圧Ｖref が入力される基準電圧端子１３およびグランド端子ＧＮＤに接続されている。ここで、基準電圧Ｖref は例えば５Ｖに設定され、オペアンプ４は５Ｖの単一電源で動作するようになっている。
【００２１】
Ａ／Ｄ変換回路２において、基準電圧入力端子間には抵抗Ｒ０〜Ｒ３１が直列に接続されており、抵抗Ｒ０とＲ１、抵抗Ｒ１とＲ２、…、抵抗Ｒ３０とＲ３１の各共通接続点は、それぞれコンパレータＣＭＰ１、ＣＭＰ２、…、ＣＭＰ３１の反転入力端子に接続されている。また、コンパレータＣＭＰ１〜ＣＭＰ３１の非反転入力端子はＡ／Ｄ変換回路２の入力端子に接続されている。
【００２２】
コンパレータＣＭＰ１〜ＣＭＰ３１から出力されるハイレベルまたはロウレベルの出力信号はラッチ回路１４に入力される。このラッチ回路１４は、図示しないラッチ信号がハイレベルになると、その時のコンパレータＣＭＰ１〜ＣＭＰ３１の出力信号を保持して、その保持した出力信号をエンコーダ１５に出力するようになっている。そして、エンコーダ１５では、ラッチ回路１４からの信号に基づいて「０００００」から「１１１１１」までの５ビットのＡ／Ｄ変換コードを生成して出力する。このＡ／Ｄ変換コードは、後述するように加算器５において加算されるようになっている。
【００２３】
さて、キャパシタアレイ１６は、容量値Ｃを持つキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１（単位キャパシタに相当）から構成されている。キャパシタＣＦ０とＣＦ１は、容量値２Ｃを有するキャパシタＣＦの構成要素である。そして、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）は、それぞれ並列接続された２つのキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）から構成されており、キャパシタＣＦ０、ＣＦ１は、それぞれ並列接続された２つのキャパシタＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成されている。
【００２４】
これらのキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄは、本発明でいう分割キャパシタに相当し、２層ポリシリコンを上下電極としてＳｉＯ２を挟んだ構造または多層ＡＬ配線層のうちの隣接する２層を上下電極として層間膜を挟んだ構造を備えている。これらは全て同じレイアウト形状であって、Ｃ／２なる容量値を有している（正確には後述するように上下電極間の膜厚勾配によりＣ／２からずれる場合がある）。
【００２５】
キャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）の下部電極（共通側電極）は、それぞれコモンライン６に接続されている。一方、並列接続されたキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）の上部電極（非共通側電極）は、それぞれスイッチＳｉ（ｉ＝０、１、…、３０、３１）を介して、Ａ／Ｄ変換回路２の入力端子（すなわち信号入力端子１２またはオペアンプ４の出力端子）、基準電圧端子１３またはグランド端子ＧＮＤに選択的に接続されるようになっている。
【００２６】
オペアンプ４の非反転入力端子、反転入力端子は、それぞれグランド端子ＧＮＤ、コモンライン６に接続されている。オペアンプ４の反転入力端子と出力端子（変換出力端子に相当）との間には、スイッチＳＦとキャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄとが並列に接続されている。これらスイッチＳ０〜Ｓ３１、ＳＦ、キャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１およびオペアンプ４により、マルチプライングＤ／Ａ変換器が構成されている。なお、以上述べたスイッチＳ０〜Ｓ３２、ＳＦは、例えばアナログスイッチから構成されており、図示しない制御回路によって切り替えられるようになっている。また、当該制御回路は、上記ラッチ信号も出力するようになっている。
【００２７】
図１は、キャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄ、およびスイッチＳ０〜Ｓ３１、ＳＦのチップ面内配置を示している。分割キャパシタであるキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄは、コモンライン６に沿って一直線状に配置されている。そして、対をなすキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、およびＣＦｃとＣＦｄは、それぞれキャパシタアレイ１６が配置される直線状領域の中央線ＣＮ（図１において一点鎖線で示す）の位置をミラー面としてミラー反転配置されている。
【００２８】
具体的には、中央線ＣＮを挟んで両側にキャパシタＣＦａとＣＦｂが配置され、その両外側にキャパシタＣＦｃとＣＦｄが配置され、さらにその両外側にキャパシタＣ０ａとＣ０ｂ、Ｃ１ａとＣ１ｂ、…、Ｃ３１ａとＣ３１ｂが順に配置されている。なお、スイッチＳ０〜Ｓ３１は、それぞれキャパシタＣ０ｂ〜Ｃ３１ｂに隣接してコモンライン６とは反対側に配置されており、スイッチＳＦは、中央線ＣＮ上であってコモンライン６とは反対側に配置されている。
【００２９】
次に、本実施形態の作用について図３および図４も参照しながら説明する。
まず、Ａ／Ｄ変換器１１の動作について説明する。Ａ／Ｄ変換動作の開始前に、加算器５が０にクリアされる。Ａ／Ｄ変換スタート信号が入力されると、スイッチＳ３２が信号入力端子１２側に切り替えられ、Ａ／Ｄ変換回路２は入力信号電圧Ｖinを変換入力電圧として１回目（１ステップ目）のＡ／Ｄ変換を開始する。このＡ／Ｄ変換回路２において、コンパレータＣＭＰ１〜ＣＭＰ３１の出力信号が整定すると、ラッチ信号によりその変換結果がラッチ回路１４に保持される。そして、エンコーダ１５から出力された５ビットのＡ／Ｄ変換コードｎ１が加算器５において加算される。
【００３０】
上記変換動作と並行して、スイッチＳＦがオンに設定され、スイッチＳ０〜Ｓ３１はＡ／Ｄ変換回路２の入力端子（以下、サンプリング側と称す）に切り替えられる。これにより、キャパシタＣ０（Ｃ０ａ、Ｃ０ｂ）〜Ｃ３１（Ｃ３１ａ、Ｃ３１ｂ）の下部電極はグランド端子ＧＮＤと同電位となり、上部電極はスイッチＳ３２を介して信号入力端子１２に接続される。その結果、キャパシタＣ０（Ｃ０ａ、Ｃ０ｂ）〜Ｃ３１（Ｃ３１ａ、Ｃ３１ｂ）は入力信号電圧Ｖinで充電（電荷設定）される。また、キャパシタＣＦ（ＣＦａ〜ＣＦｄ）の電荷は０に初期化される。
【００３１】
１回目のＡ／Ｄ変換コードｎ１がラッチされると、スイッチＳＦがオフにされ、このスイッチＳＦが完全にオフになった後に、スイッチＳ０〜Ｓ３１がサンプリング側から基準電圧端子１３側（以下、基準電圧側と称す）またはグランド端子ＧＮＤ側（以下、グランド側と称す）に切り替えられ、マルチプライングＤ／Ａ変換動作が行われる。
【００３２】
このスイッチＳ０〜Ｓ３１の切り替えは、１回目のＡ／Ｄ変換コードｎ１に基づいて行われる。例えば、Ａ／Ｄ変換コードｎ１が「０００００」の場合にはスイッチＳ０〜Ｓ３１は全てグランド側に切り替えられ、Ａ／Ｄ変換コードｎ１が「００００１」の場合にはスイッチＳ０〜Ｓ３１のうち１つだけ（例えばスイッチＳ０）が基準電圧側に切り替えられそれ以外（スイッチＳ１〜Ｓ３１）がグランド側に切り替えられる。また、Ａ／Ｄ変換コードｎ１が「１１１１１」の場合にはスイッチＳ０〜Ｓ３１は全て基準電圧側に切り替えられる。その他のＡ／Ｄ変換コードについても同様となる。
【００３３】
このスイッチＳ０〜Ｓ３１の切り替え前後においてコモンライン６の電荷は保存されるので、切り替え後、オペアンプ４はコモンライン６（オペアンプ４の反転入力端子）の電圧が０ＶとなるようにキャパシタＣＦ（ＣＦａ〜ＣＦｄ）を介してフィードバック制御を行う。その結果、キャパシタＣ０〜Ｃ３１とキャパシタＣＦとの間で電荷再分配が行われる。この場合の電荷保存の関係式は、オペアンプ４の出力電圧をＶout として、以下の（１）式に示すようになる。
【００３４】
【数１】
この（１）式を出力電圧Ｖout について整理すると、マルチプライングＤ／Ａ変換により得られる出力電圧Ｖout は、以下の（２）式のようになる。
【００３６】
【数２】
すなわち、オペアンプ４の出力電圧Ｖout は、入力信号電圧Ｖinから１回目のＡ／Ｄ変換コードｎ１に対応したＤ／Ａ変換電圧を減じた電圧に、キャパシタＣ０〜Ｃ３１の容量値ＣおよびキャパシタＣＦの容量値２Ｃにより定まる値（＝１６）を乗じた残余電圧ＶRES となる。ここで、キャパシタＣＦは、マルチプライングＤ／Ａ変換の変換ゲインを決定している。なお、上記（２）式は、容量値Ｃｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄを用いて、次の（３）式のように表すことができる。
【００３８】
【数３】
電荷再分配が終了し（２）式、(３)式に示すオペアンプ４の出力電圧Ｖout が安定した時点で、Ａ／Ｄ変換回路２が上記残余電圧ＶRES に対し第２回目（２ステップ目）の５ビットＡ／Ｄ変換を開始し、変換終了後その２回目のＡ／Ｄ変換コードｎ２がラッチ回路１４に保持される。そして、加算器５は、Ａ／Ｄ変換コードｎ２（２進数）をＡ／Ｄ変換コードｎ１（２進数）と１ビットオーバーラップするようにして加算し、グランド電位（０Ｖ）からＶref 電位を被変換入力電圧範囲とする９ビットのＡ／Ｄ変換コードｎを得る。
【００４０】
残余電圧ＶRES を示す（２）式において、基準電圧Ｖref の係数ｇ２は容量値Ｃｉ（ｉ＝０、１、…）の加算項同士の比により表され、変換ゲインｇ１は容量値Ｃｉ（ｉ＝０、１、…、３０、３１）の加算項と容量値ＣＦとの比により表される。従って、変換誤差の原因となる残余電圧ＶRES の誤差は、容量値Ｃｉ（ｉ＝０、１、…、３０、３１）、ＣＦの各相互間の相対的なずれを低減することにより改善できることが分かる。
【００４１】
しかし、チップ面内においてキャパシタを構成する２層ポリシリコン層のＳｉＯ２やＡＬ配線間の膜厚を完全に均一に製造することは難しく、チップ面内に生じる上下電極間の膜厚勾配によりキャパシタＣ０〜Ｃ３１、ＣＦの容量値にずれが生じる。そこで、本願発明者は、上下電極間の膜厚勾配により生じるＡ／Ｄ変換誤差を低減するため、図３に示すキャパシタ配置を考案し検討した。
【００４２】
このキャパシタ配置は、一直線上の中央位置にキャパシタＣＦ０、ＣＦ１を配置し、その一方の側にキャパシタＣ１、Ｃ３、…、Ｃ３１を順に配置するとともに他方の側にキャパシタＣ０、Ｃ２、…、Ｃ３０を順に配置するものである。つまり、キャパシタＣ０〜Ｃ３１がキャパシタＣＦ０、ＣＦ１を挟んで交互配置とされている。そして、Ａ／Ｄ変換回路２の１回目のＡ／Ｄ変換コードｎ１に応じて、キャパシタＣ０に対応するスイッチＳ０からキャパシタＣ（n1-1）に対応するスイッチＳ（n1-1）までを基準電圧側に切り替えるようになっている。
【００４３】
図４は、上下電極間膜厚に一定の勾配が存在する場合のＡ／Ｄ変換コードｎに対する変換誤差を示すシミュレーション結果である。この図４において、▲１▼で示す特性が図１３に示す従来のキャパシタ配置によるもので、▲２▼で示す特性が図３に示すキャパシタ配置によるものである。すなわち、キャパシタＣ０、…、Ｃ１６、ＣＦ０、ＣＦ１、Ｃ１７、…、Ｃ３１の順に並ぶ従来の配置（図１３）では、Ａ／Ｄ変換コードｎの中央付近において８ＬＳＢを超える変換誤差が生じているのに対し、交互配置（図３）では１ＬＳＢ程度の変換誤差に止まっている。
【００４４】
しかしながら、図３に示す配置としても変換誤差を０にすることはできず、変換誤差は、Ａ／Ｄ変換コードｎの増大にともなって増減（凹凸）を繰り返しながら全体として徐々に増加する傾向を示している。そこで、本願発明者は、図４の▲２▼に示すような変換誤差特性となる原因について検討し、以下のような原因を見出した。
【００４５】
すなわち、図４において全変換コード中に３２個の増減（凹凸）が現れている。これは１回目のＡ／Ｄ変換コードｎ１によるキャパシタアレイ１６での電荷再分配の誤差に基づくものである。そして、Ａ／Ｄ変換コードｎ１が１増加するごとに、電荷再分配時における上部電極の接続状態が（それまでの）グランド側から基準電圧側に変化するキャパシタは、Ｃ０、Ｃ１、Ｃ２、…、Ｃ３１の順に変わっていく。つまり、図３に示すキャパシタ配置では、Ａ／Ｄ変換コードｎ１が大きくなるほど、そのＡ／Ｄ変換コードｎ１に応じて電荷再分配時に新たに基準電圧側に接続されるようになるキャパシタ相互の距離が長くなり（例えば、キャパシタＣ０とＣ１との距離＜キャパシタＣ３０とＣ３１との距離）、上記膜厚勾配による影響が大きく現れる。
【００４６】
これに対し、本願発明についての図１に示すキャパシタ配置では、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１がそれぞれ一対のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成されており、それぞれ中央線ＣＮに対しミラー反転配置とされているので、各対を構成するキャパシタの容量値は、中央線ＣＮの位置での容量値を基準として互いに逆方向に等しい量だけずれることになる。
【００４７】
その結果、２個のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄがそれぞれ並列接続されてなるキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１では、上記逆方向に生じるずれが相殺される。すなわち、全てのキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１があたかもキャパシタアレイ１６の中央線ＣＮ上に形成されているのと等価となる。
【００４８】
この配置を採用した場合の変換誤差のシミュレーション結果は、図４の▲３▼で示す特性となる。すなわち、キャパシタアレイ１６における上下電極間膜厚の勾配が一定の場合（膜厚が一定割合で変化する場合）には、この膜厚勾配による電荷分配の誤差ひいてはＡ／Ｄ変換誤差を理論的に０にすることができる。
【００４９】
以上説明したように、本実施形態の２ステップ巡回型Ａ／Ｄ変換器１１内のマルチプライングＤ／Ａ変換器は、そのキャパシタアレイ１６の構成に特徴を有している。すなわち、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１を、それぞれ互いに等しいレイアウト形状を有する２個のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成し、これらキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａ〜ＣＦｄを直線状に配置するとともに、それぞれ中央線ＣＮに対しミラー反転配置とした。
【００５０】
このキャパシタ配置によれば、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、その勾配に起因するキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１相互間の相対的なずれを理論上０にすることができる。その結果、１回目のＡ／Ｄ変換コードｎ１に応じて各キャパシタＣｉ（ｉ＝０、１、…、３０、３１）の上部電極が基準電圧側、グランド側の何れに接続されたとしても、その電荷再分配の過程において理論上誤差が発生しない。この電荷再分配時に生じる誤差は、２ステップ目の変換後における最終的なＡ／Ｄ変換誤差に大きく影響するため、従来構成に対しＡ／Ｄ変換精度を高めることができる。
【００５１】
また、本実施形態では、上下電極間膜厚の勾配が一定の場合について考察したが、膜厚勾配が一定でない場合であっても、その勾配の一次近似分については補償できるため、従来の構成に対し、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１の相対的容量誤差ひいてはＡ／Ｄ変換誤差を低減することができる。
【００５２】
（第２の実施形態）
次に、本発明の第２の実施形態について、キャパシタアレイのキャパシタ配置を示す図５を参照しながら説明する。
本実施形態のＡ／Ｄ変換器は、第１の実施形態と同じ電気的構成（図２参照）を備えているが、キャパシタアレイのキャパシタ配置が異なっている。具体的には図５に示すように、中央線ＣＮを挟んで配置されたキャパシタＣＦａとＣＦｃ、ＣＦｂとＣＦｄの両外側に、キャパシタＣ３１ａとＣ３１ｂ、Ｃ３０ａとＣ３０ｂ、…、Ｃ１ａとＣ１ｂが順に配置されている。すなわち、キャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）の配置が図１とは逆の順序となっている。
【００５３】
このキャパシタ配置によれば、１回目のＡ／Ｄ変換コードｎ１が１増加するごとに、電荷再分配時における上部電極の接続状態が（それまでの）グランド側から基準電圧側に変化するキャパシタは、Ｃ０、Ｃ１、Ｃ２、…、Ｃ３１の順、つまり上記直線状配列の両外側に配置されたキャパシタから中央側に配置されたキャパシタへと順に変わっていくことになる。しかし、本実施形態のキャパシタ配置によっても、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１相互間の相対的なずれを理論上０にすることができる点においては第１の実施形態と何ら変わりはなく、第１の実施形態と同様の作用、効果を得ることができる。
【００５４】
（第３の実施形態）
次に、本発明の第３の実施形態について図６、図７を参照しながら説明する。
図７は、２ステップ巡回型Ａ／Ｄ変換器１８の電気的構成を示すもので、図２と同一構成部分には同一符号を付している。キャパシタアレイ１９は、図２と同様に、容量値Ｃを持つキャパシタＣ０〜Ｃ３１、ＣＦ０、ＣＦ１から構成されており、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）は、それぞれ並列接続された２つのキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）から構成され、キャパシタＣＦ０、ＣＦ１は、それぞれ並列接続された２つのキャパシタＣＦａとＣＦｂ、ＣＦｃとＣＦｄから構成されている。
【００５５】
そして、本実施形態では、第１の実施形態とは異なり、キャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｄ、ＣＦｂとＣＦｃに対し、それぞれスイッチＳｉａ、Ｓｉｂ（ｉ＝０、１、…、３０、３１）、ＳＦａ、ＳＦｂが設けられている。スイッチＳｉａとＳｉｂは、ともに第１の実施形態で説明したスイッチＳｉと同様に切り替えられ、スイッチＳＦａとＳＦｂも、ともに第１の実施形態で説明したスイッチＳＦと同様に切り替えられる。
【００５６】
図６は、キャパシタアレイ１９のキャパシタ配置を示している。キャパシタは、その下部電極（共通側電極）が接続されるコモンライン６の両側に沿って２列に配置されている。具体的には、コモンライン６により隔てられた一方の側には、中央線ＣＮを挟んで両側にキャパシタＣＦａとＣＦｄが配置され、その両外側にキャパシタＣ０ａとＣ１ｂ、Ｃ２ａとＣ３ｂ、…、Ｃ３０ａとＣ３１ｂが順に配置されている。また、コモンライン６により隔てられた他方の側には、中央線ＣＮを挟んで両側にキャパシタＣＦｃとＣＦｂが配置され、その両外側にキャパシタＣ１ａとＣ０ｂ、Ｃ３ａとＣ２ｂ、…、Ｃ３１ａとＣ３０ｂが順に配置されている。
【００５７】
このように配置すると、キャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄが、それぞれキャパシタアレイ１９の中心位置ＣＰ（コモンライン６と中央線ＣＮとの交点）に対して共通中心形配置（コモンセントロイド配置）となる。また、スイッチＳｉａ、Ｓｉｂ（ｉ＝０、１、…、３０、３１）、ＳＦａ、ＳＦｂは、それぞれキャパシタＣｉａ、Ｃｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｄ、ＣＦｃとＣＦｂに隣接して配置されている。
【００５８】
このような共通中心形配置にすると、チップ面におけるキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、対をなすキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄの各容量値は、中心位置ＣＰの位置での容量値を基準として互いに逆方向に等しい量だけずれることになる。
【００５９】
その結果、２個のキャパシタＣｉａとＣｉｂ（ｉ＝０、１、…、３０、３１）、ＣＦａとＣＦｂ、ＣＦｃとＣＦｄがそれぞれ並列接続されてなるキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１では、上記逆方向に生じるずれが相殺される。すなわち、全てのキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１があたかもキャパシタアレイ１９の中心位置ＣＰに形成されているのと等価となり、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、その勾配に起因するキャパシタＣｉ（ｉ＝０、１、…、３０、３１）、ＣＦ０、ＣＦ１相互間の相対的なずれを理論上０にすることができ、電荷再分配時に生じる誤差ひいてはＡ／Ｄ変換誤差を低減することができる。
【００６０】
また、キャパシタをコモンライン６の両側に沿って２列に配置にすると、１列に配置する場合に比べてキャパシタ全体の配列長が短くなるため、例えばエッチングの不均一による容量のばらつきが全体として小さくなるなどの効果を期待できる。また、各キャパシタとコモンライン６との配線長を短くでき、当該配線部分における容量成分の付加を極力防止することができる。さらに、コモンライン６を隔てて配置されるキャパシタごとにスイッチを設けたので、キャパシタとスイッチとの間の配線を簡素化できる。
【００６１】
（第４の実施形態）
次に、本発明の第４の実施形態について、キャパシタアレイのキャパシタ配置を示す図８を参照しながら説明する。
本実施形態のＡ／Ｄ変換器に設けられたキャパシタアレイ２０は、第３の実施形態と同様のキャパシタ配置を有しているが、単位キャパシタを４つ（２の２乗）の分割キャパシタから構成した点において異なっている。
【００６２】
すなわち、キャパシタＣｉ（ｉ＝０、１、…、３０、３１）は、それぞれ並列接続された４つのキャパシタＣｉａ、Ｃｉｂ、Ｃｉｃ、Ｃｉｄ（ｉ＝０、１、…、３０、３１）から構成され、キャパシタＣＦ０は、並列接続された４つのキャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄから構成され、キャパシタＣＦ１は、並列接続された４つのキャパシタＣＦｅ、ＣＦｆ、ＣＦｇ、ＣＦｈから構成されている。
【００６３】
キャパシタＣｉａ、Ｃｉｂ、Ｃｉｃ、Ｃｉｄ（ｉ＝０、１、…、３０、３１）には、それぞれスイッチＳｉａ、Ｓｉｂ、Ｓｉｃ、Ｓｉｄ（ｉ＝０、１、…、３０、３１）が設けられている。また、キャパシタＣＦａ〜ＣＦｈのうち隣接して配置されるキャパシタＣＦａ、ＣＦｄ、ＣＦｅ、ＣＦｈには共通に一つのスイッチＳＦａが設けられ、キャパシタＣＦｂ、ＣＦｃ、ＣＦｆ、ＣＦｇには共通に一つのスイッチＳＦｂが設けられている。
【００６４】
各キャパシタは、図８に示すようにコモンラインの両側に沿って２列配置とされ、キャパシタアレイ２０の中心位置ＣＰに対して共通中心形配置（コモンセントロイド配置）とされている。本実施形態のキャパシタ配置によっても、第３の実施形態で説明したのと同様の作用、効果が得られる。
【００６５】
（第５の実施形態）
次に、本発明の第５の実施形態について図９、図１０を参照しながら説明する。
図１０は、２ステップ巡回型Ａ／Ｄ変換器２１の電気的構成を示すもので、図２と同一構成部分には同一符号を付している。キャパシタアレイ２２は、Ｃ、Ｃ、２Ｃ、４Ｃ、８Ｃ、１６Ｃのように２のべき乗となる容量値に重み付けされたキャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５と、２Ｃの容量値を持つキャパシタＣＦとから構成されている。図１０において、各キャパシタＣ２〜Ｃ５、ＣＦはそれぞれ一つの記号により表されているが、実際には容量値Ｃを持つ単位キャパシタが並列接続されて構成されている。そして、本実施形態ではキャパシタＣ０、Ｃ１を含め、その単位キャパシタが２つの分割キャパシタから構成されている。
【００６６】
すなわち、キャパシタＣ０、Ｃ１は、それぞれ並列接続された２つのキャパシタＣ０ａとＣ０ｂ、Ｃ１ａとＣ１ｂから構成されている。また、キャパシタＣ２は、４つのキャパシタＣ２ａ、Ｃ２ｂ、Ｃ２ｃ、Ｃ２ｄから構成され、キャパシタＣＦは、４つのキャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄから構成されている。同様にして、キャパシタＣ３、Ｃ４、Ｃ５は、それぞれ８個、１６個、３２個の分割キャパシタから構成されている。
【００６７】
図９は、キャパシタアレイ２２のキャパシタ配置を示している。図１に示す配置と同様に一直線状に配置されており、対をなすキャパシタＣＦａとＣＦｂ、ＣＦｃとＣＦｄ、Ｃ０ａとＣ０ｂ、Ｃ１ａとＣ１ｂ、Ｃ２ａとＣ２ｂ、Ｃ２ｃとＣ２ｄ、…は、それぞれ中央線ＣＮの位置をミラー面として順にミラー反転配置されている。
【００６８】
本実施形態についても、キャパシタの上下電極間膜厚の勾配に起因する電荷分配の誤差ひいてはＡ／Ｄ変換誤差を理論的に０にすることができる。また、キャパシタアレイ２２は重み付けされたキャパシタＣ０〜Ｃ５を備えているので、例えば図２に示す３２個のスイッチＳ０〜Ｓ３１に代えて６個のスイッチＳ０〜Ｓ５で済ますことができ、その分レイアウト面積を減らすことができる。
【００６９】
（第６の実施形態）
次に、本発明と同様のキャパシタ配置を逐次比較型Ａ／Ｄ変換器に適用した第６の実施形態について図１１および図１２を参照しながら説明する。
図１２は、逐次比較型Ａ／Ｄ変換器の電気的構成を示している。このＡ／Ｄ変換器２３は、５ビットのキャパシタアレイ２４と４ビットの抵抗ラダーＤ／Ａ変換器２５とを備え、全体として９ビットの分解能を有している。図示しないが、抵抗ラダーＤ／Ａ変換器２５は、基準電圧Ｖref （例えば５Ｖ）を１６段階に分圧するための抵抗と、各分圧電圧を出力するためのスイッチとから構成されている。
【００７０】
キャパシタアレイ２４は、Ｃ、Ｃ、２Ｃ、４Ｃ、８Ｃ、１６Ｃのように２のべき乗となる容量値に重み付けされたキャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５から構成されている。図１２において、各キャパシタＣ２〜Ｃ５は、それぞれ一つの記号により表されているが、実際には容量値Ｃを持つ単位キャパシタが並列接続されて構成されている。そして、本実施形態ではキャパシタＣ０、Ｃ１を含め、その単位キャパシタが容量値Ｃ／２を有する２つの分割キャパシタから構成されている。
【００７１】
図１１は、キャパシタアレイ２４の分割キャパシタの配置の一例を示している。キャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５は、それぞれ２個、２個、４個、８個、１６個、３２個の分割キャパシタから構成されており、各キャパシタＣ０〜Ｃ５ごとに当該キャパシタを構成する分割キャパシタがキャパシタアレイ２４の中心位置ＣＰに対して共通中心形配置（コモンセントロイド配置）とされている。本実施形態では、中心位置ＣＰに近い位置から外側に向かって順にキャパシタＣ０、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５を配置しているが、共通中心形配置である限りキャパシタＣ０〜Ｃ５の配置順は問わない。
【００７２】
図１２において、キャパシタＣ０〜Ｃ５の下部電極（共通側電極）はコモンライン２６に接続されている。キャパシタＣ１〜Ｃ５の上部電極（非共通側電極）は、それぞれスイッチＳ１〜Ｓ５を介して、被変換信号が入力される信号入力端子２７、基準電圧Ｖref が入力される基準電圧端子２８またはグランド端子ＧＮＤに選択的に接続されるようになっている。また、キャパシタＣ０の上部電極は、信号入力端子２７または抵抗ラダーＤ／Ａ変換器２５の出力端子に選択的に接続されるようになっている。
【００７３】
コンパレータ２９は、上記コモンライン２６の電圧と基準電圧ＶＭ（＝Ｖref ／２）とを比較するもので、入力端子間にはスイッチＳＣが接続されている。コンパレータ２９の出力端子には、９ビットの逐次比較レジスタ３０が接続され、制御回路３１はその逐次比較レジスタ３０の値に応じてスイッチＳ０〜Ｓ５および抵抗ラダー内に設けられたスイッチを切り替えるようになっている。以上の構成にあって、抵抗ラダーＤ／Ａ変換器２５、スイッチＳ０〜Ｓ５、ＳＣおよびキャパシタＣ０〜Ｃ５によりＤ／Ａ変換器が構成されている。
【００７４】
Ａ／Ｄ変換器２３は、周知のようにコンパレータ２９の出力論理に応じて逐次比較レジスタ３０の値（ＳＡＲ値）をＭＳＢから順次決定していくもので、Ａ／Ｄ変換コードｎは、キャパシタＣ０〜Ｃ５相互の電荷再分配を利用して決定される。従って、上述した各実施形態と同様に、キャパシタＣ０〜Ｃ５相互間の相対的な容量値のずれを低減することが重要である。
【００７５】
この点について、本実施形態ではキャパシタＣ０〜Ｃ５がそれぞれ分割キャパシタから構成され、各キャパシタＣ０〜Ｃ５ごとに分割キャパシタがキャパシタアレイ２４の中心位置ＣＰに対して共通中心形配置とされているので、各キャパシタＣ０〜Ｃ５はあたかもキャパシタアレイ２４の中心位置ＣＰに形成されているのと等価となる。その結果、チップ面内においてキャパシタの上下電極間膜厚に一定の勾配が存在する場合に、その勾配に起因する容量値の相対的なずれを理論上０にすることができ、電荷再分配時に生じる誤差ひいてはＡ／Ｄ変換誤差を低減することができる。
【００７６】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上述したキャパシタ配置を持つＤ／Ａ変換器は、巡回型Ａ／Ｄ変換器の他、パイプライン型Ａ／Ｄ変換器、直並列型Ａ／Ｄ変換器などにも適用できる。
【００７７】
各実施形態において、列状に配置された分割キャパシタの両端外側または分割キャパシタ全体の周囲にダミーキャパシタを設けると、分割キャパシタの連続性が確保され、端部または辺部に配置された分割キャパシタに容量誤差が生じにくくなる。
【００７８】
単位キャパシタを２個の分割キャパシタまたは４個の分割キャパシタから構成する他、８個、１６個、…など一般に２のべき乗個の分割キャパシタから構成するようにしても良い。また、分割キャパシタを直線状に配置する場合、３列、４列、…に配置しても良い。さらに、複数の列状に配置する場合（例えば上述した第３、第４の実施形態の場合）、共通中心形配置ではなくミラー反転配置としても良い。
【００７９】
第１ないし第５の各実施形態では、キャパシタＣＦを構成する分割キャパシタＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄなどをキャパシタアレイの中央部に配置したが、必ずしも中央部に配置する必要はない。ただし、キャパシタＣＦは変換ゲインを決定するものであり変換誤差に及ぼす影響が大きいため、実設計をする上では上下電極間膜厚の勾配以外の誤差要因が入り込むことを考え、キャパシタアレイの端部に配置するよりも中央部に配置する方が好ましい場合も考えられる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態においてキャパシタアレイのキャパシタ配置を示す図
【図２】 Ａ／Ｄ変換器の電気的構成図
【図３】 本願発明に至る過程で検討したキャパシタアレイのキャパシタ配置を示す図
【図４】 上下電極間膜厚に一定の勾配が存在する場合のＡ／Ｄ変換コードに対する変換誤差を表すシミュレーション結果を示す図
【図５】 本発明の第２の実施形態を示す図１相当図
【図６】 本発明の第３の実施形態を示す図１相当図
【図７】 図２相当図
【図８】 本発明の第４の実施形態を示す図１相当図
【図９】 本発明の第５の実施形態を示す図１相当図
【図１０】 図２相当図
【図１１】 本発明に関連する第６の実施形態を示す図１相当図
【図１２】 図２相当図
【図１３】 従来技術を示す図１相当図
【図１４】 図２相当図
【符号の説明】
６、２６はコモンライン、１１、１８、２１、２３はＡ／Ｄ変換器、１６、１７、１９、２０、２２、２４はキャパシタアレイ、Ｃ０〜Ｃ３１、ＣＦ０、ＣＦ１はキャパシタ（単位キャパシタ）、Ｃｉａ、Ｃｉｂ、Ｃｉｃ、Ｃｉｄ（ｉ＝０、１、…、３０、３１）、ＣＦａ、ＣＦｂ、ＣＦｃ、ＣＦｄ、ＣＦｅ、ＣＦｆ、ＣＦｇ、ＣＦｈはキャパシタ（分割キャパシタ）である。
Claims (6)
- 変換コードに応じて電荷を分配し合う複数の単位キャパシタからなるキャパシタアレイを備えたＤ／Ａ変換器において、
前記キャパシタアレイは、共通側電極がコモンラインに接続され非共通側電極の接続状態が変換コードに応じて切り替えられる単位キャパシタと、前記コモンラインと変換出力端子との間に介在し変換ゲインを決定する単位キャパシタとから構成されており、
前記各単位キャパシタは、互いに等しいレイアウト形状を有し且つ並列接続された２のべき乗個の分割キャパシタから構成されており、
これら分割キャパシタが直線状に配置されているとともに、各単位キャパシタごとに当該単位キャパシタを構成する各分割キャパシタが前記キャパシタアレイの中央位置に対してミラー反転配置とされていることを特徴とするＤ／Ａ変換器。 - 変換コードに応じて電荷を分配し合う複数の単位キャパシタからなるキャパシタアレイを備えたＤ／Ａ変換器において、
前記キャパシタアレイは、共通側電極がコモンラインに接続され非共通側電極の接続状態が変換コードに応じて切り替えられる単位キャパシタと、前記コモンラインと変換出力端子との間に介在し変換ゲインを決定する単位キャパシタとから構成されており、
前記各単位キャパシタは、互いに等しいレイアウト形状を有し且つ並列接続された２のべき乗個の分割キャパシタから構成され、
これら分割キャパシタが複数列に配置されているとともに、各単位キャパシタごとに当該単位キャパシタを構成する各分割キャパシタが前記キャパシタアレイの中心位置に対して共通中心形配置（コモンセントロイド配置）とされていることを特徴とするＤ／Ａ変換器。 - 前記分割キャパシタは、その共通側電極が接続される１本のコモンラインの両側に沿って２列に配置されていることを特徴とする請求項１または２記載のＤ／Ａ変換器。
- 列状に配置された一群の分割キャパシタの両端にダミーキャパシタが配置されていることを特徴とする請求項１ないし３の何れかに記載のＤ／Ａ変換器。
- 前記キャパシタアレイは、２のべき乗個の単位キャパシタが並列接続された重み付けがなされていることを特徴とする請求項１ないし４の何れかに記載のＤ／Ａ変換器。
- 請求項１ないし５の何れかに記載のＤ／Ａ変換器を備えたことを特徴とするＡ／Ｄ変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374526A JP3843942B2 (ja) | 2002-12-25 | 2002-12-25 | Ｄ／ａ変換器およびａ／ｄ変換器 |
| US10/737,751 US6836236B2 (en) | 2002-12-25 | 2003-12-18 | Digital to analogue converter and analogue to digital converter using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374526A JP3843942B2 (ja) | 2002-12-25 | 2002-12-25 | Ｄ／ａ変換器およびａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208011A JP2004208011A (ja) | 2004-07-22 |
| JP3843942B2 true JP3843942B2 (ja) | 2006-11-08 |
Family
ID=32652679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002374526A Expired - Fee Related JP3843942B2 (ja) | 2002-12-25 | 2002-12-25 | Ｄ／ａ変換器およびａ／ｄ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6836236B2 (ja) |
| JP (1) | JP3843942B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002255056A1 (en) * | 2002-05-27 | 2003-12-12 | Nokia Corporation | Method for calibrating a digital-to-analog converter and a digital-to-analog converter |
| JP4397291B2 (ja) * | 2004-06-29 | 2010-01-13 | Ｏｋｉセミコンダクタ株式会社 | 表示装置の駆動回路、及び表示装置の駆動方法 |
| CN1953181B (zh) * | 2005-10-21 | 2010-10-13 | 松下电器产业株式会社 | 模拟数字转换器 |
| KR100808952B1 (ko) * | 2006-04-18 | 2008-03-04 | 삼성전자주식회사 | Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프 |
| DE102006029734B4 (de) * | 2006-06-28 | 2014-02-06 | Lantiq Deutschland Gmbh | Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht |
| JP4811339B2 (ja) * | 2006-09-21 | 2011-11-09 | 株式会社デンソー | Ａ／ｄ変換器 |
| US7403147B2 (en) * | 2006-11-29 | 2008-07-22 | Sitime Corporation | Precision capacitor array |
| JP2009164202A (ja) * | 2007-12-28 | 2009-07-23 | Seiko Epson Corp | サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 |
| JP5018920B2 (ja) * | 2010-03-24 | 2012-09-05 | 株式会社デンソー | Ａ／ｄ変換器 |
| US8217819B2 (en) * | 2010-11-08 | 2012-07-10 | Himax Technologies Limited | Multiplying DAC and a method thereof |
| TWI456910B (zh) * | 2011-01-10 | 2014-10-11 | Himax Tech Ltd | 倍乘式數位至類比轉換器及轉換方法 |
| JP5915791B2 (ja) * | 2015-02-19 | 2016-05-11 | セイコーエプソン株式会社 | Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器 |
| WO2016203522A1 (ja) * | 2015-06-15 | 2016-12-22 | オリンパス株式会社 | 逐次比較型ａ／ｄ変換装置 |
| CN107404292A (zh) * | 2016-12-01 | 2017-11-28 | 上海韦玏微电子有限公司 | 供电检测电路 |
| JP6384553B2 (ja) * | 2017-02-07 | 2018-09-05 | 株式会社ソシオネクスト | 容量素子、容量アレイおよびａ／ｄ変換器 |
| JP2019097136A (ja) | 2017-11-28 | 2019-06-20 | セイコーエプソン株式会社 | ロボット、アナログデジタル変換器、及び、固体撮像装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4200863A (en) * | 1977-10-03 | 1980-04-29 | The Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
| US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
| JPH0652872B2 (ja) * | 1983-12-21 | 1994-07-06 | 沖電気工業株式会社 | ディジタルアナログ変換器 |
| EP0169535B1 (en) * | 1984-07-23 | 1992-06-10 | Nec Corporation | Analog to digital converter |
| JPS61198909A (ja) * | 1985-02-28 | 1986-09-03 | Nec Corp | スイツチトキヤパシタ自動線路等化器 |
| IT1186476B (it) * | 1985-12-19 | 1987-11-26 | Sgs Microelettronica Spa | Apparecchio e metodo per la correzione della tensione di offset in un convertitore analogico-digitale |
| US5006854A (en) * | 1989-02-13 | 1991-04-09 | Silicon Systems, Inc. | Method and apparatus for converting A/D nonlinearities to random noise |
| US5138319A (en) * | 1990-08-30 | 1992-08-11 | Harris Corporation | Two stage a/d converter utilizing dual multiplexed converters with a common converter |
| US5162801A (en) * | 1991-12-02 | 1992-11-10 | Hughes Aircraft Company | Low noise switched capacitor digital-to-analog converter |
| US5274376A (en) * | 1992-04-01 | 1993-12-28 | Texas Instruments Incorporated | Multi-mode digital to analog converter and method |
| US5675340A (en) * | 1995-04-07 | 1997-10-07 | Iowa State University Research Foundation, Inc. | Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects |
| JP2002504277A (ja) * | 1997-04-18 | 2002-02-05 | イェスパー ステーンスガール−メイセン | 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器 |
| US5949362A (en) * | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
| US5977899A (en) * | 1997-09-25 | 1999-11-02 | Analog Devices, Inc. | Digital-to-analog converter using noise-shaped segmentation |
| GB2335320A (en) * | 1998-03-14 | 1999-09-15 | Sharp Kk | Digital-to-analogue converters |
| US6154162A (en) * | 1999-01-06 | 2000-11-28 | Centillium Communications, Inc. | Dual-stage switched-capacitor DAC with scrambled MSB's |
| US6600737B1 (en) * | 1999-02-11 | 2003-07-29 | Mediaring Ltd. | Bandwidth protection for voice over IP |
| JP3458812B2 (ja) | 1999-06-01 | 2003-10-20 | 株式会社デンソー | 巡回型ａ／ｄ変換器 |
| JP2002100991A (ja) * | 2000-09-26 | 2002-04-05 | Nec Kyushu Ltd | Ｄ／ａコンバータ |
| US6473021B1 (en) * | 2001-07-30 | 2002-10-29 | Cirrlus Logic, Inc. | Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array |
| US6448911B1 (en) * | 2001-07-30 | 2002-09-10 | Cirrus Logic, Inc. | Circuits and methods for linearizing capacitor calibration and systems using the same |
-
2002
- 2002-12-25 JP JP2002374526A patent/JP3843942B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-18 US US10/737,751 patent/US6836236B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6836236B2 (en) | 2004-12-28 |
| US20040125005A1 (en) | 2004-07-01 |
| JP2004208011A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3843942B2 (ja) | Ｄ／ａ変換器およびａ／ｄ変換器 | |
| CN106797220B (zh) | Dac电容阵列及模数转换器、降低模数转换器功耗的方法 | |
| US4999633A (en) | Self-calibrating A/D and D/A converter | |
| JP6703814B2 (ja) | Ａｄ変換器及びａｄ変換装置 | |
| KR101716782B1 (ko) | 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기 | |
| KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
| JP4811339B2 (ja) | Ａ／ｄ変換器 | |
| JP2008546994A (ja) | 静電容量−電圧変換方法および装置 | |
| JP4470830B2 (ja) | 巡回型ａ／ｄ変換器 | |
| US10892099B2 (en) | Fringe capacitor for high resolution ADC | |
| JP5051265B2 (ja) | Ａ／ｄ変換器および信号処理回路 | |
| CN109802678B (zh) | 逐次逼近模数转换器及其数字校准方法和装置 | |
| CN110444399B (zh) | 在带有多图案化的技术中带有相关误差抑制和改进的系统不匹配的电容器结构 | |
| Kobayashi et al. | SAR ADC design using golden ratio weight algorithm | |
| WO1999001939A1 (fr) | Circuit de resistances en echelle et convertisseur n/a et dispositif a semi-conducteur l'utilisant | |
| Arafune et al. | Fibonacci sequence weighted SAR ADC algorithm and its DAC topology | |
| TWI656744B (zh) | 積體電路電容布局 | |
| TWI622273B (zh) | 電荷再分配連續逼近式類比數位轉換器及其控制方法 | |
| US5949156A (en) | Precision capacitor ladder using differential equal-perimeter pairs | |
| KR100300240B1 (ko) | 직병렬형a/d변환기 | |
| JP3152301B2 (ja) | デジタル可変容量回路 | |
| JPH09167965A (ja) | 基準電圧発生回路 | |
| JP2014042358A (ja) | Ａ／ｄ変換器 | |
| CN109802674B (zh) | 逐次逼近模数转换器及其数字校准方法和装置 | |
| JP4519509B2 (ja) | 半導体集積回路装置及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |