CN106797220B - Dac电容阵列及模数转换器、降低模数转换器功耗的方法 - Google Patents

Abstract

本发明实施例属于集成电路领域，涉及一种DAC电容阵列及模数转换器、降低模数转换器功耗的方法。所述DAC电容阵列包括多个并联的子电容阵列，所述每个子电容阵列包括：电容组：包括N个并联的电容，所述N为正整数；主路开关及多个多路选择开关；所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。通过调整DAC电容阵列各电容连接的参考电压，对DAC电容阵列进行优化，可降低DAC电容阵列的整体电容大小，从而减小SAR型模数转化器的体积，降低功耗，同时在芯片制造中可降低芯片成本。

Description

DAC电容阵列及模数转换器、降低模数转换器功耗的方法

技术领域

本发明实施例属于集成电路领域，尤其涉及一种DAC电容阵列及模数转换器、降低模数转换器功耗的方法。

背景技术

逐次逼近型模数转换器(Successive Approximation Analog-to-digitalconverter，SAR ADC)可以将模拟信号转化为数字信号，参考图1，其由比较器、寄存器以及数模转化器(Digital-to-analog converter，DAC)组成，其将模拟信号转换为数字信号转换的基本原理是：将待转换的模拟输入信号与一个参考信号进行比较，参考信号由一个D/A转换器的输出获得，根据二者大小决定增大还是减小D/A转换器输入的数字信号，以使参考信号向模拟输入信号逼进，当参考信号与模拟输入信号相等时，向D/A转换器输入的数字信号就是模拟输入信号对应的数字信号。即通过DAC的输出逐次逼近输入电压的方式来实现模数转换，其逐次逼近过程可参考图2。

SAR型ADC作为模拟模块和数字模块之间接口的关键部件，广泛应用于移动设备、无线传感器等设备中，由于设备的体积问题以及续航问题，要求模数转换器具有体积小，低功耗的特点，便于集成在各种设备的电路中。

现有技术中有两类用于SAR型模数转化器的DAC电容阵列，如图3及图4所示，

其中图3所示为其中一种现有的DAC电容阵列，图示电容整列中各电容没有根据电容大小按照二进制加权排列，每个支路都是相同的单位电容，由于制造误差跟电容大小或面积成正比，全部采用单位电容可以降低对单位电容制造误差的要求。相对于根据电容大小按照二进制加权排列的电容阵列，全部采用单位电容可以降低整体电容阵列的大小，减小功耗。然而该方案存在控制支路过多的问题，直接导致用于控制的电路大小跟功耗都会增加，使得电容面积降低带来的优势降低甚至消失。

其中图4所示为另一种现有的DAC电容阵列，图示DAC电容阵列除了右侧的两个单位电容以外，其他电容根据电容大小按照二进制加权排列的方式排布。对于该DAC电容阵列，通过改变右侧单位电容的参考电压，可以有效降低电路功耗。然而如果按照二进制加权排列的方式排布的电容过多时，会导致整体电容的大小过大，增加电路功耗，甚至会抵消通过改变右侧单位电容的参考电压所降低的电路功耗。

发明内容

有鉴于此，本发明实施例提供一种DAC电容阵列及模数转换器、降低模数转换器功耗的方法，以减小SAR型模数转换器中整体电容的大小，从而达到减小模数转化器的体积，降低功耗的目的。

第一方面，本发明实施例提供一种DAC电容阵列，用于SAR型的模数转化器中，所述DAC电容阵列包括多个并联的子电容阵列，所述每个子电容阵列包括：

电容组：包括N个并联的电容，所述N为正整数；

主路开关及多个多路选择开关；

所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；

所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。

进一步的，所述DAC电容阵列还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。

进一步的，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体满足如下关系：

N＝M+P+1。

进一步的，所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～V_R，其中，所述高位子电容组所连接的参考电压包括0，

和V_R，所述低位子电容组所连接的参考电压包括

所述V_R的值可调。

第二方面，本发明实施例提供一种SAR型模数转换器，所述模数转换器包括比较器，连接于比较器输出端的寄存器，以及连接于所述比较器的输入端的DAC电容阵列，其中，所述DAC电容阵列包括：

多个并联的子电容阵列，所述每个子电容阵列包括：

电容组：包括多个并联的电容；

主路开关及多个多路选择开关；

所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；

所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源。

进一步的，所述SAR型模数转换器还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。

进一步的，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体满足如下关系：

N＝M+P+1。

进一步的，所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～V_R，其中，所述高位子电容组所连接的参考电压包括0，

和V_R，所述低位子电容组所连接的参考电压包括

所述V_R的值可调。

进一步的，按照电容位从高到低排布，所述高位子电容组中各电容的容值依次为H_P，H_P-1，…，H₂，H₁；所述低位子电容组中各电容的容值依次为L_M，L_M-1，…，L₂，L₁；其中：

H_P-1V_R，H₂V_R，…，H₂V_R，H₁V_R，

的数值满足比值为2的等比关系。

第三方面，本发明实施例提供一种降低SAR型模数转化器功耗的方法，包括：

采样阶段，将所述DAC电容阵列接入比较器输入端的一端通过主路开关接入参考电压

并将所述DAC电容阵列的另一端通过相应的多路选择开关连接于模拟输入信号，完成采样；

转换阶段，将所述DAC电容阵列的主路开关断开，同时将所述多路选择开关与模拟输入信号断开后连接至参考电压

将所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压进行比较，根据比较结果确定最高位的值，根据所述最高位的值选择对应的子电容阵列，并在选定的子电容阵列中获取次高位以及最低位的值。

进一步的，所述根据所述最高位的值选择对应的子电容阵列包括：

在选定子电容阵列后，将非选定的子电容阵列接入参考电压0或者参考电压V_R。

进一步的，其特征在于，所述在选定的子电容阵列中获取次高位以及最低位的值包括：

根据所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压的比较结果调整所述选定的子电容阵列中各电容的参考电压为

或

其中M为所述选定的子电容阵列中低位子电容组的电容个数。

通过本发明实施例提供的DAC电容阵列及模数转换器、降低模数转换器功耗的方法，通过调整DAC电容阵列各电容连接的参考电压，对DAC电容阵列进行优化，降低DAC电容阵列的整体电容大小，从而减小SAR型模数转化器的体积，降低功耗，同时在芯片制造中可降低芯片成本。此外通过改变模拟信号与数字信号之间的转换过程，减小电容两端的电压变化范围，继而降低整体功耗。

附图说明

为了更清楚地说明本发明或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为SAR型模数转换器的转换原理图；

图2为SAR型模数转换器的逐次逼近过程示意图；

图3为现有技术中的一种DAC电容阵列；

图4为现有技术中的另一种DAC电容阵列；

图5为本发明实施例提供的DAC电容阵列；

图6为本发明实施例提供的用于四位SAR型模数转换器的DAC电容阵列；

图7为本发明实施例提供的转换过程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，附图中给出了本发明的较佳实施例。本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

在本发明实施例中，参考图5提供的DAC电容阵列，所述DAC电容阵列用于SAR型的模数转化器中。具体地，本发明实施例提供的DAC电容阵列，通过对背景技术中所述两种已知DAC电容阵列进行结合和改变，提出一种介于采用二进制加权排列的方式排列的DAC电容阵列与采用单位电容的DAC电容阵列之间的DAC电容阵列，该DAC电容阵列包括多个并联的子电容阵列，从图5中可以看到，本发明实施例提供的DAC电容阵列被分成多个相同的子电容阵列部分。可以把这些相同的子电容阵列类似作为背景技术图3当中的单位电容，而在每个子电容阵列的内部，各电容又是根据电容大小按照二进制加权排列的方式排布组成电容阵列。具体地，所述每个子电容阵列包括：

电容组：包括N个并联的电容，所述N为正整数；

主路开关及多个多路选择开关；

所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源，便于描述，将各电容共同连接于比较器的输入端的一端称为公共端；

所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源，便于描述，将各电容的另一端称为自由端，自由端可在多个输入源之间切换连接。

采用上述电容阵列的SAR型模数转化器为单端SAR型模数转换器，其模拟输入只有一个，且被采样到所述DAC电容阵列。

在本发明实施例中，还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。具体地，包含对称电容阵列的模数转换器为差分模数转化器，相应地有两路输入V_ip跟V_in，V_ip跟V_in会分别被采样到两个对称的电容阵列上，并分别接入比较器的两个输入端，其中输入V_ip的电容阵列接入比较器正相输入端，输入V_in的电容阵列接入比较器反相输入端。

在本发明实施例中，所述子电容阵列包含的多个电容中，可将所述电容组划分为高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体地，M的取值范围为0～N，所述N，P，M满足如下关系：

N＝M+P+1。

其中三个电容为单位电容，非单位电容根据电容大小以二进制加权排列的方式排列。优选地，所述子电容阵列中的电容也可以不以二进制加权排列的方式排列。

在本发明实施例中，所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～V_R，其中，所述高位子电容组所连接的参考电压包括0，

和V_R，所述低位子电容组所连接的参考电压包括

所述V_R的值可调。

进一步的，按照电容位从高到低排布，所述高位子电容组中各电容的容值依次为H_P，H_P-1，…，H₂，H₁；所述低位子电容组中各电容的容值依次为L_M，L_M-1，…，L₂，L₁；作为本实施例的一种可选方案，按照电容位从高到低排布，H_P-1V_R，H₂V_R，…，H₂V_R，H₁V_R，

的数值满足比值为2的等比关系。在本实施例的其它可选实施例中，按照电容位从高到低排布，H_P-1V_R，H₂V_R，…，H₂V_R，H₁V_R，

的数值也可以满足比值为任意正整数的等比关系，也可以不满足等比关系。

现以一个具体实例对上述实施例加以说明，参考图6，以4位的SAR型模数转换器为例，那么其采用的DAC电容阵列被分成两个相同子电容阵列部分，分别为子电容阵列I和子电容阵列II，可以把子电容阵列I和子电容阵列II类似作为背景技术图3当中的单位电容，在子电容阵列I和子电容阵列II的内部，其电容个数N＝4，相应的，低位子电容组的电容个数M的取值范围为0～2，高位子电容组的电容个数P＝N-M-1。

具体的，所述低位子电容组连接的参考电压的大小将影响到子电容阵列中高位子电容组和低位子电容组的划分以及子电容阵列中各电容的值，或者说子电容阵列中高位子电容组和低位子电容组的划分将影响到所述低位子电容组连接的参考电压的大小及子电容阵列中各电容的值。

比如图6中所示包含四个电容的子电容阵列，以子电容阵列I为例，如果取所述低位子电容组连接的参考电压为

即M＝1，高位子电容组包括C1和C2，低位子电容组包括C3，根据H_P-1V_R，H₂V_R，…，H₂V_R，H₁V_R，

的数值满足比值为2的等比关系，此时C1将变为C，C2将变为2C，C3和C4将保持C不变。当然，以上数值也可以不满足比值为2的等比关系，或者可以满足比值为其他数值的等比关系。可见参考电压取值不同，将影响子电容阵列中各电容的值，基于此原理，可以通过调整参考电压来改变DAC电容阵列的电容大小，从而达到减小DAC电容阵列单位电容的目的。

可选的，在子电容阵列I和子电容阵列II中，各电容的电容大小可以按照二进制方式排列，也可以不按二进制方式排列。

在本发明实施例中，提供一种SAR型模数转换器，所述SAR型模数转换器包括上述实施例中所述的DAC电容阵列。

在本发明实施例中，如图7所示，提供一种降低SAR型模数转换器功耗的方法。

可以知道，对于采用DAC电容阵列的SAR型模数转换器而言，当在DAC电容阵列中开关一个电容时，存在能量消耗，具体的，该能量消耗由以下公式决定：

E＝CV²

其中，C是电容的大小，V是该电容上电压变化量的大小。一般在SAR型ADC中，电容大小是由噪声和匹配来确定。噪声是指电阻热噪声经过采样阶段进入电容，叠加在有用信号上；而匹配是指由于制造过程中的精度有限，制造出的电容大小跟设计大小发生偏移，从而导致任意两个电容大小比例制造值跟设计值不一样的问题，一定程度上影响ADC的精度；电压由所述ADC的动态范围来确定，具体指ADC的输入电压范围。

在本发明实施例中，降低SAR型模数转换器功耗的方法包括：

S1、采样阶段，将所述DAC电容阵列接入比较器输入端的一端通过主路开关接入参考电压

并将所述DAC电容阵列的另一端通过相应的多路选择开关连接于模拟输入信号，完成采样；具体的，所述采样可以是上极板采样，也可以是下极板采样，其中上极板采样是指采样信号跟比较器的输入同时接到比较器的一端，下极板采样是指采样信号跟比较器输入分别接到采样电容的两端

S2、转换阶段，将所述DAC电容阵列的主路开关断开，同时将所述多路选择开关与模拟输入信号断开后连接至参考电压

将所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压进行比较，根据比较结果确定最高位的值。

S3、确定最高位的值后，根据所述最高位的值选择对应的子电容阵列，并在选定的子电容阵列中获取次高位以及最低位的值。

具体地，所述SAR型模数转换器的高位结果决定低位的转换在哪个子电容阵列当中进行。现以具体实例加以说明，参考图6所示用于四位SAR型模数转换器的DAC电容阵列，该DAC电容阵列包括子电容阵列I和子电容阵列II，具体地，如果最高位是1，低位转换在子电容阵列I中进行；反之，如果最高位是0，低位转换在子电容阵列II中进行。

可选的，如果根据高两位的结果来确定其余各位的数值，将有四个子电容阵列，具体地，根据高两位的结果来选择四个子电容阵列中的一个来确定待输出的数字信号其余各位的数值。

可选的，所述根据所述最高位的值选择对应的子电容阵列包括：

在选定子电容阵列后，将非选定的子电容阵列接入参考电压0或者参考电压V_R。

具体地，所述SAR型模数转换器的高位结果也会决定各子电容阵列的电容所要连接的参考电压。现以具体实例加以说明，参考图6所示用于四位SAR型模数转换器的DAC电容阵列，该DAC电容阵列包括子电容阵列I和子电容阵列II，具体地，如果最高位是1，那么子电容阵列II会被连接到参考电压0，同时低位转换在子电容阵列I中进行；反之，如果最高位是0，子电容阵列I中的电容会被连到参考电压V_R，同时低位转换在子电容阵列II中进行。

可选的，所述在选定的子电容阵列中获取次高位以及最低位的值包括：

根据所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压的比较结果调整所述选定的子电容阵列中各电容的参考电压为

或

其中M为所述选定的子电容阵列中低位子电容组的电容个数。

可选地，所述DAC电容阵列可以扩展任意多个子电容阵列，采用扩展后新的DAC电容阵列的SAR型模数转换器的高位取值决定低位的转化在哪个子电容阵列中进行。

现以一具体实例对上述实施例所述的降低SAR型模数转换器功耗的方法进行详细说明，请一并参考图6所示DAC电容阵列，以四位SAR型模数转换器为例，该四位SAR型模数转换器采用图6所示的DAC电容阵列，阵列中，C1和C5是子电容阵列中的最高位，假设SAR型模式转换器的动态范围是从V_R到0。

从图6中可以看到，DAC电容阵列分成两个相同的子电容阵列，可以把这两个相同的子电容阵列看做背景中图3中的单位电容。

具体地，所述四位SAR型模数转换器进行模数转换的处理过程为：

(1)在采样阶段，图6所示DAC电容阵列的自由端通过多路开关接入模拟信号V_i；同时，电容的公共端接参考电压

并接到比较器的输入；输入电压V_i被采样到图6所示DAC电容阵列中各电容的自由端。

(2)在转换阶段，DAC电容阵列中各电容的自由端通过多路开关连接到参考电压

公共端与参考电压

断开，只接到比较器的输入端。

则根据公共端电荷守恒，可求得公共端的点电压V_X为：

V_X＝V_R-V_i；

(3)比较V_X跟

大小，在本实施例中，C1和C2、C5和C6属于高位部分，C3和C4、C7和C8属于低位部分：

如果V_X比

大，那么子电容阵列II的自由端会全部连到参考电压0，即参考地。此时，公共端的点电压V_X改变为V_X'，通过电荷守恒可求得V_X'为：

之后求取次高位的值时，只会改变子电容阵列I中各电容自由端连接的参考电压；

如果V_X比

小，那么子电容阵列I的自由端会全部连到参考电压V_R。此时，V_X改变为V_X'，通过电荷守恒可求得V_X'为：

之后求取次高位的值时，只会改变子电容阵列II中各电容自由端连接的参考电压。

(5)之后V_X'再跟

作比较，根据结果改变C1电容自由端连接的参考电压。如果

C1电容连接地电压，如果

C1电容连接参考电压V_R，对C2重复以上步骤。

(6)之后，根据此时各电容公共端的点电压V_X'跟

的大小关系，改变C3自由端参考电压，跟C1，C2不同的是，此时C3会连接到参考电压

或者

同样地，对于C4也是如此。

同样地，以一款12位的SAR型模数转化器为例，其包含的DAC电容阵列被分为了4个10位的电容阵列，同时对于后每个10bit电容阵列的后面4位电容的参考电压，改为了原来的1/8。具体地，也就是说DAC电容阵列是由4个相同的子电容阵列组成，SAR型模数转换器的高两位结果决定低10位在这4个单位电容阵列的某一个中进行。计算低10位的子电容阵列不是按照传统的2⁹C，2⁸C，2⁷C…2C，C，C的方式排布，而是按照2⁶C，2⁵C，2⁴C…C的方式，4C，2C，C，C排布。其中低位部分4C，2C，C，C根据该位的比较结果(对应该位ADC结果)连接

或者0的参考电压。其他的电容，根据该位的比较结果(对应该位ADC结果)连接

或者0的参考电压。

基于上述实施例提供的方法，可以通过计算，针对不同的工艺参数，优化高精度SAR型模数转换器中的电容排布，达到降低功耗跟芯片面积的目的。

通过本发明实施例提供的DAC电容阵列及模数转换器、降低模数转换器功耗的方法，通过对DAC电容阵列的优化，可以减少电容阵列中的电容数量，降低DAC电容阵列的整体电容大小，从而减小SAR型模数转化器的体积，降低功耗，在芯片制造中可降低芯片成本。此外通过改变模拟信号与数字信号之间的转换过程，减小电容两端的电压变化范围，继而降低整体功耗。

以上仅为本发明的实施例，但并不限制本发明的专利范围，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本发明说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明专利保护范围之内。

Claims (8)

1.一种DAC电容阵列，所述DAC电容阵列用于SAR型模数转化器中，其特征在于，所述DAC电容阵列包括多个并联的子电容阵列，在每个所述子电容阵列的内部，各电容根据电容大小按照二进制加权排列的方式排布组成电容阵列，所述每个子电容阵列包括：

电容组，其包括N个并联的电容，所述N为正整数；

主路开关及多个多路选择开关；

所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；

所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源；

其中，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体满足如下关系：N＝M+P+1；

所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～V_R，其中，所述高位子电容组所连接的参考电压包括0，

和V_R，所述低位子电容组所连接的参考电压包括

所述V_R的值可调。

2.根据权利要求1所述的DAC电容阵列，其特征在于，还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。

3.一种SAR型模数转换器，其特征在于，包括比较器，连接于比较器输出端的寄存器，以及连接于所述比较器的输入端的DAC电容阵列，其中，所述DAC电容阵列包括：

多个并联的子电容阵列，在每个所述子电容阵列的内部，各电容根据电容大小按照二进制加权排列的方式排布组成电容阵列，所述每个子电容阵列包括：

电容组：包括多个并联的电容；

主路开关及多个多路选择开关；

所述电容组中各电容的一端共同连接于比较器的输入端，并通过所述主路开关连接一个输入源；

所述电容组中各电容的另一端通过相应的多路选择开关连接于多个输入源；

其中，所述电容组包括高位子电容组、低位子电容组和一个补位电容，其中所述补位电容为单位电容，所述高位子电容组的电容个数为P，所述低位子电容组的电容个数为M，所述P和M为小于所述N的正整数，具体满足如下关系：N＝M+P+1；

所述输入源包括模拟输入信号和多个参考电压，所述参考电压的电压值范围为0～V_R，其中，所述高位子电容组所连接的参考电压包括0，

和V_R，所述低位子电容组所连接的参考电压包括

所述V_R的值可调。

4.根据权利要求3所述的SAR型模数转换器，其特征在于，还包括一个对称电容阵列，所述对称电容阵列中各电容的一端共同连接于所述比较器的另一输入端。

5.根据权利要求3所述的SAR型模数转换器，其特征在于，按照电容位从高到低排布，所述高位子电容组中各电容的容值依次为H_P，H_P-1，…，H₂，H₁；所述低位子电容组中各电容的容值依次为L_M，L_M-1，…，L₂，L₁；其中：

的数值满足比值为2的等比关系。

6.一种降低SAR型模数转换器功耗的方法，其特征在于，包括：

采样阶段，将DAC电容阵列接入比较器输入端的一端通过主路开关接入参考电压

并将所述DAC电容阵列的另一端通过相应的多路选择开关连接于模拟输入信号，完成采样；

转换阶段，将所述DAC电容阵列的主路开关断开，同时将所述多路选择开关与模拟输入信号断开后连接至参考电压

将所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压进行比较，根据比较结果确定最高位的值，根据所述最高位的值选择对应的子电容阵列，并在选定的子电容阵列中获取次高位以及最低位的值。

7.根据权利要求6所述的降低SAR型模数转换器功耗的方法，其特征在于，所述根据所述最高位的值选择对应的子电容阵列包括：

在选定子电容阵列后，将非选定的子电容阵列接入参考电压0或者参考电压V_R。

8.根据权利要求6或7所述的降低SAR型模数转换器功耗的方法，其特征在于，所述在选定的子电容阵列中获取次高位以及最低位的值包括：

根据所述DAC电容阵列连接至比较器输入端的端电压与所述比较器另一输入端的电压的比较结果调整所述选定的子电容阵列中各电容的参考电压为

或

其中M为所述选定的子电容阵列中低位子电容组的电容个数。

Images