CN110504966A - 一种模数转换器的校准系统及方法 - Google Patents
一种模数转换器的校准系统及方法 Download PDFInfo
- Publication number
- CN110504966A CN110504966A CN201910765875.3A CN201910765875A CN110504966A CN 110504966 A CN110504966 A CN 110504966A CN 201910765875 A CN201910765875 A CN 201910765875A CN 110504966 A CN110504966 A CN 110504966A
- Authority
- CN
- China
- Prior art keywords
- calibration
- bit
- capacitance
- capacitor
- pipelining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 72
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 230000009466 transformation Effects 0.000 claims abstract description 7
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 claims description 42
- 239000000203 mixture Substances 0.000 claims description 28
- 238000005070 sampling Methods 0.000 claims description 18
- 238000000605 extraction Methods 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000001143 conditioned effect Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 229910002056 binary alloy Inorganic materials 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Abstract
一种模数转换器的校准系统及方法，校准系统包括n级流水线结构的子模数转换器，子模数转换器的输出信号经电容失配数字校准电路模块连接延时编码模块，延时编码模块整体数字输出；校准方法包括以下步骤：输入一个标准正弦信号，进行A/D转换并采集保存一段原始输出数据；基于此段原始输出数据，分别对需要进行电容校准的流水级进行电容权值搜索；通过调节参数使某个预设的性能指标达到最优，此时对应的电容权重值即为搜索得到的校准电容权重值；将得到的校准电容权重值写入电容失配数字校准电路模块，供正常A/D转换时调用并以此计算出精确的转换结果。本发明硬件电路开销小，能有效解决流水线型模数转换器的因电容失配造成的精度下降问题。
Description
技术领域
本发明涉及集成电路设计领域，尤其涉及一种模数转换器的校准系统及方法。
背景技术
流水线型模数转换器在速度和精度间折中，可以达到比较高的采样速度和比较高的采样精度，因此得到了广泛的应用。流水线型模数转换器主要由n级流水线，以及最终的延时编码电路组成。对于每一级流水线来说，包括子模数转换器，子数模转换器，减法器，余量放大器，其中，子数模转换器，减法器和余量放大器合称为MDAC。
由于集成电路制造工艺的限制，每一级流水线中子模数转换器的比较器不可能制作完全对称，难免会存在阈值失调。为了有效消除子模数转换器的比较器阈值失调对流水线型模数转换器的影响，放宽电路的设计要求，故而，对每级子流水线增加冗余位进行校正，已经被普遍应用于流水线模数转换器中。这种校正方式的具体原理如下：
以由3bit MDAC组成的流水线型模数转换器为例，当第m级流水级中子模数转换器的比较器阈值存在失调现象时，则该级流水级的电压余量传输曲线如图1所示。
此时由余量传输曲线可知，传递给下一级的电压，超出下一级信号范围的余量信号不能被量化，因而失去了这部分信号。如果将余量信号增益减小，那么原本超出满幅范围的余量信号就可以被后级子流水线量化，即将余量增益设定为2M-1而不是2M(M为当前级MDAC的量化位数)，那么余量电压即可被包含到后级子流水级的输入信号电压范围内。
此时，由于本级子模数转换器的比较器的阈值失调造成的错误判断可用下一级子模数转换器的输出进行校正。即将前一级流水级转换输出数字码的低位和后一级流水级转换输出数字码的高位对齐相加，就可以获得相同的输出数字码。但此时得到的数字码表示范围是010～1001，存在偏移。为了解决该问题，通过去掉本级流水线中子模数转换器中一个最高位比较器并且将其余比较器的阈值电压都向右平移1/2LSB，来消除这一偏移，得到的数字码表示范围恢复至000～111，本级位数从3位变为2.5位。此时，本级流水级由本级子模数转换器控制的电容也由7个变为6个。故对由单级2.5bit MDAC组成的流水线模数转换器进行电容失配校准，只需对所要校准的2.5bit MDAC中由子模数转换器控制的6个电容的权重进行校准即可。作为每一级MDAC的重要组成部分，子数模转换器中电容大小的精确与否严重影响着流水线型模数转换器的精度。但由于工艺制造的原因，电容失配误差是不可避免的。特别是随着半导体制造工艺技术的发展，数字电路的频率逐渐增加，功耗逐渐降低，而模拟电路的性能却不能紧跟发展趋势，电容失配的相对误差也越来越大，严重制约着流水线型模数转换器高精度的发展，因此对高精度流水线型模数转换器电容失配现象的校准需求越来越大。
然而，传统纯模拟设计的局限性越来越明显，为了提升模数转换器的整体性能，往往要付出较大的代价。但数字校准的硬件代价小，对模数转换器的整体性能提升大，且电容失配现象由工艺制造所造成的，不会随PVT而变化。因此，采用前台数字方法校准流水线型模数转换器中的电容失配现象具由简单易行，性价比高的特点，开发前景较好。
发明内容
本发明的目的在于提供一种模数转换器的校准系统及方法，可以对流水级的电容实现权重值校准，提升流水线型模数转换器的精度，且占用的芯片面积小、消耗功率低。
为了实现上述目的，本发明有如下技术方案：
一种模数转换器的校准系统，包括n级流水线结构的子模数转换器，子模数转换器的输出信号经电容失配数字校准电路模块连接延时编码模块，延时编码模块整体数字输出；所述的n级流水线结构包括由x bit MDAC组成的前n-1级流水级以及由y bit Flash子模数转换器组成的最后第n级流水级；所述的电容失配数字校准电路模块包括校准电容权重值提取模块、乘法器、加法器以及电容权重存储器，通过校准电容权重值提取模块获得校准电容权重值，并将其写入电容权重存储器，通过将所提取的校准电容权重值与对应比较器比较得到的电容控制码相乘后相加，得到经过电容失配校准后的每一级流水级转换值；所述的延时编码模块包括延时器和加法器，通过延时器的延时，将每一次采样转换每一流水级经过电容失配校准后的结果对齐，并通过加法器进行相加得到最终的数字输出。
进一步的，由x bit MDAC组成的前n-1级流水级当中，每一级包括了x bit的Flash子模数转换器和x bit的MDAC。
进一步的，当x＝n时，x bit的Flash子模数转换器有2n-1个比较器，由2n-1个参考电压组成；所述的2n-1个参考电压分别为(-2n+2)/2n*Vref，(-2n+4)/2n*Vref，……，0，……，(2n-4)/2n*Vref，(2n-2)/2n*Vref；本级2n-1bit的Flash子模数转换器通过将输入信号与2n-1个参考电压进行比较，得到2n-1位温度计码，再将2n-1位温度计码进行编码，转换为n bit二进制码；当x＝n-0.5时，x bit的Flash子模数转换器有2n-2个比较器，2n-2个参考电压组成；所述的2n-2个参考电压分别为(-2n+3)/2n*Vref，(-2n+5)/2n*Vref，……，(2n-5)/2n*Vref，(2n-3)/2n*Vref；本级2n-2bit的Flash子模数转换器通过将输入信号与2n-2个参考电压进行比较，得到2n-2位温度计码，再将2n-2位温度计码进行编码，转换为n bit二进制码；当x＝n时，x bit的MDAC由2n-1个采样电容Cs、1个反馈电容Cf、1个运算放大器以及若干开关组成；当x＝n-0.5时，x bit的MDAC由2n-2个采样电容Cs，2个反馈电容Cf，1个运算放大器以及若干开关组成。优选的，所述的采样电容Cs和反馈电容Cf的电容值相等。
进一步的，由y bit Flash子模数转换器组成的最后第n级流水级中，y bit的Flash子模数转换器由2y-1个比较器和2y-1个参考电压组成；所述的2y-1个参考电压分别为(-2y+2)/2y*Vref，(-2y+4)/2y*Vref，……，(2y-4)/2y*Vref，(2y-2)/2y*Vref；本级y bit的Flash子模数转换器通过将输入信号与2y-1个参考电压进行比较，得到2y-1位温度计码，再将2y-1位温度计码进行编码，转换为y bit二进制码。
进一步的，所述的校准电容权重值提取模块采用片外计算程序实现。
本发明模数转换器的校准方法，包括以下步骤：
输入一个标准正弦信号，进行A/D转换并采集保存一段原始输出数据；
基于此段原始输出数据，分别对需要进行电容校准的流水级进行电容权值搜索；
通过调节参数使某个预设的性能指标达到最优，此时对应的电容权重值即为搜索得到的校准电容权重值；
将得到的校准电容权重值写入电容失配数字校准电路模块，供正常A/D转换时调用并以此计算出精确的转换结果。
进一步的，被调节的参数包括循环校准次数、电容失配校准级数、搜索深度以及搜索参考的性能指标，所述的性能指标包括SNDR、SFDR和ENOB。
基于上述技术方案，相较于现有技术，本发明的校准系统具备以下有益效果：
本发明模数转换器的校准系统采用了前台数字方法对流水线型模数转换器的电容失配现象进行校准，在需要进行采样电容权值校准的前m级由x bit MDAC组成的流水级，只需要通过少量的片上电路开销，即能够完成采样电容的失配校准，有效的提高了流水线型模数转换器的转换精度，具有逻辑简单、硬件电路开销小、性价比高的特点。
相较于现有技术，本发明的校准方法具有以下有益效果：
通过片外循环搜索的方式，配置以不同的评价指标，搜索学习所要校准的MDAC中电容的最佳权重值，并将搜索到的最佳权重值写入至对应电容权重的存储器中，方便在实际转换中进行调用。本发明通过调节参数使某个预设的性能指标达到最优，此时对应的电容权重值即为搜索得到的校准电容权重值，被调节参数可以根据实际情况进行选择，一方面能够实现对电容失配值的准确提取，另一方面也具有较大的拓展性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是由2.5bit MDAC组成的流水级中子模数转换器的比较器阈值存在失调现象时，该级流水级的电压余量传输曲线。
图2是本发明校准系统的结构框图；
图3是由x bit MDAC组成前n-1级流水级的结构示意图(以x＝n-0.5，n为自然数为例)；
图4是由x bit MDAC组成的前n-1级流水级的理想电压余量传输曲线(以x＝2.5为例)；
图5是由x bit MDAC组成的某级存在电容失配现象的流水级的电压余量传输曲线(以x＝2.5为例)；
图6是x bit的Flash子模数转换器结构框图(以x＝n-0.5，n为自然数为例)
图7是y bit的Flash子模数转换器结构框图；
图8是本发明提供的整体电容失配校准方法流程图；
图9是本发明提供的每一流水级电容失配校准流程图；
图10是本发明实施例由2.5bit MDAC组成的12bit流水线型模数转换器的结构示意图；
图11是本发明实施例仿真电容失配校准前的频谱图；
图12是本发明实施例仿真电容失配校准后的频谱图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。
基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提还可以进行若干简单的修改和润饰，所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或者可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置展示该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，在本发明所描述的实施例可以与其它实施例相结合。
参见图2，本发明模数转换器的校准系统，尤其适用于流水线型模数转换器，包括n级流水线结构，电容失配校准模块，延时编码模块(差分电路以单端进行介绍)。
n级流水线结构包括由x bit MDAC组成的前n-1级流水级和由y bit Flash模数转换器组成的最后第n级流水级。由x bit MDAC组成的前n-1级流水级，每一级包括了x bit的Flash子模数转换器，x bit的MDAC，其结构框图如图3所示。当x＝n(n为自然数)时，所述的xbit的MDAC由2n-1个采样电容Cs，1个反馈电容Cf，1个运算放大器，若干开关组成；当x＝n-0.5(n为自然数)时，所述的x bit的MDAC由2n-2个采样电容Cs，2个反馈电容Cf，1个运算放大器，若干开关组成。理想情况下所述的采样电容Cs和反馈电容Cf的电容值相等。
下面以x＝n-0.5(n为自然数)为例介绍MDAC的工作原理。
在时钟Φ1为高时，Φ1控制的开关闭合，电容Cf1和Cf2顶板接Vin，底板接地对输入信号进行采样，以及子模数转换器模块同时对输入信号进行采样；
在时钟Φ2为高时，Φ2控制的开关闭合，电容Cf1和Cf2此时作为反馈电容，顶板连接至运算放大器输出端，电容的顶板在子模数转换器输出的2x-2个数字码的控制下进行选择接参考电压Vrp或Vrn，上面提到的电容Cf1和Cf2的值都相等。
根据电荷守恒原理，可以计算本级流水级电路输出电压：
其中：Vref＝Vrp-Vrn，Di＝±1；
此时前n-1级流水级的理想电压余量传输曲线如图4所示(以x＝2.5为例)。
当某一级流水级的电容存在电容失配现象时，该级流水级的电压余量传输曲线如图5所示(以x＝2.5为例)。
当x＝n(n为自然数)时，x bit的Flash子模数转换器有2n-1个比较器，2n-1个参考电压组成。2n-1个参考电压分别为(-2n+2)/2n*Vref，(-2n+4)/2n*Vref，……，0，……，(2n-4)/2n*Vref，(2n-2)/2n*Vref。本级(2n-1)bit的Flash子模数转换器通过将输入信号与2n-1个参考电压进行比较，得到2n-1位温度计码，再将2n-1位温度计码进行编码，转换为n bit二进制码。
当x＝n-0.5(n为自然数)时，x bit的Flash子模数转换器有2n-2个比较器，2n-2个参考电压组成。所述的2n-2个参考电压分别为(-2n+3)/2n*Vref，(-2n+5)/2n*Vref，……，(2n-5)/2n*Vref，(2n-3)/2n*Vref。本级(2n-2)bit的Flash子模数转换器通过将输入信号与2n-2个参考电压进行比较，得到2n-2位温度计码，再将2n-2位温度计码进行编码，转换为nbit二进制码。该x bit的Flash子模数转换器结构框图如图6所示(以x＝2.5为例)。
y bit Flash模数转换器组成的最后第n级流水级，其特征在于，y bit的Flash子模数转换器由2y-1个比较器，2y-1个参考电压组成。所述的2y-1个参考电压分别为(-2y+2)/2y*Vref，(-2y+4)/2y*Vref，……，(2y-4)/2y*Vref，(2y-2)/2y*Vref。本级y bit的Flash子模数转换器通过将输入信号与2y-1个参考电压进行比较，得到2y-1位温度计码，再将2y-1位温度计码进行编码，转换为y bit二进制码。该y bit的Flash子模数转换器结构框图如图7所示。
电容失配数字校准电路模块包括：
校准电容权重值提取模块，乘法器，加法器，电容权重ROM。通过校准电容权重值提取模块获得校准电容权重值，并将其写入芯片内ROM。通过将所提取的校准电容值与对应比较器比较得到的电容控制码相乘再相加，得到经过电容失配校准后的每一级流水级转换值。
延时编码模块，包括：延时器和加法器。通过延时将每一次采样转换每一流水级经过电容失配校准后的结果对齐，并相加得到最终的数字输出。
对于校准电容权重值的测量提取，既可以通过片上测量电路得到，也可以在片外计算得到，考虑到片上电路的实现代价，本发明从片外提取电容的校准值，包括以下步骤：
首先，对芯片输入一个标准正弦信号，进行A/D转换，并采集保存一段原始输出数据；
然后，基于这段数据，分别对需要进行电容校准的流水级进行电容权值搜索。可以根据实际情况，通过调节循环校准次数，电容失配校准级数，搜索深度，搜索参考的性能指标(比如SNDR，SFDR，ENOB等)等参数，以使得某个预设的性能指标达到最优，此时对应的电容权重值即为搜索得到的电容校准权重值；
最后，将得到的电容校准权重值写入片上所述的电容失配数字校准电路，供正常A/D转换时调用并以此计算出精确的转换结果。
下面以一个由2.5bit MDAC组成的12bit流水线型模数转换器为例进行详细说明。
如图10所示，是本发明实施例提供的2.5bit MDAC组成的12bit流水线型模数转换器及其电容失配数字校准系统的结构示意图。该系统包括6级流水线结构，电容失配数字校准模块，延时编码模块(差分电路以单端进行介绍)，其中6级流水线结构包括由2.5bitMDAC组成的前5级流水级和由2bit Flash模数转换器组成的最后第6级流水级。
由2.5bit MDAC组成的前5级流水级，每一级包括了2.5bit的Flash子模数转换器，2.5bit的MDAC。2.5bit的Flash子模数转换器由6个比较器，6个参考电压组成，其中，6个参考电压分别为-5/8Vref，-3/8Vref，-1/8Vref，1/8Vref，3/8Vref，5/8Vref。
本级2.5bit的Flash子模数转换器通过将输入信号与6个参考电压进行比较，得到6位温度计码，再将6位温度计码进行编码，转换为3bit二进制码。
2.5bit的MDAC由6个采样电容Cs，2个反馈电容Cf，1个运算放大器，若干开关组成。
2.5bit的Flash子模数转换器由6个比较器，6个参考电压组成。6个参考电压分别为-5/8Vref，-3/8Vref，-1/8Vref，1/8Vref，3/8Vref，5/8Vref。本级2.5bit的Flash子模数转换器通过将输入信号与6个参考电压进行比较，得到6位温度计码，再将6位温度计码进行编码，转换为3bit二进制码。2.5bit的Flash子模数转换器组成的最后第6级流水级。
2bit的Flash子模数转换器由3个比较器，3个参考电压组成，其中，3个参考电压分别为-1/2Vref，0，1/2Vref。本级2bit的Flash子模数转换器通过将输入信号与3个参考电压进行比较，得到3位温度计码，再将3位温度计码进行编码，转换为2bit二进制码。
输入信号首先输入到第一级由2.5bit MDAC组成的流水级电路中进行转换和放大，其输出包括两部分：一部分为转换的3bit数字输出，另一部分为转换余量放大信号。放大的余量信号进入第二级由2.5bit MDAC组成的流水级电路，继续进行转换和放大，得到电压余量放大信号后再传递给下一级进行处理。其各个模块电路均在Φ1，Φ2的控制下工作，当奇数级流水级采样时，偶数级流水级转换并放大余量输出；当奇数级流水级转换并放大余量输出时，偶数级流水级电路则采样上级输出的信号。当该输入信号到达最后一级2bitFlash模数转换器并完成转换，输出2bit数字码。此时，将该输入信号在前5级的由2.5bitMDAC组成的流水级的5个3bit数字输出码与由最后一级2bit Flash子模数转换器转换输出的2bit数字码，输入至电容失配校准模块，完成电容失配校准。最后输入延时编码模块，通过延时将每一次采样转换每一流水级经过电容失配校准后的结果对齐，并相加得到最终的数字输出。
本发明实施例从片外提取电容的校准值，包括以下步骤：
首先对芯片输入一个标准正弦信号，进行A/D转换，并采集保存一段原始输出数据，即由2.5bit的MDAC组成的前五级流水级的3bit数字输出，以及由2bit Flash子模数转换器组成的最后一级流水级的2bit输出，同时，设置循环校准次数，这里以循环校准次数为1示例。
流水线型模数转换器的结构决定了每一级流水级转换的数字码对应的权重会随着级数增加而减小。结合本实例的实际情况，前三级流水级输出的数据所占权重较大，故对前三级由2.5bit的MDAC组成的流水级的采样电容进行校准即可满足该12bit流水线型模数转换器的线性度要求，因此，设置电容失配校准级数为3。
令A1、A2、A3是第一级流水级2.5bit Flash子模数转换器的转换结果，也是第一级流水级2.5bit MDAC的数字输入。为了节省输出端口，子模数转换器已将2.5bit Flash子模数转换器的6bit温度计码转换为3bit二进制码(000-110)输出，故为了对第一级流水级的6个采样电容进行校准，需再将3bit二进制码(000-110)转换为6bit温度计码a1/a2/a3/a4/a5/a6。
然后，本级流水级对应的6个电容的权重进行归一化为单位1，根据实际需求，设置搜索深度为3。首先搜索温度计码a1对应的电容权重。以单位1为中心，0.1为步进，左右各搜索5次，将每次的搜索值乘以本流水级对应的6个电容的权重512，得到本次对温度计码a1对应的电容权重的搜索值。将本次搜索的温度计码a1对应的电容权重的搜索值带入上述保存的一段原始输出数据，乘以每次采样转换得到的温度计码a1，并与本级其他5个温度计码a2/a3/a4/a5/a6与其对应电容权值相加，得到第一级流水级的每次采样转换结果。将上述得到的第一级流水级的每次采样转换结果与其他5级流水级对应的采样转换结果相加，即可得到该12bit流水线型模数转换器的每次采样转换结果，并将该转换结果分析计算，得到温度计码a1对应的电容在不同搜索值下对应的某个预设的性能指标(比如SNDR，SFDR，ENOB等)。
选出其中性能指标最优时温度计码a1对应的电容的搜索值，作为该次搜索的最优值。再以得到的搜索的最优值为基础，0.01为步进，左右各搜索5次，重复上述步骤，得到新的最优值。再以新搜索的最优值为基础，0.001为步进，左右各搜索5次，重复上述步骤，即可得到第一级流水级温度计码a1对应的电容搜索深度为3的最优值，并将该值存储。
依次对第一级流水级的其它5个电容进行如上所示的搜索深度为3的电容搜索步骤，即可得到第一级流水级6个电容权值的校准值。
重复上述步骤，即可得到第二、三级流水级6个电容权值的校准值。
对前三级流水级的电容权值循环重复搜索几次，可使搜索到的电容校准值更加精确。
最后，将得到的权值写入片上所述的电容失配数字校准电路，供正常A/D转换时调用，将所提取的校准电容值与对应比较器比较得到的电容控制码相乘，得到经过电容失配校准后的每次采样转换每一级流水级的输出，再将该值输入至延时编码模块，延时对齐后，所得到的值相加，即可计算出精确的转换结果。仿真电容失配校准前的频谱图如图11所示，仿真电容失配校准后的频谱图如图12所示，性能对比如表1所示。
表1电容失配校准前后性能对比
| 性能指标 | 电容失配校准前 | 电容失配校准后 |
| SNR(dBc) | 58.387 | 70.155 |
| SNDR(dBc) | 52.235 | 70.143 |
| SFDR(dBc) | 57.301 | 102.032 |
| THD(dBc) | -53.441 | -95.695 |
| ENOB(Bit) | 8.384 | 11.359 |
本发明的实施例相较于现有技术，存在以下的技术优势：在需要进行采样电容权值校准的前m级由x bit MDAC组成的流水级，只需要少量的片上电路开销，即可完成采样电容的失配校准，有效的提高了流水线型模数转换器的转换精度，具有逻辑简单，硬件电路开销小，性价比高的特点；同时，电容失配值的提取算法可配置参数多。可以根据实际情况，通过调节循环校准次数，电容失配校准级数，搜索深度，搜索参考的性能指标(比如SNDR，SFDR，ENOB等)等参数，实现对电容失配值的准确提取，具有较大的拓展性。
以上结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，还可以对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域技术人员可以对本发明进行各种改动和变型，这些不脱离本发明的精神和范围的修改和变型也属于本发明权利要求及其等同技术的范围之内。
Claims (8)
1.一种模数转换器的校准系统，其特征在于：包括n级流水线结构的子模数转换器，子模数转换器的输出信号经电容失配数字校准电路模块连接延时编码模块，延时编码模块整体数字输出；所述的n级流水线结构包括由x bit MDAC组成的前n-1级流水级以及由y bitFlash子模数转换器组成的最后第n级流水级；所述的电容失配数字校准电路模块包括校准电容权重值提取模块、乘法器、加法器以及电容权重存储器，通过校准电容权重值提取模块获得校准电容权重值，并将其写入电容权重存储器，通过将所提取的校准电容权重值与对应比较器比较得到的电容控制码相乘后相加，得到经过电容失配校准后的每一级流水级转换值；所述的延时编码模块包括延时器和加法器，通过延时器的延时，将每一次采样转换每一流水级经过电容失配校准后的结果对齐，并通过加法器进行相加得到最终的数字输出。
2.根据权利要求1所述的模数转换器的校准系统，其特征在于：由x bit MDAC组成的前n-1级流水级当中，每一级包括了x bit的Flash子模数转换器和x bit的MDAC。
3.根据权利要求1所述的模数转换器的校准系统，其特征在于：当x＝n时，所述的x bit的Flash子模数转换器有2n-1个比较器，由2n-1个参考电压组成；所述的2n-1个参考电压分别为(-2n+2)/2n*Vref，(-2n+4)/2n*Vref，……，0，……，(2n-4)/2n*Vref，(2n-2)/2n*Vref；本级2n-1bit的Flash子模数转换器通过将输入信号与2n-1个参考电压进行比较，得到2n-1位温度计码，再将2n-1位温度计码进行编码，转换为n bit二进制码；当x＝n-0.5时，所述的xbit的Flash子模数转换器有2n-2个比较器，2n-2个参考电压组成；所述的2n-2个参考电压分别为(-2n+3)/2n*Vref，(-2n+5)/2n*Vref，……，(2n-5)/2n*Vref，(2n-3)/2n*Vref；本级2n-2bit的Flash子模数转换器通过将输入信号与2n-2个参考电压进行比较，得到2n-2位温度计码，再将2n-2位温度计码进行编码，转换为n bit二进制码；当x＝n时，所述的x bit的MDAC由2n-1个采样电容Cs、1个反馈电容Cf、1个运算放大器以及若干开关组成；当x＝n-0.5时，所述的x bit的MDAC由2n-2个采样电容Cs，2个反馈电容Cf，1个运算放大器以及若干开关组成。
4.根据权利要求3所述的模数转换器的校准系统，其特征在于：
所述的采样电容Cs和反馈电容Cf的电容值相等。
5.根据权利要求1所述的模数转换器的校准系统，其特征在于：y bit Flash子模数转换器组成的最后第n级流水级中，y bit的Flash子模数转换器由2y-1个比较器和2y-1个参考电压组成；所述的2y-1个参考电压分别为(-2y+2)/2y*Vref，(-2y+4)/2y*Vref，……，(2y-4)/2y*Vref，(2y-2)/2y*Vref；本级y bit的Flash子模数转换器通过将输入信号与2y-1个参考电压进行比较，得到2y-1位温度计码，再将2y-1位温度计码进行编码，转换为y bit二进制码。
6.根据权利要求1所述的模数转换器的校准系统，其特征在于：所述的校准电容权重值提取模块采用片外计算程序实现。
7.一种基于权利要求1-6中任一项所述模数转换器的校准系统的校准方法，其特征在于，包括以下步骤：
输入一个标准正弦信号，进行A/D转换并采集保存一段原始输出数据；
基于此段原始输出数据，分别对需要进行电容校准的流水级进行电容权值搜索；
通过调节参数使某个预设的性能指标达到最优，此时对应的电容权重值即为搜索得到的校准电容权重值；
将得到的校准电容权重值写入电容失配数字校准电路模块，供正常A/D转换时调用并以此计算出精确的转换结果。
8.根据权利要求7所述的校准方法，其特征在于：被调节的参数包括循环校准次数、电容失配校准级数、搜索深度以及搜索参考的性能指标，性能指标包括SNDR、SFDR和ENOB。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910765875.3A CN110504966B (zh) | 2019-08-19 | 2019-08-19 | 一种模数转换器的校准系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910765875.3A CN110504966B (zh) | 2019-08-19 | 2019-08-19 | 一种模数转换器的校准系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110504966A true CN110504966A (zh) | 2019-11-26 |
| CN110504966B CN110504966B (zh) | 2022-12-09 |
Family
ID=68588836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910765875.3A Active CN110504966B (zh) | 2019-08-19 | 2019-08-19 | 一种模数转换器的校准系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110504966B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112737584A (zh) * | 2020-12-31 | 2021-04-30 | 中国电子科技集团公司第十四研究所 | 一种片内全集成电容失配校准电路 |
| CN114448435A (zh) * | 2022-01-29 | 2022-05-06 | 中国科学院微电子研究所 | 一种比较器阈值误差校准方法、装置、设备及介质 |
| CN114665875A (zh) * | 2022-01-07 | 2022-06-24 | 中国电子科技集团公司第五十八研究所 | 一种基于流水线adc的电容失配校准系统及其校准方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070210853A1 (en) * | 2006-03-13 | 2007-09-13 | Kabushiki Kaisha Toshiba | Voltage generation circuit and semiconductor memory using the same |
| CN101499802A (zh) * | 2008-02-03 | 2009-08-05 | 深圳艾科创新微电子有限公司 | 一种改进型折叠结构adc |
| US20110128176A1 (en) * | 2009-11-30 | 2011-06-02 | Nxp B.V. | Analog to digital conversion circuit and method |
| CN103762982A (zh) * | 2014-01-16 | 2014-04-30 | 东南大学 | 一种模数转换器的电容失配快速校准电路及校准方法 |
| CN103905046A (zh) * | 2013-10-22 | 2014-07-02 | 新乡学院 | 一种9级十位流水线adc电路 |
| CN103905049A (zh) * | 2014-03-11 | 2014-07-02 | 中国科学院半导体研究所 | 一种高速快闪加交替比较式逐次逼近模数转换器 |
| CN104038220A (zh) * | 2013-03-06 | 2014-09-10 | 西安电子科技大学 | 一种16位流水线型模数转换器 |
| CN104363019A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其电容失配误差校准方法 |
| CN104363020A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其误差校准方法 |
| CN107294536A (zh) * | 2017-06-16 | 2017-10-24 | 电子科技大学 | 3bit流水线式ADC的时序控制方法 |
| CN107579740A (zh) * | 2017-08-25 | 2018-01-12 | 深圳清华大学研究院 | 提高流水线模数转换器输出精度的方法及模数转换器 |
-
2019
- 2019-08-19 CN CN201910765875.3A patent/CN110504966B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070210853A1 (en) * | 2006-03-13 | 2007-09-13 | Kabushiki Kaisha Toshiba | Voltage generation circuit and semiconductor memory using the same |
| CN101499802A (zh) * | 2008-02-03 | 2009-08-05 | 深圳艾科创新微电子有限公司 | 一种改进型折叠结构adc |
| US20110128176A1 (en) * | 2009-11-30 | 2011-06-02 | Nxp B.V. | Analog to digital conversion circuit and method |
| CN104038220A (zh) * | 2013-03-06 | 2014-09-10 | 西安电子科技大学 | 一种16位流水线型模数转换器 |
| CN103905046A (zh) * | 2013-10-22 | 2014-07-02 | 新乡学院 | 一种9级十位流水线adc电路 |
| CN103762982A (zh) * | 2014-01-16 | 2014-04-30 | 东南大学 | 一种模数转换器的电容失配快速校准电路及校准方法 |
| CN103905049A (zh) * | 2014-03-11 | 2014-07-02 | 中国科学院半导体研究所 | 一种高速快闪加交替比较式逐次逼近模数转换器 |
| CN104363019A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其电容失配误差校准方法 |
| CN104363020A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其误差校准方法 |
| CN107294536A (zh) * | 2017-06-16 | 2017-10-24 | 电子科技大学 | 3bit流水线式ADC的时序控制方法 |
| CN107579740A (zh) * | 2017-08-25 | 2018-01-12 | 深圳清华大学研究院 | 提高流水线模数转换器输出精度的方法及模数转换器 |
Non-Patent Citations (2)
| Title |
|---|
| LIANG LI等: "A 16-bit cascaded sigma-delta pipeline A/D converter", 《J. SEMICONDUCTOR》 * |
| 孙肖林等: "4-bit FLASH ADC行为级建模与仿真", 《现代电子技术》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112737584A (zh) * | 2020-12-31 | 2021-04-30 | 中国电子科技集团公司第十四研究所 | 一种片内全集成电容失配校准电路 |
| CN112737584B (zh) * | 2020-12-31 | 2023-08-01 | 中国电子科技集团公司第十四研究所 | 一种片内全集成电容失配校准电路 |
| CN114665875A (zh) * | 2022-01-07 | 2022-06-24 | 中国电子科技集团公司第五十八研究所 | 一种基于流水线adc的电容失配校准系统及其校准方法 |
| CN114448435A (zh) * | 2022-01-29 | 2022-05-06 | 中国科学院微电子研究所 | 一种比较器阈值误差校准方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110504966B (zh) | 2022-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106797220B (zh) | Dac电容阵列及模数转换器、降低模数转换器功耗的方法 | |
| CN103281083B (zh) | 带数字校正的逐次逼近全差分模数转换器及其处理方法 | |
| CN110504966A (zh) | 一种模数转换器的校准系统及方法 | |
| CN101222230B (zh) | 可校准电容失配和有限增益误差的流水线型模数转换器 | |
| CN108476024B (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
| US10084470B2 (en) | Analogue-digital converter of non-binary capacitor array with redundant bit and its chip | |
| CN107346975B (zh) | 一种sar型adc的高精度校准装置 | |
| CN102045067A (zh) | 提高逐次逼近adc输出信噪比的转换和校准算法及adc | |
| CN105049049A (zh) | 一种提高逐次逼近模数转换器dnl/inl的电容交换方法 | |
| CN107579740B (zh) | 提高流水线模数转换器输出精度的方法及模数转换器 | |
| CN106899300B (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
| CN111327324B (zh) | 一种适用于逐次逼近型模数转换器的电容阵列结构 | |
| CN103178855A (zh) | 应用于高精度逐次逼近模数转换器的三段式电容阵列结构 | |
| CN112367084A (zh) | 一种基于终端电容复用的逐次逼近型模数转换器量化方法 | |
| CN104168025A (zh) | 一种电荷式流水线逐次逼近型模数转换器 | |
| CN109412594A (zh) | 一种应用于单端逐次逼近型模数转换器的数字自校准方法 | |
| CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
| CN105049050A (zh) | 一种用于逐次逼近模数转换器的电荷重分配方法 | |
| CN106209106B (zh) | 一种提高混合电阻电容型模数转换器动态性能的位循环方法 | |
| CN111669178A (zh) | 一种高精度逐次逼近型模数转换器及其线性度校准方法 | |
| CN101282118A (zh) | 一种消去采样保持电路的流水线模数转换器及方法 | |
| US8493260B2 (en) | Successive approximation analog to digital converter | |
| CN110034762A (zh) | 一种采样频率可调的模数转换器 | |
| CN111740741A (zh) | 一种流水线型adc电容失配校准电路及方法 | |
| US8576106B2 (en) | Analog-digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215000 unit 505, a7 / F, 218 Xinghu street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee after: Xunxin Microelectronics (Suzhou) Co.,Ltd. Address before: 215000 unit 505, a7 / F, 218 Xinghu street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: ACELA MICRO CO.,LTD. |
|
| CP01 | Change in the name or title of a patent holder |