CN109412594A - 一种应用于单端逐次逼近型模数转换器的数字自校准方法 - Google Patents

Abstract

本发明公开了一种应用于单端逐次逼近型模数转换器的数字自校准方法，主DAC采用两段式结构，校准DAC为单个串联三段式（M+1）位电容阵列，采用“双寄存器”预判的方式实现校准码的回补，包括：校准DAC设计、获取误差码逻辑设计、获取校准码逻辑设计，工作模式分为校准模式和正常转换模式，校准模式测量出待校准位的误差电压，正常转换模式则相应的去补偿测量出的误差电压，以解决由于工艺制造误差引入的电容失配问题，有效的减小整体面积，且能够扩大校准范围，简化校准逻辑控制过程，提高回补校准码的效率。

Description

一种应用于单端逐次逼近型模数转换器的数字自校准方法

技术领域

本发明涉及模数转换器领域，具体为一种应用于单端逐次逼近型模数转换器的数字自校准方法。

背景技术

逐次逼近型模数转换器凭借着功耗低、面积小等优势获得广泛的应用，其原理是基于二分法的原理，即对于输入电压Vin,主DAC逐次对参考电压Vref进行N次二分操作，并通过比较器将输入电压Vin以及逐次二分操作的Vref进行比较，比较器输出结果为高电平时为“1”，比较器输出结构为低电平时为“0”，则可得出N位二进制码。

逐次逼近型模数转换器的转换精度和主DAC中各电容间的二进制权重比密切相关。然而，由于制造工艺误差带来的寄生效应和电容失配等影响，使得这种二进制权重比将不再严格维持且变化不可预测，从而严重限制了模数转换器的有效精度[1]。

文献[2]采用先判断误差符号，然后根据判断结果再决定校准DAC的初始态且校准DAC采用多重子阵列结构，极大的增加面积和功耗。

参考文献：

1.周文婷,李章全.SAR A/D转换器中电容失配问题的分析[J].微电子学,2007,37(2):199-203。

2.Dai P,Zhao Y,Sheng Y,et al.A self-calibration method forcapacitance mismatch in SAR ADC with split-capacitor DAC[J].MicroelectronicsJournal,2015,46(6):431-438。

发明内容

针对现有技术的不足之处，本发明提供一种应用于单端逐次逼近型模数转换器的校准方法，采用数字自校准技术有效减小由电容失配引起的限制精度的影响，达到校准的目的。

为了解决上述的问题，本发明采用的技术方案为：一种应用于单端逐次逼近型模数转换器的数字自校准方法，主DAC采用两段式结构，校准DAC为单个串联三段式(M+1)位电容阵列，采用“双寄存器”预判的方式实现校准码的回补；所述的M为主DAC中高位段的位数，即用单个串联三段式(M+1)位校准DAC电容阵列来校准高M位的电容误差电压；所述校准DAC的输出端串联一个单位电容C及一个到地调节电容C_adj，另外在每一分段电容的上极板及调节电容C_adj的上极板接共模电压为V_cm的开关，该方法包括以下步骤：

步骤一、校准模式，包括：

步骤(1-1)、测量高M位的误差电压：通过第一阶段和第二阶段的开关转换，在主DAC的输出端得到高位段各位的误差电压；

步骤(1-2)、校准DAC获取误差码：校准DAC的结构为单个串联三段式(M+1)位电容阵列结构，定义校准DAC下极板接GND为0，接V_ref为1以及高位段中电容较理想偏大时的误差为“正误差”，较理想偏小时的误差为“负误差”，校准DAC的初始状态设为1000000，最高位的“1”可看做符号位，当高位段某一位检测出“正误差”时，则校准DAC从初始态逐次“向上”加1，如1000000->1000001->1000010->1000011…..,由于下极板的开关不断切换，校准DAC的输出逐次逼近测量出的误差电压，直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码，同理，当检测出“负误差”时，则校准DAC从初始态逐次“向下”减1，如1000000->0111111->0111110->0111101…..直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码；

步骤(1-3)、将误差码转换成校准码：从误差码到校准码的转换通过下面公式完成：

式中DV_ε ⁽ⁱ⁾，i＝1,2…M为高位段中第i位的误差码当i＝M时，为高位段中第i位的校准码；

步骤二、正常转换模式，包括：

步骤(2-1)、回补校准码：在正常转换过程中，从最高位到低位依次转换，高位段转换时，需要相对应的回补校准模式时测量、计算出的校准码，以12位ADC为例，但不局限于12位，仅用于距离描述，回补校准码逻辑如下：

状态一：

(1.1)回补Cal_code_12(即D12)；

(1.2)配置两个寄存器，为下一位回补做准备：

Register1:D12+D11，

Register2:D11；

状态二：

(2.1)判断前一位(第12位)的转换结果Vop；

(2.2)回补第11位正确的校准码Cal_code_11，如果第12位输出结果为“1”，则回补Register1，反之舍弃D12，回补Register2；

(2.3)重新配置两个寄存器,为下一位回补做准备：

(2.3.1)如果第12位Vop＝“1”：

Register1:Register1+D10，

Register2:Register1-D11+D10；

(2.3.2)如果第12位Vop＝“0”：

Register1:Register2+D10，

Register2:Register2-D11+D10；

状态三：

(3.1)判断前一位(第11位)的转换结果Vop；

(3.2)回补第10位正确的校准码Cal_code_10，如果第11位输出结果为“1”，则回补Register1，反之舍弃D11，回补Register2；

(3.3)重新配置两个寄存器，为下一位回补做准备：

(3.3.1)如果第11位Vop＝“1”，

Register1:Register1+D9，

Register2:Register1-D10+D9；

(3.3.2)如果第11位Vop＝“0”，

Register1:Register2+D9，

Register2:Register2-D10+D9；

其中，D12、D11、D10等为误差测量后每一位所对应的校准码，Cal_code_12为第12位正确回补的校准码，Cal_code_11为第11位正确回补的校准码，以此类推，

依据此种回补校准码的方法，直到高M位回补完，低L位转换时，校准DAC保持高M位回补后的最后一个状态，直到所有位转换完毕，输出校准后的转换数据。

与现有技术相比，本发明的有益成果为：

主DAC采用分段式结构，有效的减小整体面积；校准DAC采用单个串联三段式(M+1)位电容阵列结构，减小面积且能够扩大校准范围，同时将校准DAC的初始态设为中间态，简化校准逻辑控制过程；此外，采用“双寄存器”预判的方式，提高回补校准码的效率；通过仿真验证，有效的提高了精度。

附图说明

图1为自校准SAR ADC工作流程图。

图2为自校准SAR ADC整体结构图。

图3为串联三段式7位校准DAC阵列。

图4为本发明获取误差码第一阶段主DAC的连接示意图。

图5为本发明获取误差码第二阶段主DAC的连接示意图。

图6为正常转换模式的时序图。

具体实施方式

下面结合附图随本发明作更进一步的说明。

本发明提出了一种应用于单端SAR ADC的数字自校准方法。工作过程分为校准模式和正常转换模式，自校准SAR ADC工作流程如图1所示。图中N为误差测量循环次数。首先进入校准模式，进行高M位误差电压测量、误差码获取以及校准码获取，并将校准码存储于寄存器中。然后进入正常转换模式，在每一位转换时，通过校准DAC回补相应的校准电压，从而达到校准误差电压的目的。

以一个12位的自校准SAR ADC为例介绍，图2为12位自校准SAR ADC的整体结构图，主DAC采用高6位+低6位的两段式结构，校准DAC采用单个串联三段式7位电容阵列结构来校准主DAC高6位的误差电压，图中实线连接为校准模式时的连接方式，图中虚线连接为正常转换模式时的连接方式。

图3为本发明校准DAC的结构图，校准DAC采用单个串联三段式7位电容阵列结构来校准主DAC高6位的误差电压。所述校准DAC的输出端串联一个单位电容C及一个到地调节电容C_adj，另外在每一分段电容的上极板及调节电容C_adj的上极板接共模电压为V_cm的开关。

校准方法包括以下步骤。

步骤一、校准模式，包括：

步骤(1-1)、测量高M位的误差电压：通过第一阶段和第二阶段的开关转换，在主DAC的输出端得到高位段各位的误差电压。

1)主DAC第一阶段：

主DAC第一阶段指预充电阶段，即高位段中测量某一位的误差电压时，将该位的电容下极板及低位等效电容下极板接GND,高位段中其余位接V_ref，此外，主DAC输出端接共模电压V_cm。如图4所示，在获取最高位电容C_M和其余低位电容之间的失配误差时，将最高位电容C_M及C_L,tot下极板接GND，高位段其余位下极板接V_ref，此时主DAC上存储的电荷量为：

式中C_L,tot为低位段总电容与桥接电容的等效电容；

2)主DAC第二阶段：

主DAC第二阶段指电荷重分配阶段，即高位段中测量某一位的误差电压时，首先断开主DAC输出端接的共模电压V_cm，其次将该位的电容下极板接V_ref,其余位全部接地。如图5所示，在获取最高位电容C_M和其余低位电容之间的失配误差时，将最高位电容C_M下极板接V_ref，高位段其余位及低位等效电容C_L,tot接GND，此时假设主DAC的输出端的输出电压为V_X，则主DAC上存储的电荷量为：

由两个阶段(1)式和(2)式的电荷守恒得：

由(3)式得出最高位的误差电压为：

通过校准DAC和比较器逐次逼近这个误差电压，得到此误差电压相对应的误差码。

步骤(1-2)、校准DAC获取误差码：校准DAC的结构为单个串联三段式(M+1)位电容阵列结构，定义校准DAC下极板接GND为0，接V_ref为1以及高位段中电容较理想偏大时的误差为“正误差”，较理想偏小时的误差为“负误差”，校准DAC的初始状态设为1000000，最高位的“1”可看做符号位，当高位段某一位检测出“正误差”时，则校准DAC从初始态逐次“向上”加1，如1000000->1000001->1000010->1000011…..,由于下极板的开关不断切换，校准DAC的输出逐次逼近测量出的误差电压，直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码，同理，当检测出“负误差”时，则校准DAC从初始态逐次“向下”减1，如1000000->0111111->0111110->0111101…..直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码。

步骤(1-3)、将误差码转换成校准码：从误差码到校准码的转换通过下面公式完成：

式中DV_ε ⁽ⁱ⁾，i＝1,2…M为高位段中第i位的误差码当i＝M时，为高位段中第i位的校准码。

步骤二、正常转换模式，包括：

步骤(2-1)、回补校准码：在正常转换过程中，此过程时序如图6所示，从最高位到低位依次转换，高位段转换时，需要相对应的回补校准模式时测量、计算出的校准码，以12位ADC为例，但不局限于12位，仅用于距离描述，回补校准码逻辑如下：

状态一：

(1.1)回补Cal_code_12(即D12)；

(1.2)配置两个寄存器，为下一位回补做准备：

Register1:D12+D11，

Register2:D11；

状态二：

(2.1)判断前一位(第12位)的转换结果Vop；

(2.2)回补第11位正确的校准码Cal_code_11，如果第12位输出结果为“1”，则回补Register1，反之舍弃D12，回补Register2；

(2.3)重新配置两个寄存器,为下一位回补做准备：

(2.3.1)如果第12位Vop＝“1”：

Register1:Register1+D10，

Register2:Register1-D11+D10；

(2.3.2)如果第12位Vop＝“0”：

Register1:Register2+D10，

Register2:Register2-D11+D10；

状态三：

(3.1)判断前一位(第11位)的转换结果Vop；

(3.2)回补第10位正确的校准码Cal_code_10，如果第11位输出结果为“1”，则回补Register1，反之舍弃D11，回补Register2；

(3.3)重新配置两个寄存器，为下一位回补做准备：

(3.3.1)如果第11位Vop＝“1”，

Register1:Register1+D9，

Register2:Register1-D10+D9；

(3.3.2)如果第11位Vop＝“0”，

Register1:Register2+D9，

Register2:Register2-D10+D9；

其中，D12、D11、D10等为误差测量后每一位所对应的校准码，Cal_code_12为第12位正确回补的校准码，Cal_code_11为第11位正确回补的校准码，以此类推。

依据此种回补校准码的方法，直到高6位回补完，低6位转换时，校准DAC保持高6位回补后的最后一个状态，直到所有位转换完毕，输出校准后的转换数据。

以上所述仅为本发明的优选实施方式，本发明的保护范围并不以以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护内容。

Claims (2)

1.一种应用于单端逐次逼近型模数转换器的数字自校准方法，其特征在于：主DAC采用两段式结构，校准DAC为单个串联三段式(M+1)位电容阵列，采用“双寄存器”预判的方式实现校准码的回补；所述的M为主DAC中高位段的位数，即用单个串联三段式(M+1)位校准DAC电容阵列来校准高M位的电容误差电压；所述校准DAC的输出端串联一个单位电容C及一个到地调节电容C_adj，另外在每一分段电容的上极板及调节电容C_adj的上极板接共模电压为V_cm的开关，该方法包括以下步骤：

步骤一、校准模式，包括：

步骤(1-1)、测量高M位的误差电压：通过第一阶段和第二阶段的开关转换，在主DAC的输出端得到高位段各位的误差电压；

步骤(1-2)、校准DAC获取误差码：校准DAC的结构为单个串联三段式(M+1)位电容阵列结构，定义校准DAC下极板接GND为0，接V_ref为1以及高位段中电容较理想偏大时的误差为“正误差”，较理想偏小时的误差为“负误差”，校准DAC的初始状态设为1000000，最高位的“1”可看做符号位，当高位段某一位检测出“正误差”时，则校准DAC从初始态逐次“向上”加1，如1000000->1000001->1000010->1000011…..,由于下极板的开关不断切换，校准DAC的输出逐次逼近测量出的误差电压，直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码，同理，当检测出“负误差”时，则校准DAC从初始态逐次“向下”减1，如1000000->0111111->0111110->0111101…..直到比较器翻转，此时校准DAC对应的二进制码为该位误差电压所对应的误差码；

步骤(1-3)、将误差码转换成校准码：从误差码到校准码的转换通过下面公式完成：

式中为高位段中第i位的误差码当i＝M时，为高位段中第i位的校准码；

步骤二、正常转换模式，包括：

步骤(2-1)、回补校准码：在正常转换过程中，从最高位到低位依次转换，高位段转换时，需要相对应的回补校准模式时测量、计算出的校准码，以12位ADC为例，但不局限于12位，仅用于距离描述，回补校准码逻辑如下：

状态一：

(1.1)回补Cal_code_12(即D12)；

(1.2)配置两个寄存器，为下一位回补做准备：

Register1:D12+D11，

Register2:D11；

状态二：

(2.1)判断前一位(第12位)的转换结果Vop；

(2.2)回补第11位正确的校准码Cal_code_11，如果第12位输出结果为“1”，则回补Register1，反之舍弃D12，回补Register2；

(2.3)重新配置两个寄存器,为下一位回补做准备：

(2.3.1)如果第12位Vop＝“1”：

Register1:Register1+D10，

Register2:Register1-D11+D10；

(2.3.2)如果第12位Vop＝“0”：

Register1:Register2+D10，

Register2:Register2-D11+D10；

状态三：

(3.1)判断前一位(第11位)的转换结果Vop；

(3.2)回补第10位正确的校准码Cal_code_10，如果第11位输出结果为“1”，则回补Register1，反之舍弃D11，回补Register2；

(3.3)重新配置两个寄存器，为下一位回补做准备：

(3.3.1)如果第11位Vop＝“1”，

Register1:Register1+D9，

Register2:Register1-D10+D9；

(3.3.2)如果第11位Vop＝“0”，

Register1:Register2+D9，

Register2:Register2-D10+D9；

其中，D12、D11、D10等为误差测量后每一位所对应的校准码，Cal_code_12为第12位正确回补的校准码，Cal_code_11为第11位正确回补的校准码，以此类推，

依据此种回补校准码的方法，直到高M位回补完，低L位转换时，校准DAC保持高M位回补后的最后一个状态，直到所有位转换完毕，输出校准后的转换数据。

2.如权利要求1所述的一种应用于单端逐次逼近型模数转换器的数字自校准方法，其特征在于，步骤(1-1)的具体过程如下：

1)主DAC第一阶段：

主DAC第一阶段指预充电阶段，即高位段中测量某一位的误差电压时，将该位的电容下极板及低位等效电容下极板接GND,高位段中其余位接V_ref，此外，主DAC输出端接共模电压V_cm，如在获取最高位电容C_M和其余低位电容之间的失配误差时，将最高位电容C_M及C_L,tot下极板接GND，高位段其余位下极板接V_ref，此时主DAC上存储的电荷量为：

式中C_L,tot为低位段总电容与桥接电容的等效电容；

2)主DAC第二阶段：

主DAC第二阶段指电荷重分配阶段，即高位段中测量某一位的误差电压时，首先断开主DAC输出端接的共模电压V_cm，其次将该位的电容下极板接V_ref,其余位全部接地；如在获取最高位电容C_M和其余低位电容之间的失配误差时，将最高位电容C_M下极板接V_ref，高位段其余位及低位等效电容C_L,tot接GND，此时假设主DAC的输出端的输出电压为V_X，则主DAC上存储的电荷量为：

由两个阶段(1)式和(2)式的电荷守恒得：

由(3)式得出最高位的误差电压为：

通过校准DAC和比较器逐次逼近这个误差电压，得到此误差电压相对应的误差码。