CN111669178B - 一种高精度逐次逼近型模数转换器及其线性度校准方法 - Google Patents

Abstract

本发明涉及一种高精度逐次逼近型模数转换器及其线性度校准方法，所述方法包括：根据接收的使能信号选择校准模式或工作模式，若选择所述校准模式，则输出参考信号；根据所述参考信号得到第一误差信号；根据所述第一误差信号和第一输出信号，计算得到权重系数；对所述权重系数进行存储。若选择所述工作模式，则输出待转换信号；根据所述待转换信号得到第二误差信号；根据所述第二误差信号和所述权重系数，计算得到校准信号，并对其进行输出。本发明的方法将数字后台自校准算法与分段型SAR ADC的电路架构相结合，在有效改善转换器线性度的同时，显著优化转换器的功耗、芯片面积和数据转换率。

Description

一种高精度逐次逼近型模数转换器及其线性度校准方法

技术领域

本发明属于电子电路技术领域，具体涉及一种高精度逐次逼近型模数转换器及其线性度校准方法。

背景技术

模数转换器(ADC)能够将模拟信号转换成数字信号，是获取自然界信息的关键手段。作为获取信息的重要媒介，ADC被广泛应用于工业测量，无线通信，图像识别等领域。随着科技的进一步发展，各领域对信息的高效获取是要求越来越多，高速、高精度ADC的需求不断增多。

ADC的种类很多，主要包括：Sigma-Delta转换器(Sigma-Delta ADC)、单斜模数转换器(single slope ADC)、高精度逐次逼近型模数转换器(SAR ADC)、快闪式模数转化器(Flash ADC)和流水线模数转换器(Pipeline ADC)等。相比于其他ADC，SAR ADC由于其结构简单、工艺兼容度高等特点在低速低功耗的应用场合备受青睐。

对于传统的SAR ADC结构，其内部的电容型数模转换器(CDAC)的电容面积和总电容值随着量化精度的提高呈指数增长趋势，所以采用传统结构的高精度SAR ADC在功耗、芯片面积、采样率等性能及成本方面代价太大。虽然通过采用电容分段型结构，CDAC的电容数目和芯片面积可以有效减小，但是该结构中桥接电容(split cap)会严重破坏SAR ADC的线性度。

因此，提出一种高精度逐次逼近型模数转换器及其线性度校准方法是很有必要的。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种高精度逐次逼近型模数转换器及其线性度校准方法。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种高精度逐次逼近型模数转换器的线性度校准方法，包括：

根据接收的使能信号选择校准模式或工作模式，

若选择所述校准模式，则输出参考信号，

根据所述参考信号得到第一误差信号；

根据所述第一误差信号和第一输出信号，计算得到权重系数；

对所述权重系数进行存储。

在本发明的一个实施例中，还包括：

若选择所述工作模式，则输出待转换信号，

根据所述待转换信号得到第二误差信号；

根据所述第二误差信号和存储的所述权重系数，计算得到校准信号，并对其进行输出。

在本发明的一个实施例中，所述参考信号的数目与所述高精度逐次逼近型模数转换器的电容阵列个数相同。

在本发明的一个实施例中，所述第一误差信号为在未校准情况下，所述高精度逐次逼近型模数转换器根据所述参考信号输出的数字信号；

所述第一输出信号为在理想情况下，所述高精度逐次逼近型模数转换器根据所述参考信号输出的数字信号。

在本发明的一个实施例中，所述第二误差信号为在未校准情况下，所述高精度逐次逼近型模数转换器根据所述待转换信号输出的数字信号。

在本发明的一个实施例中，根据所述第一误差信号和第一输出信号，计算得到权重系数，包括：

按以下方程式确定所述权重系数，

其中，μ_i(i＝1,2,3,…n)表示所述高精度逐次逼近型模数转换器的第i个电容阵列的权重系数，

表示在未校准情况下，所述高精度逐次逼近型模数转换器的第i个电容阵列根据第k个参考信号输出的信号，/>

的集合为所述第一误差信号，D_k(k＝1,2,3,…n)表示在理想情况下，所述高精度逐次逼近型模数转换器根据第k个参考信号输出的信号，D_k的集合为所述第一输出信号。

在本发明的一个实施例中，根据所述第二误差信号和所述权重系数，计算得到校准信号，并对其进行输出，包括：

按照下式确定所述校准信号，并将其输出，

Dout＝μ₁d′₁+μ₂d′₂+μ₃d′₃+,…,+μ_nd'_n，

其中，d′_i(i＝1,2,3,…n)表示在未校准情况下，所述高精度逐次逼近型模数转换器的第i个电容阵列根据所述待转换信号输出的信号，d′_i的集合为所述第二误差信号。

本发明提供了一种高精度逐次逼近型模数转换器，适用于上述实施例中任意一项所述的高精度逐次逼近型模数转换器的线性度校准方法，包括：

参考电压源模块，用于提供参考信号；

信号通路选择模块，用于根据接收的使能信号选择校准模式，并根据选择的校准模式输出所述参考信号，或者用于根据接收的使能信号选择工作模式，并根据选择的工作模式输出待转换信号；

转换器模块，用于根据所述参考信号得到第一误差信号，或者用于根据所述待转换信号得到第二误差信号；

权重计算校准模块，用于根据所述第一误差信号和第一输出信号，计算得到权重系数；

存储模块，用于对所述权重系数进行存储。

在本发明的一个实施例中，所述权重计算校准模块，用于根据所述第二误差信号和存储的所述权重系数，计算得到校准信号，并对其进行输出。

在本发明的一个实施例中，还包括使能信号产生模块，用于产生所述使能信号。

与现有技术相比，本发明的有益效果在于：

本发明的方法将数字后台自校准算法与分段型SAR ADC的电路架构相结合，在SARADC进行正常的模数转换之前先进入校准模式，完成对各个电容阵列非理想信息的提取，并将提取到的非理想信息以各个电容阵列的权重系数的形式进行存储，然后SAR ADC进入工作模式，通过将每次模数转换结果和所述权重系数相乘的方式实现对线性度的校准目的，在有效改善转换器线性度的同时，显著优化转换器的功耗、芯片面积和数据转换率，而且本发明的SAR ADC在进入工作模式后不影响它的其它电路性能。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明实施例提供的一种SAR ADC的线性度校准方法的流程图；

图2是本发明实施例提供的一种SAR ADC的结构示意图；

图3是本发明实施例提供的另一种SAR ADC的结构示意图；

图4是本发明实施例提供的一种SAR ADC同相输入端的CDAC电路图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种高精度逐次逼近型模数转换器及其线性度校准方法进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

实施例一

请参见图1，图1是本发明实施例提供的一种SAR ADC的线性度校准方法的流程图，如图所示，本实施例的SAR ADC的线性度校准方法包括：

根据接收的使能信号选择校准模式或工作模式，

本实施例的校准方法的实现依赖的电路工作模式包括：校准模式(Calibrationmode)和工作模式(Normal mode)。当使能信号为高电平时，校准模式被使能，此时，SAR ADC进入校准模式，对各个电容阵列的非理想信息进行提取并存储；当使能信号为低电平时，工作模式被使能，此时，SAR ADC进入工作模式，进行正常模数转换。

若选择校准模式，则执行以下步骤：

步骤(1)：若选择所述校准模式，则输出参考信号；

在本实施例中，所述参考信号的数目与所述SAR ADC转换器的电容阵列个数相同，而且每路参考信号的值为所述SAR ADC转换器的外部输入参考信号的n倍，其中0<n<1。

步骤(2)：根据所述参考信号得到第一误差信号；

在本实施例中，所述第一误差信号为在未校准情况下，所述SAR ADC根据所述参考信号输出的信号；

步骤(3)：根据所述第一误差信号和第一输出信号，计算得到权重系数；

在本实施例中，所述第一输出信号为在理想情况下，所述SAR ADC根据所述参考信号输出的数字信号，对理想的转换器，每个输入信号都有一个确定的输出结果与之对应。

进一步地，按以下方程式确定所述权重系数，

其中，μ_i(i＝1,2,3,…n)表示所述高精度逐次逼近型模数转换器的第i个电容阵列的权重系数，

表示在未校准情况下，所述高精度逐次逼近型模数转换器的第i个电容阵列根据第k个参考信号输出的信号，/>

的集合为所述第一误差信号，D_k(k＝1,2,3,…n)表示在理想情况下，所述高精度逐次逼近型模数转换器根据第k个参考信号输出的信号，D_k的集合为所述第一输出信号。

步骤(4)：对所述权重系数进行存储。

具体地，对所述SAR ADC转换器的每个电容阵列的权重系数分别进行存储。

进一步地，若选择工作模式，则执行以下步骤：

步骤(1)：若选择所述工作模式，则输出待转换信号；

在本实施例中，所述待转换信号为在工作模式下需要进行正常的模数转换的信号。

步骤(2)：根据所述待转换信号得到第二误差信号；

在本实施例中，所述第二误差信号为在未校准情况下，所述高精度逐次逼近型模数转换器根据所述待转换信号输出的信号。

步骤(3)：根据所述第二误差信号和存储的所述权重系数，计算得到校准信号，并对其进行输出。

在本实施例中，按照下式确定所述校准信号，并将其输出，

Dout＝μ₁d′₁+μ₂d'₂+μ₃d′₃+,…,+μ_nd'_n (2)，

其中，d′_i(i＝1,2,3,…n)表示在未校准情况下，所述高精度逐次逼近型模数转换器的第i个电容阵列根据所述待转换信号输出的信号，d′_i的集合为所述第二误差信号。

本实施例的方法将数字后台自校准算法与分段型SAR ADC的电路架构相结合，在SAR ADC进行正常的模数转换之前先进入校准模式，完成对各个电容阵列非理想信息的提取，并将提取到的非理想信息以各个电容阵列的权重系数的形式进行存储，然后SAR ADC进入工作模式，通过将每次模数转换结果和所述权重系数相乘的方式实现对线性度的校准目的。本实施例的方法在有效改善转换器线性度的同时，显著优化转换器的功耗、芯片面积和数据转换率。

实施例二

本实施例提供了一种高精度逐次逼近型模数转换器，适用于实施例一所述的高精度逐次逼近型模数转换器的线性度校准方法。请参见图2，图2是本发明实施例提供的一种SAR ADC的结构示意图，如图所示，本实施例的SAR ADC包括：参考电压源模块1、信号通路选择模块2、转换器模块3、权重计算校准模块4、存储模块5。其中，参考电压源模块1用于提供参考信号。信号通路选择模块2用于根据接收的使能信号选择校准模式，并根据选择的校准模式输出所述参考信号，或者用于根据接收的使能信号选择工作模式，并根据选择的工作模式输出待转换信号。转换器模块3用于根据所述参考信号得到第一误差信号，或者用于根据所述待转换信号得到第二误差信号。权重计算校准模块4包括权重计算单元401和权重校准单元402，其中，权重计算单元401用于根据所述第一误差信号和第一输出信号，计算得到权重系数；权重校准单元402用于根据所述第二误差信号和存储的所述权重系数，计算得到校准信号，并对其进行输出。存储模块5用于对所述权重系数进行存储。进一步地，还包括使能信号产生模块6，用于产生所述使能信号。

在本实施例中，信号通路选择模块2可以是数据选择器，当接收的使能信号为高电平时，选择输出参考电压源模块1提供的参考信号，当接收的使能信号为低电平时，选择输出外部输入的待转换信号。转换器模块3可以是一个差分型多分段的ADC CORE，实现输入信号的模数转换，参考电压源模块1提供的参考信号的数目与所述ADC CORE的电容阵列个数相同，而且每路参考信号的值为所述ADC CORE的外部输入参考信号的n倍，其中0<n<1。存储模块5可以是由非易失只读存储器(NVROM)组成的查找表(LUT)，其中，所述ADC CORE的每一个电容阵列的权重系数分别存储在对应的所述NVROM中。本实施例的SAR ADC在进入工作模式后不影响它的其它电路性能。

实施例三

本实施例以16位4分段的SAR ADC结构为例具体说明实施例一的校准方法，本实施例校准算法的实现所依赖的电路结构如图3所示，其中，参考电压源模块1提供4路参考信号(ref1、ref2、ref3、ref4)，外部电路(图中未示出)提供待转换信号(VIP、VIN)，转换器模块3是一个差分型四分段的ADC CORE，存储模块5是由四个非易失只读存储器(NVROM1、NVROM2、NVROM3、NVROM4)组成的LUT，使能信号产生模块(图中未示出)提供使能信号Cali。

具体地，差分型四分段的ADC CORE的同相输入端的CDAC电路图如图4所示，其中，C_PT为同相输入端CDAC的终端电容，其电容值等于CDAC单位电容值Cu；三个桥接电容分别为C_S1、C_S2和C_S3，其电容值都等于Cu；C_P0～C_P3构成第一电容阵列C_array1，其电容值分别为Cu、2Cu、4Cu和8Cu；C_P4～C_P7构成第二电容阵列C_array2，其电容值分别为Cu、2Cu、4Cu和8Cu；C_P8～C_P11构成第三电容阵列C_array3，其电容值分别为Cu、2Cu、4Cu和8Cu；C_P12～C_P15构成第四电容阵列C_array4，其电容值分别为Cu、2Cu、4Cu和8Cu。第一桥接电容C_S1连接在第一电容阵列C_array1和第二电容阵列C_array2的顶极板之间；第二桥接电容C_S2连接在第二电容阵列C_array2和第三电容阵列C_array3的顶极板之间；第三桥接电容C_S3连接在第三电容阵列C_array3和第四电容阵列C_array4的顶极板之间。差分型四分段的ADC CORE的反相输入端的CDAC结构与同相输入端的CDAC结构完全相同，在此不再赘述。

在本实施例中，NVROM1～NVROM4分别用于存储电容阵列C_array1～C_array4的权重系数μ₁～μ₄。参考电压源模块1提供的4路参考信号的值分别为ref1＝7/8REF，ref2＝5/8REF，ref3＝3/8REF，ref1＝1/8REF，其中，REF为所述差分型四分段的ADC CORE的参考电压。

当使能信号Cali为高电平时，本实施例的SAR ADC进入校准模式(Calibrationmode)，当使能信号Cali为低电平时，本实施例的SAR ADC进入工作模式(Normal mode)，此时，转换器进入正常模数转换状态。

在校准模式下本实施例的SAR ADC工作原理如下：

外部输入待转换信号VIP和VIN被隔离断开，ADC CORE的差分输入电压VP和VN分别由信号通路选择模块2提供，在校准模式下信号通路选择模块2依次选择参考电压源模块1提供的参考信号ref1、ref2、ref3和ref4，ADC CORE的输入信号VP和VN分别为7/8REF和1/8REF、5/8REF和3/8REF、3/8REF和5/8REF、1/8REF和7/8REF。假设SAR ADC不存在器件失配等非理想因素，则SAR ADC的输出Dout始终等于ADC CORE的输出信号DOUT_raw，也就是在未校准情况下，所述SAR ADC根据所述参考信号得到的信号，ADC CORE的输出信号DOUT_raw分别表示为DRC1[15:0]、DRC2[15:0]、DRC3[15:0]和DRC4[15:0]。在理想情况下，所述SAR ADC根据所述参考信号得到的信号DRC1[15:0]、DRC2[15:0]、DRC3[15:0]和DRC4[15:0]的十进制结果分别为57343、40959、24575和8191。那么以下四个等式成立：

由于DRC1[15:0]、DRC2[15:0]、DRC3[15:0]和DRC4[15:0]为已知数据，故可以由上述四个等式求得电容阵列的权重系数μ₁～μ₄。

得到电容阵列的权重系数μ₁～μ₄的结果后，将其分别存储在LUT的NVROM1～NVROM4中，同时SAR ADC退出校准工作模式，进入正常的模数转换工作模式。

在校准模式下本实施例的SAR ADC工作原理如下：

参考电压源模块1输出到信号通路选择模块2的通路被断开，ADC CORE的差分输入电压VP和VN由信号通路选择模块2选择的外部输入待转换信号VIP和VIN提供，进入正常的模数转换工作模式后，ADC CORE量化待转换信号VIP和VIN得到未校准的初始16位量化结果DOUT_raw[15:0]也就是第二误差信号。然后，通过DOUT_raw[15:0]和电容阵列的权重系数μ₁～μ₄分段矩阵相乘，得到校准信号Dout[15:0]，计算公式如下：

本实施例的方法将数字后台自校准算法与分段型SAR ADC的电路架构相结合，在SAR ADC进行正常的模数转换之前先进入校准模式，完成对各个电容阵列非理想信息的提取，并将提取到的非理想信息以各个电容阵列的权重系数的形式进行存储，然后SAR ADC进入工作模式，通过将每次模数转换结果和所述权重系数相乘的方式实现对线性度的校准目的，在有效改善转换器线性度的同时，显著优化转换器的功耗、芯片面积和数据转换率。而且本实施例的SAR ADC在进入工作模式后不影响它的其它电路性能。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种高精度逐次逼近型模数转换器的线性度校准方法，其特征在于，包括：

根据接收的使能信号选择校准模式或工作模式，

若选择所述校准模式，则输出参考信号；

根据所述参考信号得到第一误差信号，所述第一误差信号为在未校准情况下，所述高精度逐次逼近型模数转换器根据所述参考信号输出的数字信号；

根据所述第一误差信号和第一输出信号，计算得到权重系数，所述第一输出信号为在理想情况下，所述高精度逐次逼近型模数转换器根据所述参考信号输出的数字信号；其中，按以下方程式确定所述权重系数，

其中，μ_i(i＝1,2,3,…n)表示所述高精度逐次逼近型模数转换器的第i个电容阵列的权重系数，

表示在未校准情况下，所述高精度逐次逼近型模数转换器的第i个电容阵列根据第k个参考信号输出的信号，/>

的集合为所述第一误差信号，D_k(k＝1,2,3,…n)表示在理想情况下，所述高精度逐次逼近型模数转换器根据第k个参考信号输出的信号，D_k的集合为所述第一输出信号；

对所述权重系数进行存储；

若选择所述工作模式，则输出待转换信号；

根据所述待转换信号得到第二误差信号，所述第二误差信号为在未校准情况下，所述高精度逐次逼近型模数转换器根据所述待转换信号输出的数字信号；

根据所述第二误差信号和存储的所述权重系数，计算得到校准信号，并对其进行输出。

2.根据权利要求1所述的方法，其特征在于，所述参考信号的数目与所述高精度逐次逼近型模数转换器的电容阵列个数相同。

3.根据权利要求根据权利要求1所述的方法，其特征在于，根据所述第二误差信号和所述权重系数，计算得到校准信号，并对其进行输出，包括：

按照下式确定所述校准信号，并将其输出，

Dout＝μ₁d′₁+μ₂d'₂+μ₃d′₃+,…,+μ_nd'_n，

其中，d′_i(i＝1,2,3,…n)表示在未校准情况下，所述高精度逐次逼近型模数转换器的第i个电容阵列根据所述待转换信号输出的信号，d′_i的集合为所述第二误差信号。

4.一种高精度逐次逼近型模数转换器，其特征在于，适用于如权利要求1-3任意一项所述的高精度逐次逼近型模数转换器的线性度校准方法，包括：

参考电压源模块，用于提供参考信号；

信号通路选择模块，用于根据接收的使能信号选择校准模式，并根据选择的校准模式输出所述参考信号，或者用于根据接收的使能信号选择工作模式，并根据选择的工作模式输出待转换信号；

转换器模块，用于根据所述参考信号得到第一误差信号，或者用于根据所述待转换信号得到第二误差信号；

权重计算校准模块，用于根据所述第一误差信号和第一输出信号，计算得到权重系数；用于根据所述第二误差信号和存储的所述权重系数，计算得到校准信号，并对其进行输出；

存储模块，用于对所述权重系数进行存储；

其中，所述第一误差信号为在未校准情况下，所述高精度逐次逼近型模数转换器根据所述参考信号输出的数字信号；所述第一输出信号为在理想情况下，所述高精度逐次逼近型模数转换器根据所述参考信号输出的数字信号；所述第二误差信号为在未校准情况下，所述高精度逐次逼近型模数转换器根据所述待转换信号输出的数字信号；其中，按以下方程式确定所述权重系数，

其中，μ_i(i＝1,2,3,…n)表示所述高精度逐次逼近型模数转换器的第i个电容阵列的权重系数，

表示在未校准情况下，所述高精度逐次逼近型模数转换器的第i个电容阵列根据第k个参考信号输出的信号，/>

的集合为所述第一误差信号，D_k(k＝1,2,3,…n)表示在理想情况下，所述高精度逐次逼近型模数转换器根据第k个参考信号输出的信号，D_k的集合为所述第一输出信号。

5.根据权利要求4所述的高精度逐次逼近型模数转换器，其特征在于，还包括使能信号产生模块，用于产生所述使能信号。

Images