CN103929178B - 逐次逼近模数转换器及其转换方法 - Google Patents

Abstract

本发明中公开一种逐次逼近模数转换器及其转换方法，其中该逐次逼近模数转换器包括：带冗余位的分段多级电容阵列、比较器、权重存储电路、编码重建电路以及控制逻辑电路。本发明可以实现降低电路设计的复杂度，节省版图面积和功耗，且不需要辅助电容阵列、辅助开关和控制逻辑，就能精确测量电容失配误差并进行电容失配误差校正。

Description

逐次逼近模数转换器及其转换方法

技术领域

本发明涉及模数转换器技术领域，更确切的说涉及一种逐次逼近模数转换器及其转换方法。

背景技术

逐次逼近型模数(A/D，Analog to Digital)转换器通常包含一个电容阵列，该阵列的精度决定了逐次逼近型A/D转换器的精度。在逐次逼近型A/D转换器的实现中，会遇到三个问题：

(1)结构问题：

(a)如果电容阵列采用单段结构，需要单位电容个数为:

$2^{N_s}---\left(1\right)$

其中N_s为A/D转换器的精度,可见单位电容的个数随A/D转换器精度的增加呈指数增加，当N_s较大时，需要的芯片面积和功耗都非常大，通常N_s大于10时，需要进行电容失配误差修调。

(b)如果电容阵列采用传统的分段结构，需要的单位电容数可以大幅度减少，例如，N_s为偶数时分为相同的两端结构，需要的单位电容个数为:

$2\·2^{N_s/2}+1---\left(2\right)$

可见，需要的单位电容个数减少，特别是在N_s较大时，减少很明显，但是，分段结构必然引入等效电容失配误差，只要采用了分段结构，就必须要进行电容失配误差的修调，而分段结构中电容失配误差修调比单段结构中电容失配误差修调更复杂，传统的电容失配误差修调方法通常采用补偿电容阵列对电容失配误差进行补偿，当某个电容参与了电荷的加减运算时，相应的补偿电容阵列对其失配误差引起的电荷变化进行补偿，补偿电容阵列的精度必须达到1最低有效位(LSB，Least Significant Bit)以内，因此，当N_s很大时，补偿电容阵列必须采用复杂的结构来实现高的补偿精度，因此，补偿电容阵列很难实现。

而在传统结构的逐次逼近型A/D转换器中如果采用数字修调的方法，记录每个电容的实际权重，即使能够正确测量每个电容的实际权重，但是，在高位权重大于剩余所有位权重之和加1LSB时，会出现失码现象。例如，一个4bit的A/D转换器，实际权重为(9,3,2,1)，输入输出对应关系为：

可见，输出码中7和8丢失了。

因此，有必要对现有的逐次逼近A/D转换器的结构进行改进。

发明内容

本发明解决的技术问题是提供一种逐次逼近模数转换器及其转换方法，以实现降低电路设计的复杂度，节省版图面积和功耗，且不需要辅助电容阵列、辅助开关和控制逻辑，就能精确测量电容失配误差并进行电容失配误差校正。

为了解决上述技术问题，本发明采用如下技术方案：

一种逐次逼近模数转换器，其包括：带冗余位的分段多级电容阵列、比较器、权重存储电路、编码重建电路以及控制逻辑电路，其中

所述带冗余位的分段多级电容阵列，用于采集输入电压，然后在所述控制逻辑电路的控制下产生输出电压Vout+和Vout-；其包含第1级电容阵列，第2级电容阵列，…，第m级电容阵列，第1分段电容C₁，第2分段电容C₂，…，第(m-1)分段电容C_(m-1)，前(m-1)级电容阵列中每级电容阵列至少包含1个冗余位；第m级电容阵列需要的最小冗余位个数由工艺决定的电容失配的最大值决定，其中m为大于等于2的正整数；

所述比较器用于比较所述带冗余位的分段多级电容阵列的输出电压Vout+和Vout-，并输出比较结果；

所述权重存储电路用于存储所述带冗余位的分段多级电容阵列中各组电容的权重值；

所述编码重建电路用于根据比较器输出结果和权重存储电路中的电容权重，计算逐次逼近模数转换器的输出码；

所述控制逻辑电路用于根据控制逻辑控制上述带冗余位的分段多级电容阵列、比较器、权重存储电路以及编码重建电路进行相应操作。

其中，工艺决定的电容失配误差最大值为N_{mismatch_max}个最低有效位，所述第m级电容阵列需要的最小冗余位个数为N_{r_min}＝log₂(2·N_{mismatch_max})。

其中，所述带冗余位的分段多级电容阵列中冗余位位于与其权重相同的有效位的后一位。

其中，所述带冗余位的分段多级电容阵列中第1级电容阵列包含正端电容以及负端电容 其中C₁₁和C'₁₁为1组，其权重为W₁₁；C₁₂和C'₁₂为1组，其权重为和为1组，其权重为冗余电容C_1r和C'_1r为1组，其权重为W_1r；

第2级电容阵列包含正端电容以及负端电容其中C₂₁和C'₂₁为1组，其权重为W₂₁；C₂₂和C'₂₂为1组，其权重为和为1组，其权重为冗余电容C_2r和C'_2r为1组，其权重为W_2r；

以此类推，第m级电容阵列包含正端电容 以及负端电容 其中C_m1和C'_m1为1组，其权重为W_m1；C_m2和C'_m2为1组，其权重为和为1组，其权重为C_mr1和C'_mr1为1组，其权重为W_mr1；…；冗余电容C_mrk和C'_mrk为1组，其权重为W_mrk。

其中，所述第1分段电容C₁为第1级电容阵列最后1个电容的2倍，C₁等于C'₁；所述第2分段电容C₂为第2级电容阵列最后1个电容的2倍，C₂等于C'₂；…；所述第(m-1)分段电容C_(m-1)为第(m-1)级电容阵列最后1个电容的2倍，C_(m-1)等于C'_(m-1)。

其中，所述带冗余位的分段多级电容阵列和比较器均同时采用差分结构连接或同时采用单端结构连接。

相应地，本发明一种实现逐次逼近模数转换的方法，其包括：

带冗余位的分段多级电容阵列采样；

控制第1级电容阵列所有开关接V_cm，得到输出电压Vout+和Vout-的第1次输出；

比较器比较输出电压Vout+和Vout-的第1次输出，得到输出结果R₁₁；

根据比较器输出结果R₁₁，控制开关K₁₁的连接方式，得到输出电压Vout+和Vout-的第2次输出；同时编码重建电路从权重存储电路中读取与K₁₁相连接的电容C₁₁的权重W₁₁，并计算相应的权重值，得到D_out＝R₁₁·W₁₁；

比较器比较输出电压Vout+和Vout-的第2次输出，得到输出结果R₁₂；

根据比较器输出结果R₁₂，控制开关K₁₂的连接方式，得到输出电压Vout+和Vout-的第3次输出；同时编码重建电路从权重存储电路中读取与K₁₂相连接的电容C₁₂的权重W₁₂，并计算相应的权重值，与上次输出结果相加，得到D_out＝R₁₁·W₁₁+R₁₂·W₁₂；

循环上述步骤，直到完成最后一个开关K_mrk的连接方式控制，此时得到重建码输出结果：D_out＝R₁₁·W₁₁+R₁₂·W₁₂+...+R_mrk·W_mrk。

其中，比较器进行比较时，若输出电压Vout+大于Vout-，比较器输出结果为1，否则，比较器输出结果为0。

另外，还包括电容失配误差测量的步骤，具体包括：

设置权重存储电路初始值为理想权重；

进行模数转换得到比较器输出结果和重建码输出结果；

在偏差平方和最小的约束条件下，对重建码输出结果进行曲线拟合；

根据实际输出曲线与拟合曲线之间的误差估计电容实际权重。

其中，所述设置权重存储电路初始值为理想权重具体包括：

有效位权重设置，其中第1级电容阵列有效位个数为n₁，第2级电容阵列有效位个数为n₂，…，第m级电容阵列有效位个数为n_m；第1级电容阵列最高位权重W₁₁的理想值为第1级电容阵列次高位权重W₁₂的理想值为第m级电容阵列第1位权重W_m1的理想值为第m级电容阵列次高位权重W_m2的理想值为第m级电容阵列第n_m位权重的理想值为1；

冗余位权重设置，其中第1级电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，即W_ideal1r＝W_ideal1i；第2级电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，即W_ideal2r＝W_ideal2i；…，第m电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，可能为多个，即为：

W_idealmrk＝2⁰＝1

W_idealmr(k-1)＝2¹＝2

W_idealmr(k-2)＝2²＝4

…

W_idealmr1＝2^k-1。

其中，所述进行模数转换得到比较器输出结果和重建码输出结果具体包括：

输入信号特征已知的输入信号，输入信号幅度需大于模数转换器输入信号范围的一半；

模数转换器根据设置的理想权重值，进行模数转换，得到比较器输出结果和重建码输出结果，采样点的个数N必须大于第1级电容阵列有效位个数为n₁，第2级电容阵列有效位个数为n₂，…，第m级电容阵列有效位个数为n_m。

其中，所述在偏差平方和最小的约束条件下，对重建码输出结果进行曲线拟合具体包括：

假设输入信号函数为f(i)，输出信号为D_out(i)；i和D_out(i)已知，在偏差平方和最小的约束条件下：得到拟合的输入信号曲线其中，i＝1,2,...,N，N表示采样点个数。

其中，所述根据实际输出曲线与拟合曲线之间的误差估计电容实际权重具体包括：

a)计算第1个实际输出值与拟合值之间的误差

$err\left(1\right)=D_{out}\left(1\right)-\hat{f}\left(1\right)$

b)根据误差值，按权重比例，估计电容实际权重

$W_{11}\left(1\right)=W_{ideal11}-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}$

$\begin{array}{c}{W}_{12}\left(1\right)=W_{ideal12}-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ \mathrm{...}\\ W_{mrk}\left(1\right)=W_{idealmrk}-\mathrm{\μ}\frac{W_{idealmrk}\·R_{mrk}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\end{array}$

其中，_μ为步长因子，0＜μ＜1

若由工艺偏差确定第m电容阵列中第p位以后的电容权重不影响电容阵列的单调性，则权重小于W_mp的电容失配误差可以忽略，则其权重为理想权重，并按以下公式估计其它电容实际权重

$\begin{array}{c}{W}_{11}\left(1\right)=W_{ideal11}-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ W_{12}\left(1\right)=W_{ideal12}-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ \mathrm{...}\\ W_{mp}\left(1\right)=W_{idealmp}-\mathrm{\μ}\frac{W_{idealmp}\·R_{mp}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\end{array}$

c)根据估计的权重计算估计输出值

D_{out_est}(1)＝R₁₁(2)·W₁₁(1)+R₁₂(2)·W₁₂(1)+...+R_mrk(2)·W_mrk(1)

d)计算估计输出值与拟合值之间的误差

$err\left(2\right)=D_{out\_est}\left(1\right)-\widehat{f\left(2\right)}$

e)根据误差值，按权重比例，再次估计电容实际权重

$\begin{array}{c}{W}_{11}\left(2\right)=W_{11}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ W_{12}\left(2\right)=W_{12}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{12}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ \mathrm{...}\end{array}$

$W_{mrk}\left(2\right)=W_{mrk}\left(1\right)-\mathrm{\μ}\frac{W_{idealmrk}\·R_{mrk}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}$

若由工艺偏差确定第m电容阵列中第p位以后的电容权重不影响电容阵列的单调性，则权重小于W_mp的电容失配误差可以忽略，则其权重为理想权重，并按以下公式估计其它电容实际权重：

$\begin{array}{c}{W}_{11}\left(2\right)=W_{11}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ W_{12}\left(2\right)=W_{12}\left(1\right)-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ \mathrm{...}\\ W_{mp}\left(2\right)=W_{mp}\left(1\right)-\mathrm{\μ}\frac{W_{idealmp}\·R_{mrk}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\end{array};$

f)循环步骤c)至步骤e)，直到得到完成N次估计，得到最后1次估计权重W₁₁(N)，W₁₂(N)，…，W_mrk(N)。

另外，还可包括电容失配误差校正步骤，具体包括：

将估计得到的电容实际权重写入权重存储电路；

进行模数转换，利用电容实际权重得到校正后的重建码输出。

与现有技术相比，本发明具有如下有益效果：

首先，本发明的逐次逼近模数转换器中电容阵列使用改进的分段结构，能够大幅降低单位电容个数，节省版图面积和功耗。以10位A/D转换器为例，所采用常规的不分段的方法，则需要单位电容个数为2¹⁰＝1024，若采用本发明提供的分段电容结构，若采用2段结构，每段最后1个权重为冗余位，则需要的单位电容个数为2×(2^10/2+1)+1＝67，节省单位电容数量93.5％。

其次，采用传统的单段和分段结构的电容阵列时，如果使用数字方法来校正电容失配误差，可能出现失码现象，因此传统单段和分段结构的电容阵列都不能使用数字方法来校正电容失配误差，而本发明的逐次逼近模数转换器中电容阵列使用改进的分段结构，使得逐次逼近A/D转换器能够运用数字方法来校正电容失配误差。

再次，本发明的逐次逼近模数转换器中避免了电容失配误差测量相关的辅助电容阵列、辅助开关和控制逻辑电路的使用，大幅降低了模拟电路的设计复杂度，节省了版图面积和功耗。

再次，传统的模拟测量方法，测量电路的精度受限于测量辅助电容阵列的精度，而本发明的逐次逼近模数转换器的电容失配误差的测量精度高。使用数字方法测量电容失配，误差测量精度不受工艺条件限制。

再次，本发明避免了电容失配误差校正相关的补偿电容阵列及相关电路的使用，大幅度降低了模拟电路的设计复杂度，节省了版图面积和功耗。

再次，本发明电容失配误差校正的精度高。利用数字校正的方法，可达到的校正精度与电容失配误差测量精度相同，而传统的模拟校正方法，其校正精度受限于补偿电容的最小值(即工艺允许的最小电容值)，导致电容失配误差补偿精度小于电容失配误差测量精度。

附图说明

图1为本发明基于冗余位的逐次逼近模数转换器的具体实施例结构示意图；

图2为图1中带冗余位的分段多级电容阵列的具体实施例结构示意图；

图3是本发明基于冗余位的逐次逼近模数转换器的电容失配误差测量方法的具体实施例流程图；

图4是本发明基于冗余位的逐次逼近模数转换器的电容误差校正具体实施例流程图。

具体实施方式

参考图1，本实施例逐次逼近模数转换器包括：1个带冗余位的分段多级电容阵列11、1个比较器12、1个权重存储电路13、1个编码重建电路14和1个控制逻辑电路15。

其工作原理为：外部输入信号Vin+和Vin-送往带冗余位的分段多级电容阵列11，制逻辑电路15控制带冗余位的分段多级电容阵列11对输入信号采样，并产生输出电压Vout+和Vout-，送往比较器12进行比较，根据比较器12输出结果依次控制带冗余位的分段多级电容阵列中的电容开关，重新产生输出电压Vout+和Vout-，送往比较器12进行比较，如此循环，直到最后一组电容的控制开关被重新设置。比较器12每次输出结果都送往编码重建电路14，编码重建电路14根据比较器12输出结果和从权重存储电路13读取的权重信息，重建编码，得到A/D转换器的输出，同时比较器12的比较结果也单独输出用于电容实际权重的测量。

本实施例中带冗余位的分段多级电容阵列11主要用于采集输入电压，在控制逻辑电路的控制下，产生输出电压Vout+和Vout-，送入比较器进行比较，根据比较器输出结果，在控制逻辑电路的控制下，依次改变开关的连接方式，重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最后一组电容的控制开关被重新设置。参考图2，作为一个优选的具体实施例，所述带冗余位的分段多级电容阵列包含第1级电容阵列，第2级电容阵列，…，第m级电容阵列，第1分段电容C₁，第2分段电容C₂，…，第(m-1)分段电容C_(m-1)，其中m为大于等于2的正整数。

所述第1级电容阵列，包含正端电容 以及负端电容正端开关以及负端开关 其中，正端电容C₁₁的一端与Vout-相接，另一端与开关K₁₁相接，开关K₁₁一端与电容C₁₁相接，另一端在控制逻辑电路的控制下与Vin+、V₊、V_-或V_cm相接；C₁₂的一端与Vout-相接，另一端与开关K₁₂相接，开关K₁₂一端与电容C₁₂相接，另一端在控制逻辑电路的控制下与Vin+、V₊、V_-或V_cm相接；…；的一端与Vout-相接，另一端与开关相接，开关一端与电容相接，另一端在控制逻辑电路的控制下与Vin+、V₊、V_-或V_cm相接；冗余电容C_1r的一端与Vout-相接，另一端与开关K_1r相接，开关K_1r一端与电容C_1r相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接。其中，负端电容C'₁₁的一端与Vout+相接，另一端与开关K'₁₁相接，开关K'₁₁一端与电容C'₁₁相接，另一端在控制逻辑电路的控制下与Vin+、V₊、V_-或V_cm相接；C'₁₂的一端与Vout+相接，另一端与开关K'₁₂相接，开关K'₁₂一端与电容C'₁₂相接，另一端在控制逻辑电路的控制下与Vin+、V₊、V_-或V_cm相接；…；的一端与Vout+相接，另一端与开关相接，开关一端与电容相接，另一端在控制逻辑电路的控制下与Vin+、V₊、V_-或V_cm相接；冗余电容C'_1r的一端与Vout+相接，另一端与开关K'_1r相接，开关K'_1r一端与电容C'_1r相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接。理想情况下，C₁₁与C'₁₁相等，C₁₂与C'₁₂相等，…,与相等；理想情况下C₁₁等于2倍C₁₂，C₁₂等于2倍C₁₃，…,C_1i等于2倍C_1(i+1)，等于2倍C_1r等于C_1i，等于理想情况下C'₁₁等于2倍C'₁₂，C'₁₂等于2倍C'₁₃，…,C'_1i等于2倍C'_1(i+1)，等于2倍C'_1r等于C'_1i，等于

在理想情况下，所述第1分段电容C₁为第1级电容阵列最后1个电容的2倍，C₁等于C'₁。

所述第2级电容阵列，包含正端电容 以及负端电容正端开关 以及负端开关 其中，正端电容C₂₁的一端与V2-相接，另一端与开关K₂₁相接，开关K₂₁一端与电容C₂₁相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；C₂₂的一端与V2-相接，另一端与开关K₂₂相接，开关K₂₂一端与电容C₂₂相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；…；的一端与V2-相接，另一端与开关相接，开关一端与电容相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；冗余电容C_2r的一端与V2-相接，另一端与开关K_2r相接，开关K_2r一端与电容C_2r相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接。其中，负端电容C'₂₁的一端与V2+相接，另一端与开关K'₂₁相接，开关K'₂₁一端与电容C'₂₁相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；C'₂₂的一端与V2+相接，另一端与开关K'₂₂相接，开关K'₂₂一端与电容C'₂₂相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；…；的一端与V2+相接，另一端与开关相接，开关一端与电容相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；冗余电容C'_2r的一端与V2+相接，另一端与开关K'_2r相接，开关K'_2r一端与电容C'_2r相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接。理想情况下，C₂₁与C'₂₁相等，C₂₂与C'₂₂相等，…,与相等；理想情况下C₂₁等于2倍C₂₂，C₂₂等于2倍C₂₃，…,C_2i等于2倍C_2(i+1)，等于2倍C_2r等于C_1i；理想情况下C'₂₁等于2倍C'₂₂，C'₂₂等于2倍C'₂₃，…,C'_2i等于2倍C'_2(i+1)，等于2倍C'_2r等于C'_2i。

在理想情况下，所述第2分段电容C₂为第2级电容阵列最后1个电容的2倍，C₂等于C'₂。

同理，其他直到第m级电容阵列也是如此，即所述第m级电容阵列，包含正端电容以及负端电容正端开关以及负端开关其中，正端电容C_m1的一端与Vm-相接，另一端与开关K_m1相接，开关K_m1一端与电容C_m1相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；C_m2的一端与Vm-相接，另一端与开关K_m2相接，开关K_m2一端与电容C_m2相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；…；的一端与Vm-相接，另一端与开关相接，开关一端与电容相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；C_mr1的一端与Vm-相接，另一端与开关K_mr1相接，开关K_mr1一端与电容C_mr1相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接，…，冗余电容C_mrk的一端与Vm-相接，另一端与开关K_mrk相接，开关K_mrk一端与电容C_mrk相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接。其中，负端电容C'_m1的一端与Vm+相接，另一端与开关K'_m1相接，开关K'_m1一端与电容C'_m1相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；C'_m2的一端与Vm+相接，另一端与开关K'_m2相接，开关K'_m2一端与电容C'_m2相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；…；的一端与Vm+相接，另一端与开关相接，开关一端与电容相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接；C'_mr1的一端与Vm+相接，另一端与开关K'_mr1相接，开关K'_mr1一端与电容C'_mr1相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接，…，冗余电容C'_mrk的一端与Vm+相接，另一端与开关K'_mrk相接，开关K'_mrk一端与电容C'_mrk相接，另一端在控制逻辑电路的控制下与V₊、V_-或V_cm相接。

以此类推，在理想情况下，所述第(m-1)分段电容C_(m-1)为第(m-1)级电容阵列最后1个电容的2倍，C_(m-1)等于C'_(m-1)。

需要说明的，本发明中前(m-1)级电容阵列中，每级电容阵列至少包含1个冗余位，冗余位位于与其权重相同的有效位的后一位。最后一级电容阵列需要的最小冗余位个数，由工艺决定的电容失配的最大值决定。若工艺决定的电容失配误差最大值为N_{mismatch_max}个LSB(最低有效位)，则需要的最小冗余位个数为N_{r_min}＝log₂(2·N_{mismatch_max})，冗余位位于与其权重相同的有效位的后一位。

本实施例中比较器12主要用于比较带冗余位的分段多级电容阵列11的输出电压Vout+和Vout-，若Vout+大于Vout-，比较器出为1，否则，比较器输出为0，其具体操作步骤如下：

1)在采样阶段，采样开关K_s和K_s'导通，Vout+和Vout-都等于采样共模电压Vcms；第1级电容阵列中，除冗余位开关K_1r以外的所有正端开关都接输入电压Vin+，除冗余位开关K'_1r以外的所有负端开关都接输入电压Vin-；第2级电容阵列中，所有开关都接共模电压Vcm；同理，其他级的阵列直到第m级电容阵列中，所有开关都接Vcm；当采样开关K_s和K_s'断开时，采样结束。

2)在比较阶段，首先，第1级电容阵列中的所有开关接Vcm，使得Vout+和Vout-变化，若(Vin+-Vin-)大于0，则Vout+大于Vout-，比较器输出结果R₁₁为1，送往控制逻辑电路，控制逻辑电路使开关K₁₁接V₊，K'₁₁接V_{_}，否则，比较器输出结果R₁₁为0，使开关K₁₁接V_{_}，K'₁₁接V₊，重新产生Vout+和Vout-；比较器进入第2次比较，同样，当Vout+大于Vout-，比较器输出结果R₁₂为1，送往控制逻辑电路，控制逻辑电路使开关K₁₂接V₊，K'₁₂接V_{_}，否则，比较器输出结果R₁₂为0，使开关K₁₂接V_{_}，K'₁₂接V₊，重新产生Vout+和Vout-；如此重复，直到第m级电容阵列中的所有开关都根据比较器输出结果重新设置。

另外，本实施例中权重存储电路13主要用于存储电容权重。在第1级电容阵列中C₁₁和C'₁₁为1组，其权重为W₁₁；C₁₂和C'₁₂为1组，其权重为W₁x；…；和为1组，其权重为C_1r和C'_1r为1组，其权重为W_1r。在第2级电容阵列中，C₂₁和C'₂₁为1组，其权重为W₂₁；C₂₂和C'₂₂为1组，其权重为W₂₂；和为1组，其权重为C_2r和C'_2r为1组，其权重为W_2r，同理，直到第m级电容阵列，在第m级电容阵列中C_m1和C'_m1为1组，其权重为W_m1；C_m2和C'_m2为1组，其权重为W_m2；和为1组，其权重为C_mr1和C'_mr1为1组，其权重为W_mr1；…；C_mrk和C'_mrk为1组，其权重为W_mrk。

另外，本实施例中编码重建电路14，利用比较器12结果和权重存储电路13中的电容权重，计算逐次逼近A/D转换器的输出码(本发明中也称为重建码)，包括以下步骤：

1)读取比较器12输出结果R₁₁，R₁₂，…，R_mrk

2)读取电容权重W₁₁，W₁₂，…，W_mrk

3)计算输出码，即将所有比较器输出结果按权重相加：

D_out＝R₁₁·W₁₁+R₁₂·W₁₂+...+R_mrk·W_mrk

而所述控制逻辑电路15主要用于控制带冗余位的分段多级电容阵列11、比较器12、权重存储电路13和编码重建电路14工作进行相应操作。控制逻辑电路控制整个A/D转换器的工作过程也是本发明实现逐次逼近模数转换的流程，该流程具体如下：

1)带冗余位的分段多级电容阵列采样；

2)控制第1级电容阵列所有开关接V_cm，得到Vout+和Vout-的第1次输出；

3)比较器比较Vout+和Vout-的第1次输出，得到输出结果R₁₁；

4)根据比较器输出结果R₁₁，控制开关K₁₁的连接方式，得到Vout+和Vout-的第2次输出；同时编码重建电路从权重存储电路中读取与K₁₁相连接的电容C₁₁的权重W₁₁，并计算相应的权重值，得到D_out＝R₁₁·W₁₁；

5)比较器比较Vout+和Vout-的第2次输出，得到输出结果R₁₂；

6)根据比较器输出结果R₁₂，控制开关K₁₂的连接方式，得到Vout+和Vout-的第3次输出；同时编码重建电路从权重存储电路中读取与K₁₂相连接的电容C₁₂的权重W₁₂，并计算相应的权重值，与上次输出结果相加，得到D_out＝R₁₁·W₁₁+R₁₂·W₁₂；

7)如此循环，直到完成最后一个开关K_mrk的连接方式控制，此时得到重建码输出结果：D_out＝R₁₁·W₁₁+R₁₂·W₁₂+...+R_mrk·W_mrk。

需要说明的，上述输出结果可能还存在误差，为此，本发明中还需要进行电容失配误差测量和校正，参考图3，本发明还包括电容失配误差测量的流程，具体步骤如下：

1)设置权重存储电路中电容权重初始值为理想权重

a)有效位权重设置

由于第1级电容阵列有效位个数为n₁，第2级电容阵列有效位个数为n₂，…，第m级电容阵列有效位个数为n_m，因此第1级电容阵列最高位权重W₁₁的理想值为第1级电容阵列次高位权重W₁₂的理想值为第m级电容阵列第1位权重W_m1的理想值为第m级电容阵列次高位权重W_m2的理想值为第m级电容阵列第n_m位权重的理想值为1。

b)冗余位权重设置

第1级电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，即W_ideal1r＝W_ideal1i

第2级电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，即W_ideal2r＝W_ideal2i

第m级电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，可能为多个，即为：

W_idealmrk＝2⁰＝1

W_idealmr(k-1)＝2¹＝2

W_idealmr(k-2)＝2²＝4

…

W_idealmr1＝2^k-1

2)进行A/D转换，得到比较器输出结果和重建码输出结果，本步骤中重建码为编码重建电路的输出码，主要是为了测量和校准电容实际权重而输出，这里不再赘述，本步骤具体包括以下操作：

a)输入信号特征已知的输入信号(如正弦信号，斜升信号等)，输入信号幅度需大于A/D转换器输入信号范围的一半；

b)A/D转换器根据设置的理想权重值，进行A/D转换，得到比较器输出结果和重建码输出结果，采样点的个数N必须大于第1级电容阵列有效位个数为n₁，第2级电容阵列有效位个数为n₂，…，第m级电容阵列有效位个数为n_m。

3)在偏差平方和最小的约束条件下，对重建码输出结果进行曲线拟合

假设输入信号函数为f(i)，输出信号为D_out(i)；i和D_out(i)已知，在偏差平方和最小的约束条件下：得到拟合的输入信号曲线其中，i＝1,2,...,N，N表示采样点个数。

4)根据实际输出曲线与拟合曲线之间的误差估计电容实际权重

a)计算第1个实际输出值与拟合值之间的误差

$err\left(1\right)=D_{out}\left(1\right)-\hat{f}\left(1\right)$

b)根据误差值，按权重比例，估计电容实际权重

$\begin{array}{c}{W}_{11}\left(1\right)=W_{ideal11}-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ W_{12}\left(1\right)=W_{ideal12}-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ \mathrm{...}\\ W_{mrk}\left(1\right)=W_{idealmrk}-\mathrm{\μ}\frac{W_{idealmrk}\·R_{mrk}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\end{array}$

其中，_μ为步长因子，0＜μ＜1

若由工艺偏差确定第m电容阵列中第p位以后的电容权重不影响电容阵列的单调性，则权重小于W_mp的电容失配误差可以忽略，则其权重为理想权重，并按以下公式估计其它电容实际权重

$\begin{array}{c}{W}_{11}\left(1\right)=W_{ideal11}-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ W_{12}\left(1\right)=W_{ideal12}-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ \mathrm{...}\\ W_{mp}\left(1\right)=W_{idealmp}-\mathrm{\μ}\frac{W_{idealmp}\·R_{mp}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\end{array}$

c)根据估计的权重计算估计输出值

D_{out_est}(1)＝R₁₁(2)·W₁₁(1)+R₁₂(2)·W₁₂(1)+...+R_mrk(2)·W_mrk(1)

d)计算估计输出值与拟合值之间的误差

$err\left(2\right)=D_{out\_est}\left(1\right)-\widehat{f\left(2\right)}$

e)根据误差值，按权重比例，再次估计电容实际权重

$\begin{array}{c}{W}_{11}\left(2\right)=W_{11}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ W_{12}\left(2\right)=W_{12}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{12}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ \mathrm{...}\\ W_{mrk}\left(2\right)=W_{mrk}\left(1\right)-\mathrm{\μ}\frac{W_{idealmrk}\·R_{mrk}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\end{array}$

若由工艺偏差确定第m电容阵列中第p位以后的电容权重不影响电容阵列的单调性，则权重小于W_mp的电容失配误差可以忽略，则其权重为理想权重，并按以下公式估计其它电容实际权重

$\begin{array}{c}{W}_{11}\left(2\right)=W_{11}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ W_{12}\left(2\right)=W_{12}\left(1\right)-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ \mathrm{...}\\ W_{mp}\left(2\right)=W_{mp}\left(1\right)-\mathrm{\μ}\frac{W_{idealmp}\·R_{mrk}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\end{array}$

f)循环步骤c)至步骤e)，直到得到完成N次估计，得到最后1次估计权重W₁₁(N)，W₁₂(N)，…，W_mrk(N)。

参考图4，基于上述测量得到的电容实际权重即可进行电容失配误差校正，具体包括如下步骤：

1)将估计得到的权重作为电容实际权重写入权重存储电路

将最后1次估计得到的权重W₁₁(N)，W₁₂(N)，…，W_mrk(N)作为电容的实际权重，写入权重存储电路

W_act11＝W₁₁(N)

W_act12＝W₁₂(N)

…

W_actmrk＝W_mrk(N)

2)进行A/D转换，利用实际权重得到校正后的重建码输出，即：

D_{act_out}＝R₁₁·W_act11+R₁₂·W_act12+...+R_mrk·W_actmrk

最终得到校正后的模数转换结果。

虽然本发明的较佳实施例已揭露如上，本发明并不受限于上述实施例，任何本技术领域内的技术人员，在不脱离本发明所揭露的范围内，当可作些许的改动与调整。

Claims (14)

1.一种逐次逼近模数转换器，其特征在于，包括：带冗余位的分段多级电容阵列、比较器、权重存储电路、编码重建电路以及控制逻辑电路，其中

所述带冗余位的分段多级电容阵列，用于采集输入电压，然后在所述控制逻辑电路的控制下产生输出电压Vout+和Vout-；其包含第1级电容阵列，第2级电容阵列，…，第m级电容阵列，第1分段电容C₁，第2分段电容C₂，…，第(m-1)分段电容C_(m-1)，前(m-1)级电容阵列中每级电容阵列至少包含1个冗余位；第m级电容阵列需要的最小冗余位个数由工艺决定的电容失配的最大值决定，其中m为大于等于2的正整数；

所述比较器用于比较所述带冗余位的分段多级电容阵列的输出电压Vout+和Vout-，并输出比较结果；

所述权重存储电路用于存储所述带冗余位的分段多级电容阵列中各组电容的权重值；

所述编码重建电路用于根据比较器输出结果和权重存储电路中的电容权重，计算逐次逼近模数转换器的输出码；

所述控制逻辑电路用于根据控制逻辑控制上述带冗余位的分段多级电容阵列、比较器、权重存储电路以及编码重建电路进行相应操作。

2.根据权利要求1所述的逐次逼近模数转换器，其特征在于，工艺决定的电容失配误差最大值为N_{mismatch_max}个最低有效位，所述第m级电容阵列需要的最小冗余位个数为N_{r_min}＝log₂(2·N_{mismatch_max})。

3.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述带冗余位的分段多级电容阵列中冗余位位于与其权重相同的有效位的后一位。

4.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述带冗余位的分段多级电容阵列中第1级电容阵列包含正端电容 以及负端电容其中C₁₁和C'₁₁为1组，其权重为W₁₁；C₁₂和C'₁₂为1组，其权重为和为1组，其权重为冗余电容C_1r和C'_1r为1组，其权重为W_1r；

第2级电容阵列包含正端电容以及负端电容其中C₂₁和C'₂₁为1组，其权重为W₂₁；C₂₂和C'₂₂为1组，其权重为和为1组，其权重为冗余电容C_2r和C'_2r为1组，其权重为W_2r；

以此类推，第m级电容阵列包含正端电容 以及负端电容 其中C_m1和C'_m1为1组，其权重为W_m1；C_m2和C'_m2为1组，其权重为和为1组，其权重为C_mr1和C'_mr1为1组，其权重为W_mr1；…；冗余电容C_mrk和C'_mrk为1组，其权重为W_mrk。

5.根据权利要求4所述的逐次逼近模数转换器，其特征在于，所述第1分段电容C₁为第1级电容阵列最后1个电容的2倍，C₁等于C'₁；所述第2分段电容C₂为第2级电容阵列最后1个电容的2倍，C₂等于C'₂；…；所述第(m-1)分段电容C_(m-1)为第(m-1)级电容阵列最后1个电容的2倍，C_(m-1)等于C'_(m-1)。

6.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述带冗余位的分段多级电容阵列和比较器均同时采用差分结构连接或同时采用单端结构连接。

7.一种实现逐次逼近模数转换的方法，其特征在于，包括：

带冗余位的分段多级电容阵列采样；

控制第1级电容阵列所有开关接V_cm，得到输出电压Vout+和Vout-的第1次输出；

比较器比较输出电压Vout+和Vout-的第1次输出，得到输出结果R₁₁；

根据比较器输出结果R₁₁，控制开关K₁₁的连接方式，得到输出电压Vout+和Vout-的第2次输出；同时编码重建电路从权重存储电路中读取与K₁₁相连接的电容C₁₁的权重W₁₁，并计算相应的权重值，得到D_out＝R₁₁·W₁₁；

比较器比较输出电压Vout+和Vout-的第2次输出，得到输出结果R₁₂；

根据比较器输出结果R₁₂，控制开关K₁₂的连接方式，得到输出电压Vout+和Vout-的第3次输出；同时编码重建电路从权重存储电路中读取与K₁₂相连接的电容C₁₂的权重W₁₂，并计算相应的权重值，与上次输出结果相加，得到D_out＝R₁₁·W₁₁+R₁₂·W₁₂；

循环上述步骤，直到完成最后一个开关K_mrk的连接方式控制，此时得到重建码输出结果：D_out＝R₁₁·W₁₁+R₁₂·W₁₂+...+R_mrk·W_mrk。

8.根据权利要求7所述的方法，其特征在于，比较器进行比较时，若输出电压Vout+大于Vout-，比较器输出结果为1，否则，比较器输出结果为0。

9.根据权利要求7所述的方法，其特征在于，还包括电容失配误差测量的步骤，具体包括：

设置权重存储电路初始值为理想权重；

进行模数转换得到比较器输出结果和重建码输出结果；

在偏差平方和最小的约束条件下，对重建码输出结果进行曲线拟合；

根据实际输出曲线与拟合曲线之间的误差估计电容实际权重。

10.根据权利要求9所述的方法，其特征在于，所述设置权重存储电路初始值为理想权重具体包括：

有效位权重设置，其中第1级电容阵列有效位个数为n₁，第2级电容阵列有效位个数为n₂，…，第m级电容阵列有效位个数为n_m；第1级电容阵列最高位权重W₁₁的理想值为第1级电容阵列次高位权重W₁₂的理想值为第m级电容阵列第1位权重W_m1的理想值为第m级电容阵列次高位权重W_m2的理想值为第m级电容阵列第n_m位权重的理想值为1；

冗余位权重设置，其中第1级电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，即W_ideal1r＝W_ideal1i；第2级电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，即W_ideal2r＝W_ideal2i；…，第m电容阵列中冗余位权重理想值与其前1个有效位权重理想值相同，可能为多个，即为：

W_idealmrk＝2⁰＝1

W_idealmr(k-1)＝2¹＝2

W_idealmr(k-2)＝2²＝4

…

W_idealmr1＝2^k-1。

11.根据权利要求9所述的方法，其特征在于，所述进行模数转换得到比较器输出结果和重建码输出结果具体包括：

输入信号特征已知的输入信号，输入信号幅度需大于模数转换器输入信号范围的一半；

模数转换器根据设置的理想权重值，进行模数转换，得到比较器输出结果和重建码输出结果，采样点的个数N必须大于第1级电容阵列有效位个数为n₁，第2级电容阵列有效位个数为n₂，…，第m级电容阵列有效位个数为n_m。

12.根据权利要求9所述的方法，其特征在于，所述在偏差平方和最小的约束条件下，对重建码输出结果进行曲线拟合具体包括：

假设输入信号函数为f(i)，输出信号为D_out(i)；i和D_out(i)已知，在偏差平方和最小的约束条件下：得到拟合的输入信号曲线其中，i＝1,2,...,N，N表示采样点个数。

13.根据权利要求12所述的方法，其特征在于，所述根据实际输出曲线与拟合曲线之间的误差估计电容实际权重具体包括：

a)计算第1个实际输出值与拟合值之间的误差

$err\left(1\right)=D_{out}\left(1\right)-\hat{f}---\left(1\right)$

b)根据误差值，按权重比例，估计电容实际权重

$\begin{array}{c}{W}_{11}\left(1\right)=W_{ideal11}-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ W_{12}\left(1\right)=W_{ideal12}-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ \mathrm{...}\\ W_{mrk}\left(1\right)=W_{idealmrk}-\mathrm{\μ}\frac{W_{idealmrk}\·R_{mrk}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\end{array}$

其中，μ为步长因子，0＜μ＜1

若由工艺偏差确定第m电容阵列中第p位以后的电容权重不影响电容阵列的单调性，则权重小于W_mp的电容失配误差可以忽略，则其权重为理想权重，并按以下公式估计其它电容实际权重：

$\begin{array}{c}{W}_{11}\left(1\right)=W_{ideal11}-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ W_{12}\left(1\right)=W_{ideal12}-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ \mathrm{...}\\ W_{mp}\left(1\right)=W_{idealmp}-\mathrm{\μ}\frac{W_{idealmp}\·R_{mp}\left(1\right)\·err\left(1\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\end{array}$

c)根据估计的权重计算估计输出值

D_{out_est}(1)＝R₁₁(2)·W₁₁(1)+R₁₂(2)·W₁₂(1)+...+R_mrk(2)·W_mrk(1)

d)计算估计输出值与拟合值之间的误差

$err\left(2\right)=D_{out\_est}\left(1\right)-\hat{f}---\left(2\right)$

e)根据误差值，按权重比例，再次估计电容实际权重

$\begin{array}{c}{W}_{11}\left(2\right)=W_{11}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ W_{12}\left(2\right)=W_{12}\left(1\right)-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\\ \mathrm{...}\\ W_{mrk}\left(2\right)=W_{mrk}\left(1\right)-\mathrm{\μ}\frac{W_{idealmrk}\·R_{mrk}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmrk}}\end{array}$

若由工艺偏差确定第m电容阵列中第p位以后的电容权重不影响电容阵列的单调性，则权重小于W_mp的电容失配误差可以忽略，则其权重为理想权重，并按以下公式估计其它电容实际权重：

$\begin{array}{c}{W}_{11}\left(2\right)=W_{11}\left(1\right)-\mathrm{\μ}\frac{W_{ideal11}\·R_{11}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ W_{12}\left(2\right)=W_{12}\left(1\right)-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\\ \mathrm{...}\\ W_{12}\left(2\right)=W_{12}\left(1\right)-\mathrm{\μ}\frac{W_{ideal12}\·R_{12}\left(2\right)\·err\left(2\right)}{W_{ideal11}+W_{ideal12}+\mathrm{...}+W_{idealmp}}\end{array}$

f)循环步骤c)至步骤e)，直到完成N次估计，得到最后1次估计权重W₁₁(N)，W₁₂(N)，…，W_mrk(N)。

14.根据权利要求9所述的方法，其特征在于，还包括电容失配误差校正步骤具体包括：

将估计得到的电容实际权重写入权重存储电路；

进行模数转换，利用电容实际权重得到校正后的重建码输出。