CN103095300B - 逐次逼近模拟至数字转换器及转换方法 - Google Patents

逐次逼近模拟至数字转换器及转换方法 Download PDF

Info

Publication number
CN103095300B
CN103095300B CN201110344913.1A CN201110344913A CN103095300B CN 103095300 B CN103095300 B CN 103095300B CN 201110344913 A CN201110344913 A CN 201110344913A CN 103095300 B CN103095300 B CN 103095300B
Authority
CN
China
Prior art keywords
level
electric capacity
conversion
approach
comparators
Prior art date
Application number
CN201110344913.1A
Other languages
English (en)
Other versions
CN103095300A (zh
Inventor
朱元凯
林进富
Original Assignee
奇景光电股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光电股份有限公司 filed Critical 奇景光电股份有限公司
Priority to CN201110344913.1A priority Critical patent/CN103095300B/zh
Publication of CN103095300A publication Critical patent/CN103095300A/zh
Application granted granted Critical
Publication of CN103095300B publication Critical patent/CN103095300B/zh

Links

Abstract

一种逐次逼近模拟至数字转换器,包括:三个比较器;三个电容阵列,各具有两个电容子阵列,其中该二电容子阵列用以取样该模拟输入,并分别将输入提供至对应的比较器;逐次逼近逻辑,用以在各转换子程序中:将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准;将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考位准,而该已校准的参考电位是依据前一个转换子程序中该三个比较器所输出的一组数据而取得;以及编码该三个比较器所输出的一组数据以产生该N位数字输出中的两位数字。

Description

逐次逼近模拟至数字转换器及转换方法

技术领域

[0001] 本发明涉及逐次逼近模拟至数字转换器,还涉及一次转换两位的逐次逼近模拟至 数字转换器。

背景技术

[0002] 逐次逼近模拟至数字转换器(successive approximation register analog-to-digita lconverter,SAR ADC)是通过位搜寻(binary search)将模拟输入转 换成离散的数字值,并进一步离散的数字值集结成数字输出的技术。

[0003] 公知技术常使用一次一位(Ι-bit/step)的SAR ADC,其可将模拟输入转换成数字 输出,但一次仅能转换一位,因此逐渐被速度较快的一次两位(2-bit/step)的SAR ADC所 取代。

[0004] 然而,整体而言,速度较快的一次两位SAR ADC比一次一位的SAR ADC需要更高 的电容且消耗更大的功率。因此,需要一种既能快速进行位搜寻又能使用较少电容的SAR ADC0

发明内容

[0005] 本发明提供一种逐次逼近模拟至数字转换器,用以在转换程序中将模拟输入转换 成N位数字输出,其中该转换程序包括多个转换子程序,该逐次逼近模拟至数字转换器包 括:三个比较器;三个电容阵列,分别耦接至该三个比较器,各具有两个电容子阵列,其中 该二电容子阵列用以取样该模拟输入,并分别将输入提供至对应的比较器,所述模拟输 入包括差动正输入以及差动负输入;逐次逼近逻辑,耦接至该三个比较器及该三个电容阵 列,用以在各转换子程序中:将各电容子阵列中目前所选的两个电容器耦接至一组预设的 参考位准;将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准 的参考位准,而该已校准的参考位准是依据前一个转换子程序中该三个比较器所输出的一 组数据而取得;以及编码该三个比较器所输出的一组数据以产生该N位数字输出中的两位 数字,其中,在各转换子程序中,用以取样所述差动正输入的所述三个电容阵列中目前所选 的所述两个电容器的所述一组已校准的参考位准是:(_1,-1)、(-1,-1)、以及(-1,-1),若 在前一转换子程序中所述三个比较器所输出的数据为(〇,〇,〇)时;(〇, -1)、(〇, -1)、以及 (〇,-1),若在前一转换子程序中所述三个比较器所输出的数据为(0,0,1V(1,0,0)时;(0, 1)、(〇,1)、以及(〇,1),若在前一转换子程序中所述三个比较器所输出的数据为(〇,1,1)/ (1,1,0)时;(1,1)、(1,1)、(1,1),若在前一转换子程序中所述三个比较器所输出的数据为 (1,1,1)时,其中," 1"表示正参考位准、所述" -1"表示负参考位准、而所述" 0 "表示所述正 及负参考位准的共模电压。

[0006] 本发明另提供一种逐次逼近模拟至数字转换方法,用以在转换程序中将模拟输入 转换成N位数字输出,其中该转换程序包括多个转换子程序,该逐次逼近模拟至数字转换 方法包括:提供三个比较器;提供三个电容阵列,其分别耦接至该三个比较器,各具有两个 电容子阵列,其中该二电容子阵列用以取样该模拟输入,并分别将输入提供至对应的比较 器,所述模拟输入包括差动正输入以及差动负输入;在各转换子程序中:将各电容子阵列 中目前所选的两个电容器耦接至一组预设的参考位准;将各电容子阵列中在前一个转换子 程序所选的两个电容器耦接至一组已校准的参考位准,而该已校准的参考位准是依据前一 个转换子程序中该三个比较器所输出的一组数据而取得;以及编码该三个比较器所输出的 一组数据以产生该N位数字输出中的两位数字,其中,在各转换子程序中,用以取样所述差 动正输入的所述三个电容阵列中目前所选的所述两个电容器的所述一组已校准的参考位 准是:(-1,-1)、(-1,-1)、以及(-1,-1),若在前一转换子程序中所述三个比较器所输出的 数据为(〇,〇,〇)时;(〇,-1)、(〇,-1)、以及(〇,-1),若在前一转换子程序中所述三个比较器 所输出的数据为(〇,0,1)八1,0,0)时;(〇, 1)、(〇, 1)、以及(〇, 1),若在前一转换子程序中所 述三个比较器所输出的数据为(0,1,1V(1,1,〇)时;(1,1)、(1,1)、(1,1),若在前一转换子 程序中所述三个比较器所输出的数据为(1,1,1)时,其中,"1"表示正参考位准、所述"-1" 表示负参考位准、而所述" 0 "表示所述正及负参考位准的共模电压。

附图说明

[0007] 图IA为依据本发明实施例逐次逼近模拟至数字转换器。

[0008] 图IB为图IA的节点A与节点B上的开关。

[0009] 图2Α表示该SAR ADC 100以及其中各元件在取样程序中的逻辑位准。

[0010] 图2Β表示该SAR ADC 100以及其中各元件在第一转换程序时的逻辑位准。

[0011] 图2C表示该SAR ADC 100以及其中各元件在第二转换程序时的逻辑位准。

[0012] 图2D表示该SAR ADC 100以及其中各元件在第三转换程序时的逻辑位准。

[0013] 图3为依据本发明实施例的逐次逼近模拟至数字转换方法流程图。

具体实施方式

[0014] 下文为介绍本发明的优选实施例。各实施例用以说明本发明的原理,但非用以限 制本发明。本发明的范围当以所附的权利要求项为准。

[0015] 图IA为依据本发明实施例逐次逼近模拟至数字转换器(successive approximation register analog-t〇-digita lconverter,以下简称 SAR ADC) 〇 本发明的 SAR ADC 100用以将模拟输入转换成N位数字输出,其至少包括三个比较器CU C2与C3 ; 三个电容阵列101、102与103 ;以及逐步逼近逻辑110。图IB为图IA的节点A与节点B上 的开关。节点A上的开关受逐步逼近逻辑110的控制而切换于正参考电压Vref、负参考电 压-Vref、共模电压Vcm以及输入电压VIP之间;而节点B上的开关亦受逐步逼近逻辑110 的控制而切换于正参考电压Vref、负参考电压-Vref、共模电压Vcm以及另一输入电压VIN 之间。

[0016] 三个比较器CU C2或C3各自具有正输入端" + "以及负输入端在此实施例 中,本发明的各个三个电容阵列1〇1、1〇2与103皆为加权二进位电容阵列,其包括正电容子 阵列以及负电容子阵列(图IA中未标示),此外,对进行N位的数字输出而言,各个正或负 电容子阵列皆有N个电容器,电容值分别为2Ν-2、2Ν-3、"·、22、21、1及1,如图所示。正及 负的电容子阵列分别耦接至各个对应的比较器CU C2及C3的负输入端及正输入端上。举 例而言,如图1所示,电容阵列101的负与正的电容子阵列分别耦接至比较器Cl的正输入 端"+"与负输入端在本发明的取样程序中,上述三个电容阵列10U102及103分别用 以对模拟输入的两个差动输入电压VIN与VIP进行取样,而后,在本发明夕换阶段中的转换 子程序中,比较器C1、C2对C3即可分别比较正输入端"+"与负输入端上所接收到的电 压位准而产生一组数据(即比对结果)。

[0017] 本发明的SAR ADC 100会执行转换程序以将模拟输入转换成数字输出(举例而 言,N位的数字输出),而转换程序又是由多个转换子程序所组成。逐步逼近逻辑110耦接至 上述三个比较器CU C2与C3,可执行各个转换子程序,并将每一个转换子程序中由三个比 较器C1、C2与C3所输出的数据予以编码而产生N位数字输出中的其中两位。最后,SAR ADC 100将所有转换子程序分别得到的两位集结而成该N位数字输出(例如通过平行输出的方 式)。值得注意的是,本发明的逐步逼近逻辑110的操作是与先前技术有所不同的。后文将 配合附图2A-2D详述本发明的逐步逼近逻辑110以及各个转换子程序,然而,为方便说明, 在下述的实施例中,提供给SAR ADC 100的模拟输入定为15V (因此,该差动正输入VIP为 +7. 5V而差动负输入VIN为-7. 5V),而位搜寻作业操作于负参考电压(即电压下限)-Vref =-32V与正参考电压(即电压上限)Vref = 32V之间(因此,正、负参考电压的共模电压 Vcm为0)。下文中的正参考电压Vref、负参考电压-Vref与共模电压Vcm会分别以逻辑位 准与"0"表示。此外,数字输出的编码,举例而言,可由逐步逼近逻辑110中编码 器(图未示)执行,并转换成介于〇与63之间的数字码,而数字码与其模拟电压的对应值 可由下表1所定义:

[0018]

Figure CN103095300BD00071

[0019](表 1)

[0020] 图2A表示该SAR ADC 100以及其中各元件在取样程序中(转换程序之前)的逻辑 位准。在此实施例中,本发明使用六位SAR ADC,其中的电容阵列各具有正电容子阵列(电 容阵列的上排)及负电容子阵列(电容阵列的下排),而正或负电容子阵列中的6个电容器 皆具有电阻值16、 8、4、2、1及1单位。在图2A的取样程序中,逐步逼近逻辑110会控制三 个电容阵列101、102与103取样该模拟输入(即15V)。明确地说,各个正电容子阵列会连 接于共模电压Vcm与正电压输入VIP (即+7. 5V)之间并取样;各个负电容子阵列会连接于 共模电压Vcm与负电压输入VIN(即-7. 5V)并取样。在取样程序之后,各个正电容子阵列会 进一步连接于共模电压Vcm与各比较器的负输入端之间;而各个负电容子阵列会进一步连 接于共模电压Vcm与各比较器的正输入端之间,如图2A'所示。由于在各个转换子程序中, 耦接至负电容子阵列的电压位准皆为耦接至正电容子阵列的电压位准的反相,故后述的图 2B-2D中将删除负电容子阵列的描绘以简化说明。

[0021] 在取样程序之后的各个转换子程序中,逐步逼近逻辑110会进一步:(在步骤1) 将各电容子阵列的电容器耦接至一组预设的参考位准,其中各电容子阵列中两个目前所选 的电容器为前一个转换子程序中未被选取的电容器具有最高电容值的两个;(在步骤2)依 据前一转换子程序中三个比较器输出的数据产生一组已校准的参考位准;并且将电容子阵 列中前一转换子程序中已被选取的电容器耦接至一组已校准的参考位准;以及(在步骤3) 编码步骤1及2中三个比较器CU C2与C3所输出的数据,以产生两位数字。明确地说,步 骤1分别按照转换子程序依序由最大的两个电容器中选出电容器,意即,在第一转换子程 序中会选择电容值最大的两个电容器,而在最后一转换子程序中会选择电容值最小的两个 电容器。值得注意的是,步骤1与2的顺序可被适当地调整。在其他实施例中,逐步逼近逻 辑110可将所有的转换子程序由三个比较器CU C2与C3所输出的数据予以集结并同时进 行编码,其中,逐步逼近逻辑110可配置适当的存储器以暂存各组数据。

[0022] 本发明的该组参考位准中,耦接至正电容子阵列中目前所选的两个电容器,其值 为<>代;1^,'\^111)、(>〇11,'\^111)、(-'\^6;1^,'\^111)(简言之,艮卩(1,0)、(0,0)、(-1,0)) ;相反地,该组 参考位准中耦接至负电容子阵列中目前所选的两个电容器,其值为(_1,〇),(〇,〇),(1,〇)。 耦接至三个正电容子阵列的电容器的已校准的参考位准(X+(η)、X+(n-l),以及耦接至三个 负电容子阵列的电容器的已校准的参考位准(X_(n),X-(n-l)),皆由逐步逼近逻辑110依 据前一转换子程序中三个比较器CU C2与C3所输出的数据并配合下表所产生:

[0023]

Figure CN103095300BD00081

[0024] (表 2)

[0025] 图2B表示该SAR ADC 100以及其中各元件在第一转换程序时的逻辑位准。由于在 第一转换子程序之前尚未进行任何转换子程序,所以逐步逼近逻辑110略去步骤2而仅执 行步骤1及3。更明确地说,在步骤1中,逐步逼近逻辑110将三个正电容子阵列中电容值 为16及8单位的两个电容器(即具有最高电容值的两个)耦接至预设的参考位准(1,0)、 (0,0)、(_1,0)。此时,由于此实施例中的电压VIP7. 5小于16,并大于0以及-16,故比较器 C1、C2与C3整体将输出第一组数据(0,1,1),如图2B所示。其中,输出位D(n)、D(n-l)与 该组数据的关系如下所表示:

[0026]

Figure CN103095300BD00082

CN 103095300 B 兄明书 5/6 页

[0027] (表 3)

Figure CN103095300BD00091

[0028] 因此,在步骤3中,逐步逼近逻辑110经第一转换子程序后将输出第六与第五位 (D(6)、D(5),可表示为(1,0),其中第六位D(6)为最大有效位(most significantbit,M SB) 〇

[0029] 图2C表示该SAR ADC 100以及其中各元件在第二转换程序时的逻辑位准。在第 二子程序中,逐步逼近逻辑110执行所有的步骤1-3。明确地说,逐步逼近逻辑110会在步 骤1中将三个正电容子阵列中电容值4及2单位的两个电容器(即第一转换子程序中未被 选取的电容器中具有最高电容值的两个)耦接至预设的参考位准(1,〇)、(〇,〇)以及(-1, 0)。逐步逼近逻辑110在在步骤2中会依据第一转换子程序中三个比较器CU C2与C3所 输出的第一组数据(〇, 1,1)产生第一组已校准的参考位准,其值为(〇, 1)、(〇, 1)、(〇, 1)(请 参照表2),并将电容值为16及8单位的两个电容器(其已在第一转换子程序中被选过)耦 接至该第一组已校准的参考位准(0,1)、(0,1)、(0,1)。由于VIP7. 5小于12 (8加4)、小于 8,并大于4 (8减4),故比较器CUC2与C3整体输出第二组数据(0,0,1),如图2C所示。依 据表3,在步骤3中,逐步逼近逻辑110经第二转换子程序后将输出第四与第三位(D(4)与 D (3),可表示为(0,1)。

[0030] 图2D表示该SAR ADC 100以及其中各元件在第三转换程序时的逻辑位准。更明 确地说,逐步逼近逻辑110的在步骤1将三个正电容子阵列中具有电容值为1单位的两个 电容器(第一与第二转换子程序中未曾被选过的电容器)耦接至该预设的参考位准(1, 0)、(〇,〇)以及(_1,〇)。逐步逼近逻辑110会在步骤2依据第二转换子程序中三个比较器 C1、C2与C3所输出的第二组数据(0,0,1)产生第二组已校准的参考位准,其值为(0,-1)、 (0, -1)、(0, -1)(请参照表2);并将电容值为4及2单元的电容器(在第二转换子程序中 被选过)耦接至该第二组已校准的参考位准(0, -1)、(0, -1)、(0, -1)。由于VIP7. 5大于 5(8减4加1)、4 (8减4)以及3(8减4减1),故比较器CU C2与C3整体输出第三组数据 (1,1,1),如图2D所示。依据表3,在步骤3中,逐步逼近逻辑110经第三转换子程序后输 出,第二与第一位(D(2)与D(I)),可表示为(1,1),其中第一位D(I)为最低有效位(least significantbit,LSB)。因此,在第三转换程序后即可产生最终的六位数字输出(100111), 其为前述所有转换子程序所得到的位的组合。六位数字输出(100111)的数字码为39,依据 表1可发现其代表的模拟输入将落在14V至16V之发间。

[0031] 通过使用前述的逐步逼近逻辑110,本发明的SAR ADC 100可以两倍于公知技术 一次一位(lbit/step)SAR ADC的速度进行逐步逼近运算。此外,本发明SAR ADC 100的电 容器整体的电容值也比任何公知的一次二位(2bit/step)SAR ADC来得低,此即表示,本发 明的SAR ADC 100不仅能够运算的更快,还具有减低功耗的效果。

[0032] 除了前述的SAR ADC 100,本发明另提供一种逐次逼近模拟至数字转换方法,其用 以在转换程序中将模拟输入转换成N位数字输出。图3为依据本发明实施例的逐次逼近模 拟至数字转换方法流程图。下文将配合图3及图IA说明本发明的方法。本方法包括:在步 骤P302,提供三个比较器(C1、C2与C3),其分别具有正及负输入端(" + "和;在步骤 P304,提供三个电容阵列(10U102对103),各具有正及负电容子阵列。该正及负电容子阵 列分别耦接至与其对应的三个比较器(C1、C2与C3)的负输入端及正输入端,从而进行取样 程序及转换程序。本发明的电容阵列是加权二进位电容阵列,用以转换出N位的数字输出, 各个正及负电容子阵列皆有N个电容器,而电容值皆为2 Ν 2、2Ν 3、···、22要2 1要1与1单元。 本发明在执行转换程序前先执行取样程序(Ρ310),其步骤即包括控制三个电容阵列取样该 模拟输入(VIP与VIN)。之后,本发明执行转换程序Ρ320。转换程序Ρ320包括多个转换子 程序,而各个转换子程序中又会执行步骤Sl、S2与S3。步骤Sl将各电容子阵列中目前所 选的两个电容器耦接至一组预设的参考位准。步骤S2会依据前一个转换子程序中该三个 比较器所输出的一组数据而取得一组已校准的参考电位,并将各电容子阵列中在前一个转 换子程序所选的两个电容器耦接至该组已校准的参考位准。步骤S3编码该三个比较器所 输出的一组数据以产生该N位数字输出中的两位数字。从而重复执行转换子程序Sl~S3 即可逐次逼近到最终的N位数字输出。本方法的取样程序Ρ310与转换程序Ρ320可由SAR ADC 100进行操作,由于该SAR ADC 100已详述于前述实施例,故此处不再赘述。

[0033] 本发明虽以优选实施例揭露如上,然其并非用以限定本发明的范围,任何本领域 技术人员,在不脱离本发明的精神和范围内,当可作出许多修改与变型,因此本发明的保护 范围当视所附的权利要求为准。

Claims (12)

1. 一种逐次逼近模拟至数字转换器,用以在转换程序中将模拟输入转换成N位数字输 出,其中所述转换程序包括多个转换子程序,所述逐次逼近模拟至数字转换器包括: 三个比较器; 三个电容阵列,分别耦接至所述三个比较器,各具有两个电容子阵列,其中所述两个电 容子阵列用以取样所述模拟输入,并分别将输入提供至对应的比较器,所述模拟输入包括 差动正输入以及差动负输入; 逐次逼近逻辑,耦接至所述三个比较器及所述三个电容阵列,用以在各转换子程序 中: 将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准; 将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考 位准,而所述已校准的参考位准是依据前一个转换子程序中所述三个比较器所输出的一组 数据而取得;以及 编码所述三个比较器所输出的一组数据以产生所述N位数字输出中的两位数字, 其中,在各转换子程序中,用以取样所述差动正输入的所述三个电容阵列中目前所选 的所述两个电容器的所述一组已校准的参考位准是: (-1,-1)、(-1,-1)、以及(-1,-1),若在前一转换子程序中所述三个比较器所输出的数 据为(〇,〇,〇)时; (0,-1)、(0,-1)、以及(0,-1),若在前一转换子程序中所述三个比较器所输出的数据为 (o,o,iV(i,o,o)时; (0,1)、(0,1)、以及(0,1),若在前一转换子程序中所述三个比较器所输出的数据为 (o,i,iV(i,i,o)时; (1,1)、(1,1)、(1,1),若在前一转换子程序中所述三个比较器所输出的数据为(1,1,1) 时, 其中,"1"表示正参考位准、所述"-1"表示负参考位准、而所述"0"表示所述正及负参 考位准的共模电压。
2. 如权利要求1所述的逐次逼近模拟至数字转换器,其中所述逐次逼近逻辑还用以控 制所述三个电容阵列,使其在所述转换程序前取样所述模拟输入,其中,所述逐次逼近逻辑 控制各电容阵列的所述两个电容子阵列以使其分别取样所述差动正输入以及所述差动负 输入。
3.如权利要求2所述的逐次逼近模拟至数字转换器,其中,所述一组预设的参考位准 或所述一组已校准的参考位准中耦接至用以取样所述差动正输入的电容子阵列者,与耦接 至用以取样所述差动负输入的电容子阵列者彼此互为反相信号。
4. 如权利要求3所述的逐次逼近模拟至数字转换器,其中,在各转换子程序中,耦接至 用以取样所述差动正输入的所述三个电容阵列中目前所选的所述两个电容器的所述一组 预设的参考位准分别为(1,〇)、(〇,〇)以及(_1,〇),其中,"1"表示正参考位准、该"-1"表示 负参考位准、而所述" 0 "表示所述正及负参考位准的共模电压。
5.如权利要求1所述的逐次逼近模拟至数字转换器,其中各所述电容子阵列是加权二 进位电容阵列,而各所述电容子阵列具有N个电容器,分别具有电容值2N2、2N3、…、22、2\ 1与1单位。
6. 如权利要求5所述的逐次逼近模拟至数字转换器,其中,在各电容子阵列中,目前所 选的所述两个电容器为前一转换子程序中未被选取的电容器中具有最高电容值的电容器。
7. -种逐次逼近模拟至数字转换方法,用以在转换程序中将模拟输入转换成N位数字 输出,其中所述转换程序包括多个转换子程序,所述逐次逼近模拟至数字转换方法包括: 提供三个比较器; 提供三个电容阵列,其分别耦接至所述三个比较器,各具有两个电容子阵列,其中所述 两个电容子阵列用以取样所述模拟输入,并分别将输入提供至对应的比较器,其中所述模 拟输入包括差动正输入以及差动负输入; 在各转换子程序中: 将各电容子阵列中目前所选的两个电容器耦接至一组预设的参考位准; 将各电容子阵列中在前一个转换子程序所选的两个电容器耦接至一组已校准的参考 位准,而所述已校准的参考位准是依据前一个转换子程序中所述三个比较器所输出的一组 数据而取得;以及 编码所述三个比较器所输出的一组数据以产生所述N位数字输出中的两位数字, 其中,在各转换子程序中,用以取样所述差动正输入的所述三个电容阵列中目前所选 的所述两个电容器的所述一组已校准的参考位准是: (-1,-1)、(-1,-1)、以及(-1,-1),若在前一转换子程序中所述三个比较器所输出的数 据为(〇,〇,〇)时; (0,-1)、(0,-1)、以及(0,-1),若在前一转换子程序中所述三个比较器所输出的数据为 (o,o,iV(i,o,o)时; (0,1)、(0,1)、以及(0,1),若在前一转换子程序中所述三个比较器所输出的数据为 (o,i,iV(i,i,o)时; (1,1)、(1,1)、(1,1),若在前一转换子程序中所述三个比较器所输出的数据为(1,1,1) 时, 其中,"1"表示正参考位准、所述"-1"表示负参考位准、而所述"0"表示所述正及负参 考位准的共模电压。
8. 如权利要求7所述的逐次逼近模拟至数字转换方法,还包括: 控制所述三个电容阵列,使其在所述转换程序前取样所述模拟输入,其中,所述逐次逼 近逻辑控制各电容阵列的所述两个电容子阵列以使其分别取样所述差动正输入以及所述 差动负输入。
9. 如权利要求8所述的逐次逼近模拟至数字转换方法,其中,所述一组预设的参考位 准或所述一组已校准的参考位准中耦接至用以取样所述差动正输入的电容子阵列者,与耦 接至用以取样所述差动负输入的电容子阵列者彼此互为反相信号。
10. 如权利要求8所述的逐次逼近模拟至数字转换方法,其中,在各转换子程序中,耦 接至用以取样所述差动正输入的所述三个电容阵列中目前所选的所述两个电容器的所述 一组预设的参考位准分别为(1,〇)、(〇,〇)以及(_1,〇),其中,"1"表示正参考位准、所述 "-1"表示负参考位准、而所述"0"表示所述正及负参考位准的共模电压。
11. 如权利要求7所述的逐次逼近模拟至数字转换方法,其中各所述电容子阵列是加 权二进位电容阵列,而各所述电容子阵列具有N个电容器,分别具有电容值2N2、2N3、…、22、 2\1与1单位。
12.如权利要求11所述的逐次逼近模拟至数字转换方法,其中,在各电容子阵列中,目 前所选的所述两个电容器为前一转换子程序中未被选取的电容器中具有最高电容值的电 容器。
CN201110344913.1A 2011-11-04 2011-11-04 逐次逼近模拟至数字转换器及转换方法 CN103095300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110344913.1A CN103095300B (zh) 2011-11-04 2011-11-04 逐次逼近模拟至数字转换器及转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110344913.1A CN103095300B (zh) 2011-11-04 2011-11-04 逐次逼近模拟至数字转换器及转换方法

Publications (2)

Publication Number Publication Date
CN103095300A CN103095300A (zh) 2013-05-08
CN103095300B true CN103095300B (zh) 2015-12-02

Family

ID=48207506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110344913.1A CN103095300B (zh) 2011-11-04 2011-11-04 逐次逼近模拟至数字转换器及转换方法

Country Status (1)

Country Link
CN (1) CN103095300B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734716B (zh) * 2013-12-24 2017-12-12 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
CN103929178B (zh) 2014-04-29 2017-02-08 中国电子科技集团公司第二十四研究所 逐次逼近模数转换器及其转换方法
US9287891B1 (en) * 2015-01-20 2016-03-15 Mediatek Inc. Successive approximation register analog to digital converters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274321B2 (en) * 2005-03-21 2007-09-25 Analog Devices, Inc. Analog to digital converter
CN101379707A (zh) * 2006-02-02 2009-03-04 新加坡国立大学 一种模数转换器
CN102055475A (zh) * 2009-10-28 2011-05-11 盛群半导体股份有限公司 逐次逼近模拟数字转换器及其方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309837B1 (ko) * 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274321B2 (en) * 2005-03-21 2007-09-25 Analog Devices, Inc. Analog to digital converter
CN101379707A (zh) * 2006-02-02 2009-03-04 新加坡国立大学 一种模数转换器
CN102055475A (zh) * 2009-10-28 2011-05-11 盛群半导体股份有限公司 逐次逼近模拟数字转换器及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 32 mW 1.25 GS/s 6b 2b/Step SAR ADC in 0.13 um CMOS;zhiheng cao et al;《IEEE journal of solid state circuits》;20090331;第44卷(第3期);第862-873页 *

Also Published As

Publication number Publication date
CN103095300A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
Pang et al. A 10-bit 500-KS/s low power SAR ADC with splitting comparator for bio-medical applications
Liu et al. A 0.92 mW 10-bit 50-MS/s SAR ADC in 0.13 μm CMOS process
TWI454064B (zh) 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
US7265708B2 (en) Analog-to-digital converter with interchangeable resolution and sample and hold amplifier channels
Zhu et al. V CM-based monotonic capacitor switching scheme for SAR ADC
US5877717A (en) D/A converter with a Gamma correction circuit
US6879277B1 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages
CN1288848C (zh) 用引入的非线性改善模数转换器线性的结构和方法
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
US20160352351A1 (en) Ad converter including a capacitive dac
US8941529B2 (en) Capacitive digital to analog and analog to digital converters
US7710305B2 (en) Unified architecture for folding ADC
US6914550B2 (en) Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
CN1255951C (zh) 高精度数字/模拟变换电路
US8441386B2 (en) Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters
KR101007063B1 (ko) Sar 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
CN104796149B (zh) 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
US20080018514A1 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
Rahimi et al. Energy-efficient high-accuracy switching method for SAR ADCs
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
KR101716782B1 (ko) 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US20070290915A1 (en) Pipeline A/D converter conterting analog signal to digital signal
CN1625840A (zh) 用于校准数模转换器的方法和数模转换器
CN1689232A (zh) 在模数转换中使用的利用电荷重分配产生电压基准的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model