CN103583002A - 逐次比较型ad变换器 - Google Patents

Abstract

高位侧DAC(21)以及低位侧DAC(22)具有以二进制比率来对电容值进行加权的多个电容元件(c1～c4、c6～c9)，构成为：各电容元件的一端与公共节点连接，另一端与第一以及第二电压的任一者选择性地连接，且以耦合电容(23)来耦合高位侧DAC和低位侧DAC。高位侧DAC控制电路(7)对高位侧DAC选择性地输入补正控制信号以及从逐次比较电路(5)输出的数字信号的任一者。低位侧DAC(22)具有至少1个可变电容元件(ct1、ct2)，其一端与公共节点连接，另一端根据从逐次比较电路(5)向高位侧DAC(21)输出的数字信号的高位比特而与第一以及第二电压的任一者选择性地连接。

Description

逐次比较型AD变换器

技术领域

本发明涉及逐次比较型AD变换器，特别涉及具备电容阵列型AD变换器的逐次比较型AD变换器。

背景技术

逐次比较型AD变换器构成为：通过从最高位比特到最低位比特逐次反复模拟输入电压与由数字模拟转换器(下面称作DAC)生成的电压的比较动作，来实现多比特的模拟数字变换(AD变换)。逐次比较动作通过基于前一比特的比较结果控制DAC的数字输入信号，来生成下一比特的比较对象电压。

作为上述DAC，较多地使用以二进制(2的幂次)比率来对电容值加权的电容阵列。在使用这样的电容阵列型DAC(下面称作电容DAC)的情况下，在比特数增加时，由于与高位比特对应的电容阵列的电容值增大，因此会招致AD变换器的面积及消耗电力的增大。为此，提出如下方法(例如，参照专利文献1)：将电容阵列分为高位侧和低位侧，并用耦合电容将它们耦合，由此来降低与高位比特对应的电容阵列的电容值。

图7表示基本的8比特逐次比较型AD变换器的构成。该逐次比较型AD变换器具备：对模拟输入电压进行采样的开关1、电容DAC200、比较器3、保存比较结果的锁存电路4、基于锁存电路4的输出信号来输出由信号P1～P8构成的8比特数字信号的逐次比较电路5、和将锁存电路4的输出信号变换为多比特的串行-并行变换电路6。

电容DAC200具备：以二进制比率对电容值加权的高位侧电容阵列(下面称作高位侧DAC)201以及低位侧电容阵列(称作低位侧DAC)202、和耦合它们的耦合电容203。高位侧DAC201构成为：具备电容元件c1、c2、c3、c4，且这些电容元件的一端与公共节点连接，另一端通过开关分别独立地与参考电压VH以及VL(其中VH＞VL)的任一者连接。低位侧DAC202构成为：具备电容元件c5、c6、c7、c8，且这些电容元件的一端与公共节点连接，另一端通过开关分别独立地与VH以及VL的任一者连接。另外，在图中的各电容元件c1～c8的旁边示出各电容元件的电容值。

该逐次比较型AD变换器的动作如以下那样。首先，使开关1成为导通状态，并对模拟输入电压进行采样。此时，从逐次比较电路5输入到电容DAC200的数字信号被设定为初始值，成为(P1、P2、P3、P4、P5、P6、P7、P8)＝(1、0、0、0、0、0、0、0)。电容元件c1～c8的另一端在输入的数字信号中对应的比特为1时与VH连接，为0时与VL连接。因此，首先，将模拟输入电压与相当于(VH-VL)/2的电压进行比较，通过比较器3判定其大小关系。通过将该比较结果存储在锁存电路4中，来决定输出数字信号的MSB的值。并通过对从逐次比较电路5输出的数字信号进行更新，来在电容DAC200中生成下一比特的比较对象电压。

具体地，在将MSB判定为1时，使与最高位比特对应的信号P1保持1不变地将与下一比特对应的信号P2从0变更为1。由此，将模拟输入电压与相当于3·(VH-VL)/4的电压进行比较，通过比较器3来判定其大小关系，决定下一比特的值。另一方面，在将MSB判定为0时，分别将与最高位比特对应的信号P1从1变更为0，将与下一比特对应的信号P2从0变更为1。由此，将模拟输入电压与相当于(VH-VL)/4的电压进行比较，通过比较器3来判定其大小关系，决定下一比特的值。

上述的动作直到输出数字信号的LSB决定为止都逐次地反复。最终，在将各比特的比较判定结果暂时存储在锁存电路4后，从由移位寄存器构成的串行-并行变换电路6输出8比特的AD变换值。

但是，由于一般在电容DAC200中存在寄生电容cp，因此电容DAC200的高位侧和低位侧的加权不同，从而使AD变换精度变差。为此，提出如下方法(例如，参照专利文献2)：在电容DAC的低位侧搭载可变电容元件，调整可变电容元件以使得与高位侧的最低位比特对应的电容元件的电荷移动量、和低位侧的全部的电容元件的电荷移动量相等。

先行技术文献

专利文献

专利文献1：JP特开平02-155457号公报

专利文献2：JP特开2010-45723号公报

发明的概要

发明要解决的课题

由于在具备电容DAC的逐次比较型AD变换器中进行电容的小型化而失配精度变差，不能生成以正确的二进制比率加权的电容值。特别是与高位比特对应的电容的相对精度变差，会给AD变换精度变差带来较大的影响。虽然能用大电容来改善失配精度，但电容DAC的大电容化会招致AD变换器整体的面积变大及电力变高。另外，在前述的电容DAC的高位侧、低位侧的调整方法中，由于用比较器判定在以开关来对与高位侧的最低位比特对应的电容元件、和低位侧的全部电容元件进行切换时的电压值，因此若在比较器中存在偏置，就不能正确地进行补正。

线性良好的高精度的AD变换值取决于电容DAC的以二进制比率加权的电容值的精度。但是，由于上述电容的小型化引起的失配精度变差、或低位侧DAC的寄生电容，而使得高位侧DAC与低位侧DAC的加权变得不同，由此在电容DAC的输出中产生误差。其结果，AD变换结果成为非线性的特性。

发明内容

鉴于上述问题，本发明以逐次比较型AD变换器的失配精度的提高为主要课题。进而，以实现即使在比较器中存在偏置也能补正电容DAC的误差来生成高精度的AD变换值的小型、低电力的逐次比较型AD变换器为次要课题。

用于实现课题的手段

遵循本发明的一个局面，将模拟输入电压变换为数字值的逐次比较型AD变换器具备：电容DAC，其具有高位侧DAC、低位侧DAC和耦合电容，其中，高位侧DAC构成为：具有以二进制比率来对电容值加权的多个电容元件，且各电容元件的一端与第一公共节点连接，另一端根据输入的第一数字信号的各比特而与第一以及第二电压的任一者选择性地连接，所述低位侧DAC构成为：具有以二进制比率来对电容值进行加权的多个电容元件，且各电容元件的一端与第二公共节点连接，另一端根据输入的第二数字信号的各比特而与所述第一以及第二电压的任一者选择性地连接，所述耦合电容连接所述第一公共节点和所述第二公共节点；比较器，其比较所述模拟输入电压与由所述电容DAC生成的电压的大小；逐次比较电路，其接受所述比较器的比较结果，根据MSB依次决定所述数字值，并以该数字值的高位比特为第三数字信号，将低位比特为所述第二数字信号，分别进行输出；和高位侧DAC控制电路，其以补正控制信号以及所述第三数字信号的任一者为所述第一数字信号，选择性地输入到所述高位侧DAC。并且，所述低位侧DAC具有至少1个可变电容元件，该可变电容元件的一端与所述第二公共节点连接，另一端根据所述第三数字信号的高位比特与所述第一以及第二电压的任一者选择性地连接。

据此，通过高位侧DAC控制电路测定设为将补正控制信号作为第一数字信号而输入到高位侧DAC的状态来使低位侧DAC动作的情况下的AD变换值，能基于该测定值来决定设于低位侧DAC的可变电容元件的电容值。另外，通过高位侧DAC控制电路设为将从逐次比较电路输出的第三数字信号作为第一数字信号而输入到高位侧DAC的状态，能使该可变电容元件的另一端和与高位侧DAC的高位比特对应的电容元件的另一端联动地与第一以及第二电压的任一者连接。由此，能补正高位侧DAC的电容失配。

另外，为了易于决定上述可变电容元件的电容值，所述高位侧DAC也可以具有伪电容元件，其电容值和所述高位侧DAC中的所述多个电容元件当中与最低位比特对应的电容元件的电容值相等，且一端与所述第一公共节点连接，另一端根据输入的补正控制信号而与所述第一以及第二电压的任一者选择性地连接。

另外，所述低位侧DAC也可以具有第二可变电容元件，其一端与所述第二公共节点连接，另一端接地。据此，即使在低位侧DAC存在有寄生电容，也能通过适宜调整第二可变电容元件的电容值来补正高位侧DAC与低位侧DAC的加权误差。另外，第二可变电容元件的电容值能基于在对高位侧DAC输入了给定值的状态下使低位侧DAC动作的情况下得到的AD变换值来决定。即，能基于包含比较器的偏置的AD变换值来决定第二可变电容元件的电容值。

发明的效果

根据本发明，由于补正了高位侧DAC的电容失配，因此能提高逐次比较型AD变换器的失配精度。进而，即使在比较器中存在偏置，也能补正高位侧DAC与低位侧DAC的加权误差。由此，即使用小电容也能实现高精度的AD变换器。

附图说明

图1是本发明的一个实施方式所涉及的逐次比较型AD变换器的构成图。

图2是表示寄生电容值调整用的可变电容元件的一个构成例的图。

图3是表示电容失配补正用的可变电容元件的一个构成例的图。

图4是表示高位侧DAC和低位侧DAC的加权误差补正前后的AD变换特性的图表。

图5是表示用于对输入中央电压进行采样的单元的一例的图。

图6是表示高位侧DAC的电容失配补正前后的AD变换特性的图表。

图7是现有的逐次比较型AD变换器的构成图。

具体实施方式

下面，按照附图来说明本发明的实施方式。另外，对与图7中的构成要素相同的构成要素赋予相同的符号。

图1表示本发明的一个实施方式所涉及的8比特逐次比较型AD变换器的构成。本实施方式所涉及的逐次比较型AD变换器具备：对模拟输入电压进行采样的开关1、电容DAC2、比较器3、保存比较结果的锁存电路4、基于锁存电路4的输出信号来输出由信号P1～P8构成的8比特数字信号的逐次比较电路5、将锁存电路4的输出信号变换为多比特的串行-并行变换电路6、高位侧DAC控制电路7、和补正控制部8。

另外，在图1中，在比较器3的正相输入端IN+，连接了电容DAC2的输出，在反相输入端IN-虽然描绘为什么都不连接，但实际上，在模拟输入电压为单端信号的情况下，在比较器3的反相输入端IN-连接该逐次比较型AD变换器的输入范围中央的电压(下面称作输入中央电压)。例如，在输入范围为0到Vdd的情况下，输入中央电压为Vdd/2。另外，在模拟输入电压为差动信号的情况下，为了该差动信号的负侧信号而另外设置开关1以及电容DAC2，并将该电容DAC2的输出与比较器3的反相输入端IN-连接。

电容DAC2具备：高位侧DAC21、低位侧DAC22、和将它们耦合的耦合电容23。

高位侧DAC21具备电容元件c1、c2、c3、c4、c5。构成为：各电容元件的一端与公共节点连接，电容元件c1、c2、c3、c4的另一端根据输入的数字信号分别独立地与参考电压VH以及VL(其中VH＞VL)的任一者选择性地连接，另外，电容元件c5的另一端根据输入的补正控制信号TM5与VH以及VL的任一者选择性地连接。电容元件c1、c2、c3、c4的电容值以二进制比率加权，分别为8C、4C、2C、C。电容元件c5的电容值为C。另外，如后述那样，电容元件c5是在高位侧DAC21的电容失配的补正时使用的伪电容元件，在通常动作时，电容元件c5的另一端固定地与VH以及VL的任一者连接。

低位侧DAC22具备电容元件c6、c7、c8、c9、ct1、ct2、cta。其中，电容元件ct1、ct2、cta是电容值可变的可变电容元件。各电容元件的一端与公共节点连接，电容元件c6、c7、c8、c9的另一端构成为：根据输入的数字信号分别独立地与VH以及VL的任一者选择性地连接。可变电容元件ct1、ct2的另一端分别构成为：根据从逐次比较电路5输出的数字信号的高位比特、即用于控制高位侧DAC21中的电容元件c1、c2的另一端的信号P1、P2，而与VH以及VL的任一者选择性地连接。电容元件c6、c7、c8、c9的电容值以二进制比率进行了加权，分别为8C、4C、2C、C。

图2表示可变电容元件cta的一个构成例。可变电容元件cta具备由电容元件cta1、cta2、…、ctaN构成的电容阵列。各电容元件的电容值既可以相同，也可以不同。各电容元件的一端与低位侧DAC22的公共节点连接，另一端构成为：根据输入的控制信号catrim分别独立地与固定电位(例如，接地电位)以及漂浮节点的任一者选择性地连接。因此，能通过控制catrim的值来可变地控制低位侧DAC22的寄生电容值。

图3表示可变电容元件ct1的一个构成例。可变电容元件ct1具备由电容元件ct11、ct12、…、ct1N构成的电容阵列。各电容元件的电容值既可以相同，也可以不同。各电容元件的一端与低位侧DAC22的公共节点连接，另一端构成为：根据各个输入的控制信号tp11、tp12、…、tp1N分别独立地与VH以及VL的任一者选择性地连接。控制信号tp11、tp12、…、tp1N分别作为控制信号TC1的各比特与信号P1的逻辑运算(例如，“与”运算)的结果而得到。因此，通过对控制信号TC1的值进行控制，能可变地控制可变电容元件ct1的电容值，进而，能使可变电容元件ct1的另一端与高位侧DAC21的电容元件c1的另一端联动地与VH以及VL的任一者选择性地连接。

可变电容元件ct2也能同样地构成。因此，通过对控制信号TC2的值进行控制，能可变地控制可变电容元件ct2的电容值，进而，能使可变电容元件ct2的另一端与高位侧DAC21的电容元件c2的另一端联动地与VH以及VL的任一者选择性地连接。

返回图1，高位侧DAC控制电路7对高位侧DAC21选择性地输入补正控制信号TM1、TM2、TM3、TM4以及逐次比较电路5所输出的数字信号的高位比特即信号P1、P2、P3、P4的任一者。补正控制部8接受串行-并行变换电路6的输出信号的低位比特，决定补正时的高位侧DAC21的控制以及可变电容元件ct1、ct2、cta的各电容值，并输出前述的TM1～TM5、catrim、TC1、TC2。另外，补正控制部8控制高位侧DAC控制电路7中的选择动作。

下面，说明本实施方式所涉及的逐次比较型AD变换器的补正动作。

<高位侧DAC和低位侧DAC的加权误差补正>

首先，作为初始状态，将耦合电容23的电容值ca设定为充分大于在低位侧DAC22不存在寄生电容时的理想电容值的2C的值。进而，通过将catrim设定为0来使可变电容元件cta的电容值为0，即使在低位侧DAC22中存在寄生电容，也能使低位侧DAC22的电容值小于高位侧DAC21的电容值。

图4表示使用高位侧DAC21的最低位比特和低位侧DAC22的全部比特的情况下的高位侧DAC21和低位侧DAC22的加权误差补正前后的AD变换特性。误差补正前，由于低位侧DAC22的加权相对于高位侧DAC21更大，因此，在高位侧与低位侧的连接点产生所谓的遗漏码，从而在AD变换中出现非线性误差(参照图4(a)、(b)的左侧图表)。

为了补正高位侧DAC21和低位侧DAC22的加权误差，使得仅使低位侧DAC22动作时的AD变换值Voff、与根据Voff的符号而使高位侧DAC21的最低位比特强制动作时的低位侧DAC22的AD变换值Voffp(参照图4(a))或Voffn(参照图4(b))满足：Voff＝Voffp或Voff＝Voffn即可。由此，高位侧与低位侧的连接点连续地相连，从而能得到线性的AD变换特性(参照图4(a)、(b)的右侧图表)。

AD变换特性的倾斜根据低位侧DAC22的加权而变化。因此，根据图4(a)、(b)的左侧图表所示的状态可知，在使设于低位侧DAC22的可变电容元件cta的电容值增加时，倾斜变大，如图4(a)、(b)的右侧图表所示，能使Voff＝Voffp或Voff＝Voffn。

在本实施方式所涉及的逐次比较型AD变换器中，能如下那样测定Voff、Voffp以及Voffn的各AD变换值。首先，补正控制部8控制高位侧DAC控制电路7来对高位侧DAC21输入TM1～TM4，使TM1～TM5固定为(TM1，TM2，TM3，TM4，TM5)＝(1，0，0，0，0)或(0，1，1，1，1)。另外，闭合开关1来对输入中央电压进行采样。

另外，能以各种方式进行输入中央电压的采样。例如，能通过设置使比较器3的差动输入对短路的开关来使该开关短路，由此对输入中央电压进行采样。但是，由于若在比较器3的输入端连接开关就会使寄生电容等增加，因此优选地，在比开关1靠前的部分设置将输入中央电压进行输入的单元。例如，在模拟输入电压为差动信号的情况下，如图5所示，在共模电压Vcm与开关1的信号输入侧的端子间设置开关9，在对输入中央电压进行采样的情况下，闭合开关1、9。

对输入中央电压进行采样后，断开开关1，在将高位侧DAC21的数字输入固定的状态下，仅在低位侧DAC22进行通常的逐次比较动作。Voff能按照下式(1)，根据直到最低位比特为止使逐次比较动作结束时的串行-并行变换后的低位比特来测定。另外，式(1)中的N是低位侧DAC22的比特数。另外，ADi是从串行-并行变换电路6输出的数字信号的低位的各比特的值。

[算式1]

$\mathrm{Voff}=\underset{0}{\overset{N-1}{\mathrm{\&Sigma;}}}{2}^i\&CenterDot;\mathrm{ADi}-(2^N-1)/2\&CenterDot;\&CenterDot;\&CenterDot;\left(1\right)$

若比较器3为理想状态，则通过式(1)求得的Voff的值成为0。但是，由于在比较器3中存在偏置，因此Voff的值成为能用数字值表现比较器3的偏置值的值。

接下来，若测定出的Voff的符号为正，则进行Voffp的测定，若为负，则进行Voffn的测定。与Voff的测定时相同，首先，补正控制部8控制高位侧DAC控制电路7来对高位侧DAC21输入TM1～TM4，从而在Voffp的测定时将TM1～TM5设定为(TM1，TM2，TM3，TM4，TM5)＝(0，1，1，1，1)，在Voffn的测定时将TM1～TM5设定为(TM1，TM2，TM3，TM4，TM5)＝(1，0，0，0，0)。另外，闭合开关1来对输入中央电压进行采样。接下来，断开开关1，在Voffp的测定时将TM5从1切换到0，在Voffn的测定时从0切换到1，仅在低位侧DAC22进行通常的逐次比较动作。另外，也可以取代切换TM5而切换TM4。在直到最低位比特为止的比较动作结束后，能根据串行-并行变换结果的低位比特，分别按照下式(2)来测定Voffp，按照下式(3)来测定Voffn。

[算式2]

$\mathrm{Voffp}=2^N+\underset{0}{\overset{N-1}{\mathrm{\&Sigma;}}}{2}^i\&CenterDot;\mathrm{ADi}-(2^{N+1}-1)/2\&CenterDot;\&CenterDot;\&CenterDot;\left(2\right)$

[算式3]

$\mathrm{Voffn}=0+\underset{0}{\overset{N-1}{\mathrm{\&Sigma;}}}{2}^i\&CenterDot;\mathrm{ADi}-(2^{N+1}-1)/2\&CenterDot;\&CenterDot;\&CenterDot;\left(3\right)$

在Voffp＞Voff、或Voffn＜Voff的情况下，由于低位侧DAC22的加权相对于高位侧DAC21更大，因此使catrim递增来使可变电容元件cta的电容值增加。此时，由于低位侧DAC22的加权发生变化，因此还需要再次测定Voff。为此，直到成为Voffp＝Voff、或Voffn＝Voff的状态为止，一边增加catrim，一边反复Vof的测定、和与Voff的符号相应的Voffp或Voffn的测定。在Voffp＝Voff、或Voffn＝Voff成立时，高位侧DAC21与低位侧DAC22的加权变得均等，能得到图4(a)、(b)的右侧图表所示那样的线性的AD变换特性。

<高位侧DAC的电容失配补正>

下面，说明补正高位侧DAC21中的电容元件c1、c2的失配误差的方法。

在补正对象的电容元件为多个的情况下，从与最低位的比特对应的电容元件的补正起进行。本实施方式的情况下，从电容元件c2的补正开始。

首先，补正控制部8控制高位侧DAC控制电路7对高位侧DAC21输入TM1～TM4，从而将TM1～TM5设定为(TM1，TM2，TM3，TM4，TM5)＝(0，1，0，0，0)。另外，闭合开关1来对输入中央电压进行采样。

接下来，断开开关1，补正控制部8控制高位侧DAC控制电路7来对高位侧DAC21输入TM1～TM4，并将TM1～TM5设定为(TM1，TM2，TM3，TM4，TM5)＝(0，0，1，1，1)。此时，补正对象的电容元件c2的数字输入从1变化到0，由此，与低位的比特对应的电容元件c3、c4、c5的数字输入从0变化到1。电容相对精度为理想状态时，电容元件c2的电容值为4C，电容元件c3、c4、c5的合计电容值也为4C(＝2C+C+C)，两者相等。由此，由于作为电荷的移动量相等，因此高位侧DAC21的公共节点的电位应当不发生变化。但是，由于电容失配，高位侧DAC21的电容值的加权不是理想的，因此电容元件c2的电容值与电容元件c3、c4、c5的合计电容值变得不相等。由此，通过进行前述的控制而在高位侧DAC21的公共节点产生电位变化。通过仅用低位侧DAC22对该电压进行AD变换，能使用下式(4)以数字值来测定上述的电位变化。

[算式4]

$\mathrm{VM}=\underset{0}{\overset{N-1}{\mathrm{\&Sigma;}}}{2}^i\&CenterDot;\mathrm{ADi}-(2^N-1)/2\&CenterDot;\&CenterDot;\&CenterDot;\left(4\right)$

由于在式(4)得到的VM包含比较器3的偏置，因此未正确表征补正对象即电容元件c2的失配误差。为此，使用高位侧DAC21和低位侧DAC22的加权误差补正时算出的比较器3的偏置值即Voff，通过下式(5)来测定电容元件c2的失配误差。

[算式5]

Vdiff＝VM-Voff    ···(5)

在式(5)得到的Vdiff是用数字值表现电容元件c2的失配误差的值。因此，如图6所示那样，通过调整设于低位侧DAC22的与电容元件c2联动的可变电容元件ct2的电容值以使得Vdiff＝0，就能补正电容元件c2的失配误差。

接着，说明电容元件c1的失配补正方法。电容元件c1的补正是在调整了前述的可变电容元件ct2的电容值的状态下进行的。

首先，补正控制部8控制高位侧DAC控制电路7对高位侧DAC21输入TM1～TM4，并将TM1～TM5设定为(TM1，TM2，TM3，TM4，TM5)＝(1，0，0，0，0)。另外，闭合开关1来对输入中央电压进行采样。

接下来，断开开关1，补正控制部8控制高位侧DAC控制电路7对高位侧DAC21输入TM1～TM4，并将TM1～TM5设定为(TM1，TM2，TM3，TM4，TM5)＝(0，1，1，1，1)。此时，由于补正对象的电容元件c1的电荷移动量与电容元件c2，c3、c4、c5的合计电荷移动量之差，因而在高位侧DAC21的公共节点处产生电位变化。通过仅用低位侧DAC22对其进行AD变换，并应用式(4)以及式(5)，就能测定电容元件c1的失配误差。电容元件c1的失配误差的补正，与电容元件c2的补正同样地，是通过调整设于低位侧DAC22的与电容元件c1联动的可变电容元件ct1的电容值来进行的。

上面，根据本实施方式，能补正逐次比较型AD变换器中的电容DAC2的非线性误差。具体地，能补正高位侧DAC21的失配误差。由此，能得到高精度的AD变换值。进而，还能补正高位侧DAC21与低位侧DAC22的加权误差。由此，能得到更高精度的AD变换值。

另外，AD变换分辨率并不限定于8比特。即，能适宜增减高位侧DAC21以及低位侧DAC22的各电容元件而设为任意的分辨率。

另外，高位侧DAC21中的失配误差补正对象的电容元件的个数并不限定于2。在变更补正对象的电容元件的个数的情况下，只要构成为在低位侧DAC22设置与高位侧DAC21中的补正对象的电容元件相同个数的可变电容元件、且与高位侧DAC21中的补正对象的电容元件的控制联动即可。

另外，电容元件c1～c4、c6～c9也可以构成为所谓的分裂电容器。例如，电容值为8C的电容元件c1能使用电容值为4C且一端与公共节点连接、另一端与VH以及VL的任一者选择性地连接的2个电容元件来构成。

产业上的利用可能性

本发明所涉及的逐次比较型AD变换器能在使用小面积且低电力的模拟电路的同时进行高精度的AD变换，因此在影像信号处理装置或无线装置等中有用。

符号的说明

1   开关

2   电容DAC

21  高位侧DAC

22  低位侧DAC

23  耦合电容

3   比较器

5   逐次比较电路

7   高位侧DAC控制电路

8   补正控制部

9   开关

c1～c9  电容元件

ct1、ct2  可变电容元件

cta  可变电容元件(第2可变电容元件)

Claims (7)

1.一种逐次比较型AD变换器，将模拟输入电压变换为数字值，具备：

电容DAC，其具有高位侧DAC、低位侧DAC和耦合电容，其中，所述高位侧DAC构成为：具有以二进制比率对电容值进行加权的多个电容元件，且各电容元件的一端与第一公共节点连接，另一端根据输入的第一数字信号的各比特而与第一以及第二电压的任一者选择性地连接，所述低位侧DAC构成为：具有以二进制比率来对电容值进行加权的多个电容元件，且各电容元件的一端与第二公共节点连接，另一端根据输入的第二数字信号的各比特而与所述第一以及第二电压的任一者选择性地连接，所述耦合电容连接所述第一公共节点和所述第二公共节点；

比较器，其比较所述模拟输入电压与由所述电容DAC生成的电压的大小；

逐次比较电路，其接受所述比较器的比较结果，根据MSB依次决定所述数字值，并将该数字值的高位比特作为第三数字信号，将低位比特作为所述第二数字信号，分别进行输出；和

高位侧DAC控制电路，其将补正控制信号以及所述第三数字信号的任一者作为所述第一数字信号，选择性地输入到所述高位侧DAC，

所述低位侧DAC至少具有1个可变电容元件，该可变电容元件的一端与所述第二公共节点连接，另一端根据所述第三数字信号的高位比特而与所述第一以及第二电压的任一者选择性地连接。

2.根据权利要求1所述的逐次比较型AD变换器，其中，

所述高位侧DAC具有：

伪电容元件，其电容值和所述高位侧DAC中的所述多个电容元件当中与最低位比特对应的电容元件的电容值相等，且一端与所述第一公共节点连接，另一端根据输入的补正控制信号而与所述第一以及第二电压的任一者选择性地连接。

3.根据权利要求1或2所述的逐次比较型AD变换器，其中，

所述低位侧DAC具有：

第二可变电容元件，其一端与所述第二公共节点连接，另一端接地。

4.根据权利要求2所述的逐次比较型AD变换器，其中，

所述逐次比较型AD变换器具备：

补正控制部，其进行所述补正控制信号的生成、所述可变电容元件的电容值的调整、以及所述高位侧DAC控制电路的控制，

所述补正控制部测定第一AD变换值和第二AD变换值，调整所述可变电容元件的电容值，以使得所述第一AD变换值与所述第二AD变换值成为相等，其中，

所述第一AD变换值是在对所述高位侧DAC输入了给定值的状态下以所述电容DAC对给定电压进行采样的情况下得到的值，

所述第二AD变换值是通过如下动作而得到的，即：在将所述高位侧DAC中的补正对象的电容元件的另一端与所述第一电压连接、并使比该电容元件更靠低位比特的电容元件以及所述伪电容元件的另一端与所述第二电压连接的状态下以所述电容DAC对所述给定电压进行采样后，在使所述补正对象的电容元件的另一端与所述第二电压连接、并使比该电容元件更靠低位比特的电容元件以及所述伪电容元件的另一端与所述第一电压连接的状态下使所述低位侧DAC动作。

5.根据权利要求3所述的逐次比较型AD变换器，其中，

所述逐次比较型AD变换器具备：

补正控制部，其进行所述补正控制信号的生成、所述可变电容元件以及所述第二可变电容元件的各电容值的调整、以及所述高位侧DAC控制电路的控制，

所述补正控制部测定第一AD变换值和第二AD变换值，调整所述第二可变电容元件的电容值，以使得所述第一AD变换值与所述第二AD变换值相等，其中，

所述第一AD变换值是在对所述高位侧DAC输入了给定值的状态下以所述电容DAC对给定电压进行采样的情况下得到的，

所述第二AD变换值是在对所述高位侧DAC输入与所述第一AD变换值的符号相应的给定值的状态下以所述电容DAC对所述给定电压进行采样后，在使所述第一数字信号的最低位比特翻转的状态下使所述低位侧DAC动作而得到的。

6.根据权利要求5所述的逐次比较型AD变换器，其中，

所述补正控制部在将所述第二可变电容元件的电容值设定为最小值后，使所述第二可变电容元件的电容值逐渐增加，以使得所述第一AD变换值与所述第二AD变换值相等。

7.根据权利要求4或5所述的逐次比较型AD变换器，其中，

所述逐次比较型AD变换器具备：

开关，其使所述比较器的差动输入对短路。

Images