CN107294536A - 3bit流水线式ADC的时序控制方法 - Google Patents

3bit流水线式ADC的时序控制方法 Download PDF

Info

Publication number
CN107294536A
CN107294536A CN201710456892.XA CN201710456892A CN107294536A CN 107294536 A CN107294536 A CN 107294536A CN 201710456892 A CN201710456892 A CN 201710456892A CN 107294536 A CN107294536 A CN 107294536A
Authority
CN
China
Prior art keywords
adc
mdac
control signal
3bit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710456892.XA
Other languages
English (en)
Other versions
CN107294536B (zh
Inventor
唐鹤
毛祚伟
高昂
彭传伟
彭析竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710456892.XA priority Critical patent/CN107294536B/zh
Publication of CN107294536A publication Critical patent/CN107294536A/zh
Application granted granted Critical
Publication of CN107294536B publication Critical patent/CN107294536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

3bit流水线式ADC的时序控制方法，属于模拟集成电路技术领域。本发明用四个时钟控制信号将3bit流水线式ADC的工作状态分为采样阶段和放大阶段，采样阶段时，MDAC采样输入信号，子ADC采样输入信号并存储该输入信号与上一工作周期放大阶段中采样的子ADC的参考电压的差值，该差值通过比较器处理后得到7位温度计码并经过编码后得到3位数字码作为3bit流水线式ADC的数字输出信号；放大阶段时，子ADC采样子ADC的参考电压供下一个工作周期采样阶段时使用；MDAC采样MDAC的参考电压，并存储该MDAC的参考电压与本工作周期采样阶段时采样的输入信号的差值，该差值经过运算放大后得到3bit流水线式ADC的模拟输出信号。本发明对时序进行调整，有效增加了运算放大器建立的时间。

Description

3bit流水线式ADC的时序控制方法
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种3bit流水线式ADC的时序控制方法。
背景技术
近年来，随着数字信号处理技术的迅猛发展，数字信号处理技术广泛的应用于各个领域，因此对作为模拟和数字系统之间桥梁的模数转换器(Analog-to-DigitalConverter,ADC)的性能也提出了越来越高的要求。系统不仅要求提高模数转换器的采样率、量化精度等，同时也希望提高模数转换器的转换效率，降低其功耗。
流水线ADC是目前ADC中在速度、精度、功耗和面积折中优势最明显的。流水线模数转换器的基本思想是将总体的精度分散到不同的级，通过时序控制将每级的输出合并，达到系统的总体要求精度。传统的流水线结构是将1.5位/级的结构串联起来，通过数级的串联来达到要求的精度。当总体精度提高时，串联的级数相应的增加，这不仅增加了系统的功耗和面积，同时有很大程度上将系统噪声的影响大大提升。为了解决这一问题，可以通过增加每级的位数来减少系统的级数。
随着采样速率的提高，流水线模数转换器MDAC的建立时间变短。对于传统的流水线电路结构，只能通过增加运算放大器的功耗来增加带宽，提高MDAC的建立速度。然而，在同一工艺条件不变的前提条件下，通过增加功耗也不能有效的提高运算放大器的带宽。除了增加带宽的方法外，使用新型的时序控制，可以增加MDAC的建立时间，相对的降低了电路功耗。
发明内容
为了减少模数转换器所使用的级数，消去采样保持电路，本发明提出一种3bit流水线式ADC的时序控制方法，使用了一种新的时序控制，有效的提升每一级MDAC运算放大器信号建立时间，降低了电路整体的功耗。
本发明的技术方案为：
3bit流水线式ADC的时序控制方法，所述3bit流水线式ADC由周期相等的四个时钟控制信号控制并将其工作状态分为采样阶段和放大阶段，其中第一时钟控制信号和第三时钟控制信号为一对时钟信号，具有相同的上升沿，第三时钟控制信号的下降沿比第一时钟控制信号提前；第二时钟控制信号和第四时钟控制信号为另一对时钟信号，具有相同的上升沿，第四时钟控制信号的下降沿比第二时钟控制信号提前；所述两对时钟信号为不交叠时钟；
第一时钟控制信号和第三时钟控制信号为高电平，第二时钟控制信号和第四时钟控制信号为低电平时所述3bit流水线式ADC进入采样阶段；第一时钟控制信号和第三时钟控制信号为低电平，第二时钟控制信号和第四时钟控制信号为高电平时所述3bit流水线式ADC进入放大阶段；
所述3bit流水线式ADC包括子ADC和MDAC，
采样阶段时，MDAC采样输入信号，子ADC采样输入信号并存储该输入信号与上一个工作周期放大阶段中采样的子ADC的参考电压的差值，该差值通过比较器处理后得到7位温度计码，所述7位温度计码经过编码后得到3位数字码作为所述3bit流水线式ADC的数字输出信号；
放大阶段时，子ADC采样子ADC的参考电压供下一个工作周期采样阶段时使用；MDAC采样MDAC的参考电压，并存储该MDAC的参考电压与本工作周期采样阶段时采样的输入信号的差值，该差值经过运算放大后得到所述3bit流水线式ADC的模拟输出信号。
具体的，当第一时钟控制信号为低电平时，所述7位温度计码输入所述MDAC中作为所述MDAC的控制信号。
具体的，所述7位温度计码作为所述MDAC的控制信号的具体做法为：
当温度计码为1时，MDAC采样的MDAC的参考电压为正；当温度计码为0时，所述MDAC采样的MDAC的参考电压为负。
具体的，所述子ADC包括7个比较器，每个比较器的每个输入端都分别通过一个电容连接输入信号或子ADC的参考电压信号，所述7个比较器的输出端共输出7位温度计码并作为所述MDAC的控制信号。
具体的，所述MDAC包括一个运算放大器、两个反馈电容和十六个采样电容，所述运算放大器的两个输入端各连接八个采样电容，这八个采样电容中有七个采样电容的另一极板连接输入信号或MDAC的参考电压信号，剩下的一个采样电容的另一极板连接输入信号或共模电压信号；所述两个反馈电容分别接在所述运算放大器的两个输入端和输出端之间；所述运算放大器的输出端输出所述3bit流水线式ADC的模拟信号。
本发明有益效果为：本发明提供的时序控制方法用于3bit流水线式ADC，与传统每级1.5bit流水线式ADC相比，可减少使用级数，进一步降低了功耗和面积；本发明对时序控制进行了调整和优化，可以在不增加运放带宽的前提下，有效的增加运算放大器建立时间，提升了ADC性能。
附图说明
图1为本发明提供的3bit流水线式ADC的时序控制方法流程图；
图2为本发明中乘法数模转换电路(MDAC)结构示意图；
图3为本发明中子ADC结构示意图；
图4为传统流水线ADC非交叠时钟时序图；
图5为本发明提供的3bit流水线式ADC的非交叠时钟时序图；
图6为传统时序结构与本发明时序结构效果对比图；
图7为本发明中3bit流水线式ADC采样阶段示意图；
图8为本发明中3bit流水线式ADC放大阶段示意图；
图9为一种采用本发明提供的3bit流水线式ADC时序控制方法的一种流水线模数转换器的结构示意图。
具体实施方式
下面结合附图和具体实施例，对本发明进行详细的描述。
本实施例采用的3bit流水线式ADC包括子ADC和MDAC，图2所示为本实施例中MDAC的结构示意图，包括一个运算放大器、两个反馈电容Cf和十六个采样电容，运算放大器的两个输入端各连接八个采样电容Cs1-Cs8，其中采样电容Cs1一个极板接运算放大器的一个输入端，另一个极板通过开关连接输入信号Vin或共模电压信号Vcm；采样电容Cs2-Cs8的一个极板接运算放大器的一个输入端，另一个极板通过开关连接输入信号Vin或MDAC的参考电压±VREF。两个反馈电容Cf分别接在运算放大器的两个输入端和输出端之间，运算放大器的输出端输出3bit流水线式ADC的模拟信号。
MDAC总共用了3个时钟信号，分别为第一时钟控制信号T1、第二时钟控制信号T2和第三时钟控制信号T1e。采样阶段时，采样阶段时，第一时钟控制信号T1和第三时钟控制信号T1e为高电平，采样电容Cs1-Cs8连接输入信号Vin，运用下极板采样技术，当第三时钟控制信号T1e下降沿到达时，采样电容完成对输入值的采样；放大阶段时，第二时钟控制信号为高电平，采样电容Cs1连接共模电压信号Vcm，采样电容Cs2-Cs8连接MDAC的参考电压±VREF。
如图3所示为本实施例中子ADC的结构示意图，包括7个比较器，每个比较器的每个输入端都分别通过一个电容C连接输入信号Vin或子ADC的参考电压信号Vrp和Vrn，7个比较器的输出端输出7位温度计码D[7:1]并作为MDAC的控制信号。子ADC还包括编码器，7位温度计码D[7:1]经过编码器后输出3bit流水线式ADC的数字信号。子ADC中的7个比较器有不同的参考电压Vrp和Vrn。
子ADC总共用到3个时钟信号，分别为第一时钟控制信号T1、第二时钟控制信号T2和第四时钟控制信号T2e，采样阶段时，第一时钟控制信号T1为高电平，子ADC中的电容C连接输入信号Vin；放大阶段时，第二时钟控制信号T2和第四时钟控制信号T2e为高电平，子ADC中的电容C连接子ADC的参考电压信号Vrp和Vrn，采用下极板采样技术，第四时钟控制信号T2e下降沿到达时，完成对参考电压的采样。
图9所示为一种采样本发明提供的3bit流水线式ADC时序控制方法的一种流水线模数转换器的结构示意图，包括数字校准单元和N个逐级串联的ADC，前N-1个ADC均为3bit流水线式ADC，最后一个ADC为3bit闪存式ADC，其中N为大于1的正整数；第一级3bit流水线式ADC输入外部模拟信号，前N-1级的3bit流水线式ADC输出的数字信号输出至数字校准单元，前N-1级的3bit流水线式ADC输出的模拟信号连接下一级的输入端，最后一级的3bit闪存式ADC输出的数字信号输出至数字校准单元，数字校准单元的输出端为流水线模数转换器的输出端。输入信号经过整体流水线ADC后共输出3N位数字值，再将这3N位数字值输入数字校准单元，经过相应的数字校准技术处理后，便得到了n位的有效数字输出，其中n为该流水线ADC的设计指标。每一级3bit结构的流水线式ADC可得到3比特数字码，包括，2.5比特有效位和0.5比特冗余位，所以MDACMDAC的闭环增益值为4。由于在流水线ADC中，前端采样保持电路的性能要求是最高的，它的精度达到整个ADC所需的精度，所以功耗通常比较大，在流水线ADC中，采样保持电路占用了很大的芯片面积，它的噪声对ADC的贡献很大。图9所示的电路消去了采样保持电路，对整个模数转换器的功耗、面积也有非常大的提升。
如图4所示为传统流水线ADC非交叠时钟时序图。该时序图共含有四个时钟，分别为第一时钟控制信号T1、第二时钟控制信号T2、第三时钟控制信号T1e和第四时钟控制信号T2e，其中可将第一时钟控制信号T1和第三时钟控制信号T1e看成一对时钟，第二时钟控制信号T2和第四时钟控制信号T2e为另一对时钟。第一时钟控制信号T1和第三时钟控制信号T1e具有相同的上升沿，但第三时钟控制信号T1e的下降沿比第一时钟控制信号T1提前，这么做的目的是MDAC中使用这对时钟时，可对输入信号采用下极板采样技术，这样可有效的减少由于电荷注入带来的影响。第二时钟控制信号T2和第四时钟控制信号T2e也具有相同的上升沿，同样第四时钟控制信号T2e的下降沿比第二时钟控制信号T2提前。
图4中将每个时钟周期分为了五个部分，其中①部分表示此时子ADC和MDAC均对输入信号进行采样，又由于对参考电压进行采样是在第二时钟控制信号T2的上升沿，所以在第二时钟控制信号T2上升沿来之前会有一段空闲时间，如图中②部分所示。当第二时钟控制信号T2上升沿来后，子ADC对参考电压采样并将其与输入电压进行比较，这段时间以③部分表示。比较完成后，MDAC会使用比较所得数字码进行相应的冗余值放大，那么这段时间以图上④部分表示。最后的⑤部分表示运算放大器的复位阶段。由以上分析可知，②部分的时间存在着浪费现象。
图5所示为本发明的3bit流水线式ADC的非交叠时钟时序图。该时钟时序图与传统时序图不同之处在于，图中①部分为采样阶段，此时MDAC对输入信号进行采样，子ADC也对输入信号采样，但是子ADC在上一个工作周期的放大阶段即第四时钟控制信号T2e的高电平阶段已经对参考电压进行了采样，那么此时重要输入信号采样完成，比较器就可以开始进行比较，所以接下来③部分表示比较器比较时间，④部分为放大器的放大阶段即放大阶段，值得注意的是，此时子ADC正在对参考电压进行采样供下一个工作周期中采样阶段使用。最后⑤部分为运算放大器的复位阶段。
通过对比图4与图5可发现，本发明所用时序相较于传统时序，图5中缺少了图4中的②部分，正如前面所说，②部分是浪费的时段，本发明通过调整相应的采样顺序，充分将其利用，拓展了放大器放大的阶段的时长，进而放宽对运算放大器增益带宽的要求。
图6为传统时序结构与本发明时序结构效果对比图。图中两组数据的仿真条件只有时序不同，其他的例如运放的增益带宽等都相同。其他仿真条件为采样时钟频率为250MHz，输入信号频率为113MHz。ff代表电源电压1.32v，MOS管模型为ff，温度为-40℃；tt代表电源电压1.2v，MOS管模型为tt，温度为27℃；ss代表电源电压1.08v，MOS管模型为ss，温度为127℃。由图中数据可知，当对第一级流水线ADC进行ff条件下仿真时，采用本发明时序结构为有效位为11.78，采用传统时序结构有效位为11.3，相差0.48位；当对第一级流水线ADC进行tt条件下仿真时，采用本发明时序结构为有效位为11.72，采用传统时序结构有效位为11.28，相差0.44位；当对第一级流水线ADC进行ss条件下仿真时，采用本发明时序结构为有效位为11.55，采用传统时序结构有效位为11.1，相差0.45位。通过上述对比发现，在相同的运放结构以及同样仿真条件下，采用本发明时序结构相对于传统时序结构，可有效的提升ADC的性能。
图7为本实施例中3bit结构的流水线式ADC采样阶段示意图。此时第一时钟控制信号T1和第三时钟控制信号T1e为高电平，第二时钟控制信号T2和第四时钟控制信号T2e为低电平。MDAC和子ADC中所有接第一时钟控制信号T1和第三时钟控制信号T1e的开关闭合。MDAC中8个采样电容Cs1-Cs8对输入信号Vin进行采样，采样电容Cs1-Cs8进行充电；此时，子ADC中的电容上存储的是输入信号Vin与子ADC的参考电压的差值，该差值经过比较器得到7位温度计码D[7:1]。值得注意的是子ADC中电容在上一个工作周期的放大阶段位时已经将子ADC的参考电压进行了采样。此时，MDAC中单端采样电容存储的电荷Q1为：
Q1＝Vin·(Cs1+Cs2+…+Cs8)＝Vin·Cs (1)
其中Cs为单端采样电容值。
图8为本实施例中3bit结构的流水线式ADC放大阶段示意图。此时第二时钟控制信号T2和第四时钟控制信号T2e为高电平，第一时钟控制信号T1和第三时钟控制信号T1e为低电平。MDAC和子ADC中所有接第二时钟控制信号T2和第四时钟控制信号T2e的开关闭合。MDAC中8个采样电容Cs1-Cs8存储的是输入信号与MDAC的参考电压或共模电压的差值，该差值经过运算放大器放大得到本级的输出，也就是下一级的输入信号；此时，子ADC中电容对子ADC的参考电压进行采样，该子ADC的参考电压在下一个工作周期的采样阶段时与输入信号做差作为比较器的输入。此时，MDAC中单端采样电容存储的电荷Q2为：
其中，Vx表示运算放大器输入端的电压，Vref表示参考电压值，Cf表示单端反馈电容，D1表示比较器在采样阶段所输出的7位温度计码D[7:1]中高电平的个数。7位温度计码D[7:1]控制MDAC在放大阶段时采样电容接+Vref还是-Vref，当温度计码为高时，采样电容接+Vref，反之则接-Vref。
当运算放大器的开环增益足够大时，Vx相当于虚接地，所以(2)式简化为：
根据电荷守恒：
Q1＝Q2 (4)
经过整理后，最终得到MDAC的传输特性公式：
综上所述，本发明提出的时序控制方法适用于每级3比特的流水线式ADC结构，与传统每级1.5比特相比，减少了使用级数，并降低了功耗和面积。本发明在每一级的时序控制上进行了调整和优化，可以在不增加运放带宽的前提下，有效的增加运算放大器建立时间，提升了ADC性能。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (5)

1.3bit流水线式ADC的时序控制方法，所述3bit流水线式ADC由周期相等的四个时钟控制信号控制并将其工作状态分为采样阶段和放大阶段，其中第一时钟控制信号和第三时钟控制信号为一对时钟信号，具有相同的上升沿，第三时钟控制信号的下降沿比第一时钟控制信号提前；第二时钟控制信号和第四时钟控制信号为另一对时钟信号，具有相同的上升沿，第四时钟控制信号的下降沿比第二时钟控制信号提前；所述两对时钟信号为不交叠时钟；
其特征在于，
第一时钟控制信号和第三时钟控制信号为高电平，第二时钟控制信号和第四时钟控制信号为低电平时，所述3bit流水线式ADC进入采样阶段；第一时钟控制信号和第三时钟控制信号为低电平，第二时钟控制信号和第四时钟控制信号为高电平时，所述3bit流水线式ADC进入放大阶段；
所述3bit流水线式ADC包括子ADC和MDAC；
采样阶段时，MDAC采样输入信号；子ADC采样输入信号并存储该输入信号与上一个工作周期放大阶段中采样的子ADC的参考电压的差值，该差值通过比较器处理后得到7位温度计码，所述7位温度计码经过编码后得到3位数字码作为所述3bit流水线式ADC的数字输出信号；
放大阶段时，子ADC采样子ADC的参考电压供下一个工作周期采样阶段时使用；MDAC采样MDAC的参考电压，并存储该MDAC的参考电压与本工作周期采样阶段时采样的输入信号的差值，该差值经过运算放大后得到所述3bit流水线式ADC的模拟输出信号。
2.根据权利要求1所述的3bit流水线式ADC的时序控制方法，其特征在于，当第一时钟控制信号为低电平时，所述7位温度计码输入所述MDAC中作为所述MDAC的控制信号。
3.根据权利要求2所述的3bit流水线式ADC的时序控制方法，其特征在于，所述7位温度计码作为所述MDAC的控制信号的具体做法为：
当温度计码为1时，MDAC采样的MDAC的参考电压为正；当温度计码为0时，所述MDAC采样的MDAC的参考电压为负。
4.根据权利要求1或2所述的3bit流水线式ADC的时序控制方法，其特征在于，所述子ADC包括7个比较器，每个比较器的每个输入端都分别通过一个电容连接输入信号或子ADC的参考电压信号，所述7个比较器的输出端共输出7位温度计码并作为所述MDAC的控制信号。
5.根据权利要求1所述的3bit流水线式ADC的时序控制方法，其特征在于，所述MDAC包括一个运算放大器、两个反馈电容和十六个采样电容，所述运算放大器的两个输入端各连接八个采样电容，这八个采样电容中有七个采样电容的另一极板连接输入信号或MDAC的参考电压信号，剩下的一个采样电容的另一极板连接输入信号或共模电压信号；所述两个反馈电容分别接在所述运算放大器的两个输入端和输出端之间；所述运算放大器的输出端输出所述3bit流水线式ADC的模拟信号。
CN201710456892.XA 2017-06-16 2017-06-16 3bit流水线式ADC的时序控制方法 Active CN107294536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710456892.XA CN107294536B (zh) 2017-06-16 2017-06-16 3bit流水线式ADC的时序控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710456892.XA CN107294536B (zh) 2017-06-16 2017-06-16 3bit流水线式ADC的时序控制方法

Publications (2)

Publication Number Publication Date
CN107294536A true CN107294536A (zh) 2017-10-24
CN107294536B CN107294536B (zh) 2020-05-26

Family

ID=60097285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710456892.XA Active CN107294536B (zh) 2017-06-16 2017-06-16 3bit流水线式ADC的时序控制方法

Country Status (1)

Country Link
CN (1) CN107294536B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504966A (zh) * 2019-08-19 2019-11-26 苏州迅芯微电子有限公司 一种模数转换器的校准系统及方法
CN112653468A (zh) * 2020-12-15 2021-04-13 西安电子科技大学 一种基于级间缓冲隔离的新型时序流水线adc

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140537A1 (en) * 2003-12-31 2005-06-30 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
CN102983863A (zh) * 2012-12-18 2013-03-20 天津大学 一种流水线模数转换器的第一级电路结构
CN104485957A (zh) * 2014-10-31 2015-04-01 清华大学 流水线模数转换器
US20160105195A1 (en) * 2014-10-10 2016-04-14 Broadcom Corporation Parallel Sample-and-Hold Circuit for a Pipelined ADC

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140537A1 (en) * 2003-12-31 2005-06-30 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
CN102983863A (zh) * 2012-12-18 2013-03-20 天津大学 一种流水线模数转换器的第一级电路结构
US20160105195A1 (en) * 2014-10-10 2016-04-14 Broadcom Corporation Parallel Sample-and-Hold Circuit for a Pipelined ADC
CN104485957A (zh) * 2014-10-31 2015-04-01 清华大学 流水线模数转换器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504966A (zh) * 2019-08-19 2019-11-26 苏州迅芯微电子有限公司 一种模数转换器的校准系统及方法
CN110504966B (zh) * 2019-08-19 2022-12-09 苏州迅芯微电子有限公司 一种模数转换器的校准系统及方法
CN112653468A (zh) * 2020-12-15 2021-04-13 西安电子科技大学 一种基于级间缓冲隔离的新型时序流水线adc
CN112653468B (zh) * 2020-12-15 2023-05-26 西安电子科技大学 一种基于级间缓冲隔离的时序流水线adc

Also Published As

Publication number Publication date
CN107294536B (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
CN103281083B (zh) 带数字校正的逐次逼近全差分模数转换器及其处理方法
CN107395206B (zh) 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构
CN107147393B (zh) 基于逐次逼近算法的adc自校正电路
CN104283558B (zh) 高速比较器直流失调数字辅助自校准系统及控制方法
CN104124972A (zh) 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器
CN109787633A (zh) 带斩波稳定的适用于混合型adc结构的σδadc
CN101222230A (zh) 可校准电容失配和有限增益误差的流水线型模数转换器
CN104485957B (zh) 流水线模数转换器
CN104168025B (zh) 一种电荷式流水线逐次逼近型模数转换器
CN104796149A (zh) 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
CN111327324B (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
CN111446964A (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
CN106921391A (zh) 系统级误差校正sar模拟数字转换器
CN108631778A (zh) 逐次逼近模数转换器及转换方法
CN110504966B (zh) 一种模数转换器的校准系统及方法
CN104702282B (zh) 模数转换器中多级多比特子电路的数字校准方法及电路
CN107294536A (zh) 3bit流水线式ADC的时序控制方法
CN106788429A (zh) 基于电荷域信号处理的dac失调误差校准电路
CN102013894B (zh) 一种低功耗流水线模数转换器
CN106341133A (zh) 一种双通道时间交错异步流水线快闪型模数转换器
CN1777037A (zh) 可抑制比较器失调影响的流水线结构模数转换器
CN110620582B (zh) 一种用于流水线模数转换器的电容失配校准方法
CN205265662U (zh) 流水线型模数转换器
CN101282118A (zh) 一种消去采样保持电路的流水线模数转换器及方法
CN104753533A (zh) 一种分级共享式双通道流水线型模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant