JP5018920B2 - Ａ／ｄ変換器 - Google Patents

Description

本発明は、巡回型のＡ／Ｄ変換器に関する。

加速度センサ、圧力センサ、排ガスセンサなどの車両用センサは、検出対象となる物理量の変化に応じた電気信号を出力する。これらセンサは、電圧出力式、容量検出式、電流出力式などがある。一方、車両用マイクロコンピュータ（マイコン）などに搭載されているＡ／Ｄ変換器は、入力された電圧をＡ／Ｄ変換するようになっている。

このため、センサの出力信号が電圧以外の場合には、Ｃ／Ｖ変換機能あるいはＩ／Ｖ変換機能を持つ専用回路、その出力を増幅する増幅回路などをＡ／Ｄ変換器の前段に設け、信号処理を行っている（例えば、特許文献１参照）。この場合、増幅機能を有するＡ／Ｄ変換器を用いることも考えられている（例えば、特許文献２参照）。

特開２００８−２１６１３５号公報 特開２００８−１０４１４２号公報

特許文献１記載の構成のように、Ａ／Ｄ変換器とは別にＣ／Ｖ変換器、増幅器などを設けると、その分だけ回路面積および消費電力が増加する。また、特許文献２記載の構成のように、増幅機能を有するＡ／Ｄ変換器を用いた場合には、別途増幅器を設ける必要はなくなるが、Ｃ／Ｖ変換器を別途設ける必要があることに変わりはない。このため、Ｃ／Ｖ変換器の分だけは、回路面積および消費電力が増加してしまう。

本発明は上記事情に鑑みてなされたものであり、その目的は、電圧以外の入力信号が与えられる場合に、その入力信号を電圧に変換した上でＡ／Ｄ変換することができるＡ／Ｄ変換器を提供することにある。

請求項１記載の手段によれば、Ａ／Ｄ変換動作に先立って、巡回型のＡ／Ｄ変換器が本来備えている残余電圧生成回路の構成を用いてＡ／Ｄ変換の対象である外部信号電荷を電圧に変換する電圧変換動作を行う。このように外部信号電荷を電圧に変換した後、制御回路は、残余電圧生成回路において、Ａ／Ｄ変換回路から出力されるデジタル変換値をＤ／Ａ変換してアナログ電圧を生成するようにし、外部信号電荷の変換電圧を入力回路、Ａ／Ｄ変換回路および残余電圧生成回路を通して巡回させることによりＡ／Ｄ変換するＡ／Ｄ変換動作を実行する。この外部信号電荷としては、静電容量式センサの出力信号（電荷）や、電流出力式センサの出力信号（電流＝単位時間あたりの電荷の移動量）などを想定している。このようにすれば、Ａ／Ｄ変換器の前段に変換回路を付加する必要がなくなり、回路構成を縮小でき、ＩＣのチップサイズを低減できる。

請求項２記載の手段によれば、制御回路は、第１の積分コンデンサを初期化し、続いて第１の積分コンデンサを演算増幅器の入出力端子間に接続するとともにコモンラインから演算増幅器に至る信号経路に介在するスイッチ回路を開いた状態で演算増幅器の入力端子に向けて外部信号電荷を入力する。これにより、第１の積分コンデンサには外部信号電荷に応じた電荷が設定され、演算増幅器から第１の積分コンデンサの端子電圧に応じた変換電圧が出力される。

制御回路は、第２の積分コンデンサとアレイコンデンサとの中から選択したコンデンサに対し変換電圧に応じた電荷を設定するとともに残るコンデンサを初期化し、続いて第２の積分コンデンサを演算増幅器の入出力端子間に接続するとともにスイッチ回路を閉じた状態でＡ／Ｄ変換回路の変換結果に応じて各アレイコンデンサの非共通側電極をそれぞれ複数の基準電圧線の何れかに接続することによりアレイコンデンサと第２の積分コンデンサとの間で電荷再分配を行う。そして、分解能に応じて必要回数だけ演算増幅器から出力される残余電圧に応じた上記電荷設定と初期化それに続く上記電荷再分配を行うことにより高精度のＡ／Ｄ変換が行われる。

Ａ／Ｄ変換器の残余電圧生成回路は、高いＡ／Ｄ変換精度を得るために一般に高精度に構成されている。このため、残余電圧生成回路の演算増幅器を用いて外部信号電荷を電圧に変換することにより、新たに専用の変換回路を付加することなく、高精度、低オフセットの特性を持つ変換回路を実現できる。

請求項３記載の手段によれば、電圧変換動作を実行した後、巡回型のＡ／Ｄ変換器が本来備えている残余電圧生成回路を用いてＡ／Ｄ変換の対象である変換電圧を増幅する増幅動作を実行する。すなわち、残余電圧生成回路において用いるアナログ電圧を所定の規定値とし、変換電圧を入力回路を介して残余電圧生成回路に入力すると、残余電圧生成回路は、変換電圧と規定値との差電圧を増幅した電圧を出力する。その後、必要とする増幅率が得られるように、この残余電圧生成回路の出力電圧を必要に応じて入力回路および残余電圧生成回路を通して巡回させることにより、Ａ／Ｄ変換器自体に増幅器を持たせることができる。具体的には、制御回路は、入力回路を介して第２の積分コンデンサとアレイコンデンサとの中から選択したコンデンサに対し変換電圧に応じた電荷を設定するとともに残るコンデンサを初期化し、続いて第２の積分コンデンサを演算増幅器の入出力端子間に接続するとともにスイッチ回路を閉じた状態でアレイコンデンサと第２の積分コンデンサとの間で電荷再分配を行う。これにより、変換電圧に対する増幅が行われる。そして、演算増幅器から出力される電圧に応じた上記電荷設定と初期化それに続く上記電荷再分配を必要に応じて行えば、さらに増幅が行われ、その繰り返し回数（巡回数）に応じた増幅率が得られる。

請求項４記載の手段によれば、第１の積分コンデンサおよび第２の積分コンデンサは、１つのコンデンサとしている。すなわち、１つの（同一の）コンデンサを第１および第２の積分コンデンサとして用いる。このようにすれば、部品点数の削減により回路構成をさらに縮小できＩＣのチップサイズをさらに低減できる。

請求項５記載の手段によれば、オフセットを持つ外部信号やセンサからの差動出力信号を、入力ダイナミックレンジを適切に維持しながらＡ／Ｄ変換できる。また、コモンモードノイズなどを有効に除去することができる。さらに、回路構成が対称となっているので、各スイッチ回路の切り替え時に発生するフィードスルーノイズなどによる誤差を相殺でき、より高い変換精度を得ることができる。

本発明の第１の実施形態を示す巡回型Ａ／Ｄ変換器の構成図 １．５ビットＡ／Ｄ変換回路の構成図 動作タイミングを示す図 Ｃ／Ｖ変換動作に係るＡ／Ｄ変換器の構成を示す図 本発明の第２の実施形態を示す図３相当図 本発明の第３の実施形態を示す図１相当図 図４相当図 本発明の第４の実施形態を示す図１相当図 図３相当図 図４相当図 本発明の第５の実施形態を示す図１相当図 図３相当図

（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図４を参照しながら説明する。
図１は、車載用制御ＩＣに用いられる容量式加速度センサおよびそのセンサ出力をＡ／Ｄ変換する巡回型Ａ／Ｄ変換器の構成を示している。容量式加速度センサのセンサエレメント１は、コンデンサＣＥ１、ＣＥ２を備えている。コンデンサＣＥ１、ＣＥ２の静電容量は、加速度が加わらない状態において何れもＣＥとなっている。コンデンサＣＥ１、ＣＥ２は、加速度が加わると、その加速度に応じて相補的に静電容量が変化する。例えば、所定の加速度が加わったことにより、コンデンサＣＥ１の静電容量がΔＣ／２だけ増加すると（＋ΔＣ／２）、コンデンサＣＥ２の静電容量がΔＣ／２だけ減少する（−ΔＣ／２）。コンデンサＣＥ１、ＣＥ２の一方の端子はそれぞれ端子ＦＥ１、ＦＥ２に接続されている。これら端子ＦＥ１、ＦＥ２には、駆動電圧Ｖsp、Ｖsmが交互に印加される。コンデンサＣＥ１、ＣＥ２の他方の端子（相互接続点）は、巡回型Ａ／Ｄ変換器２の信号入力端子３に接続されている。

巡回型Ａ／Ｄ変換器２は、コンデンサＣＥ１、ＣＥ２の静電容量の変化を電圧に変換する（検出する）Ｃ／Ｖ変換器としての機能を有している。巡回型Ａ／Ｄ変換器２は、信号入力端子３に入力される信号電荷Ｓin（外部信号電荷に相当）をＣ／Ｖ変換した上で増幅し、その増幅した電圧をＡ／Ｄ変換してＮビットのＡ／Ｄ変換コードを出力する。また、巡回型Ａ／Ｄ変換器２は、信号入力端子４に入力された信号電圧Ｖinを増幅し、その増幅した電圧をＡ／Ｄ変換してＮビットのＡ／Ｄ変換コードを出力することも可能となっている。巡回型Ａ／Ｄ変換器２は、入力信号の種類（センサの出力形式）に応じて上記各動作を選択的に切替可能に構成されている。すなわち、巡回型Ａ／Ｄ変換器２は、入力信号が電圧である場合および電荷である場合の何れにおいても、その入力信号をＡ／Ｄ変換することが可能となっている。

巡回型Ａ／Ｄ変換器２は、切替回路５、マルチプライングＤ／Ａ変換器６、Ａ／Ｄ変換回路７、制御回路８、コンデンサＣＧおよびスイッチＳ１〜Ｓ３から構成されている。切替回路５（入力回路に相当）は、信号入力端子４に入力される信号電圧ＶinおよびマルチプライングＤ／Ａ変換器６の出力電圧のうち何れか一方を選択してＡ／Ｄ変換回路７およびマルチプライングＤ／Ａ変換器６に入力するようになっている。なお、図１に示すように、入力信号が電荷である場合（電圧以外である場合）、切替回路５は、マルチプライングＤ／Ａ変換器６の出力電圧を選択した状態に固定される。

マルチプライングＤ／Ａ変換器６（残余電圧生成回路に相当）は、Ａ／Ｄ変換回路７の入力電圧と、制御回路８から出力されるデジタル値をＤ／Ａ変換して得たアナログ電圧との差電圧を増幅した電圧（増幅電圧または残余電圧）を生成するものである。マルチプライングＤ／Ａ変換器６は、上記生成した電圧をサンプルホールドしてから出力する。

マルチプライングＤ／Ａ変換器６は、オペアンプ９（演算増幅器に相当）、コンデンサアレイ回路１０、コンデンサＣＦおよびスイッチＳ１０〜Ｓ１６から構成されている。コンデンサアレイ回路１０は、互いに等しい静電容量ＣＳを有する２つのアレイコンデンサＣＳ１０、ＣＳ１１により構成されている。これらコンデンサＣＳ１０、ＣＳ１１の下部電極（共通側電極）はそれぞれコモンライン１１に接続され、上部電極（非共通側電極）はそれぞれスイッチＳ１０、Ｓ１１を介して複数の基準電圧線（Ｖrefp（５Ｖ）、Ｖrefm（０Ｖ）の各電圧線）および切替回路５の共通接点うちの何れかに接続されるようになっている。

コモンライン１１は、スイッチＳ１２（スイッチ回路に相当）を介してオペアンプ９の反転入力端子に接続されるとともに、スイッチＳ１３を介してグランド（所定の電圧線）に接続されている。また、オペアンプ９の反転入力端子と出力端子との間にはスイッチＳ１４が接続されており、切替回路５とオペアンプ９の反転入力端子との間には、コンデンサＣＦおよびスイッチＳ１５が直列に接続されている。コンデンサＣＦおよびスイッチＳ１５の相互接続点は、スイッチＳ１６を介してグランドに接続されている。オペアンプ９の非反転入力端子はグランドに接続されている。コンデンサＣＦは、コンデンサＣＳ１０、ＣＳ１１の２倍の静電容量（２・ＣＳ）を有している。コンデンサＣＦ（第２の積分コンデンサに相当）は、スイッチＳ１４がオフ、スイッチＳ１５がオン、切替回路５がマルチプライングＤ／Ａ変換器６側に切り替えられた状態でオペアンプ９の入出力端子間に接続される。

信号入力端子３とオペアンプ９の反転入力端子との間には、スイッチＳ１（入力切替回路に相当）が接続されている。オペアンプ９の反転入力端子と出力端子との間には、スイッチＳ２およびコンデンサＣＧ（第１の積分コンデンサに相当）が直列に接続されている。コンデンサＣＧの両端子間にはスイッチＳ３が接続されている。コンデンサＣＧの静電容量は、所望するＣ／Ｖ変換のゲインに応じた値に設定すればよい。

図２は、Ａ／Ｄ変換回路７の構成を示している。Ａ／Ｄ変換回路７は、Ｖrefp（５Ｖ）とＶrefm（０Ｖ）を基準電圧とし、Ｍ＝１．５ビットつまり３値のデジタル変換値０、１、２（＝００、０１、１０）を出力するようになっている。
具体的には、基準電圧ＶrefpとＶrefmの差電圧を抵抗Ｒ０、Ｒ１、Ｒ２で分圧し、抵抗Ｒ０とＲ１、抵抗Ｒ１とＲ２の各接続点は、それぞれコンパレータＣＭＰ１、ＣＭＰ２の非反転入力端子に接続されている。コンパレータＣＭＰ１、ＣＭＰ２の反転入力端子には、切替回路５を介して電圧が入力されている。ここで、抵抗Ｒ０、Ｒ１、Ｒ２の抵抗値としては、抵抗Ｒ１を所定の抵抗値Ｒ［Ω］としたときに、抵抗Ｒ０とＲ２を１．５Ｒ［Ω］となるように設定している。

コンパレータＣＭＰ１、ＣＭＰ２から出力されるハイレベルまたはロウレベルを有する出力信号はラッチ回路１２に入力される。ラッチ回路１２は、ラッチ信号がハイレベルになると、その時のコンパレータＣＭＰ１、ＣＭＰ２の出力信号を保持して、その保持した出力信号をエンコーダ１３に出力する。また、エンコーダ１３は、ラッチ回路１２からの信号に基づいて３値のＡ／Ｄ変換コードを生成して出力する。

次に、巡回型Ａ／Ｄ変換器２の動作タイミングを示す図３などを参照しながらその動作を説明する。以下の説明においては、動作タイミング図に示したマルチプライングＤ／Ａ変換器６の機能を括弧付きで記載している。
巡回型Ａ／Ｄ変換器２は、Ａ／Ｄ変換を実行するために本来備えている切替回路５、マルチプライングＤ／Ａ変換器６などを用いて信号電荷ＳinをＣ／Ｖ変換した上で増幅し、その後、Ａ／Ｄ変換回路７も用いてＡ／Ｄ変換を実行する。制御回路８は、Ａ／Ｄ変換回路７とスイッチＳ１〜Ｓ３およびスイッチＳ１０〜Ｓ１６を制御して、図３に示すように信号電荷ＳinのＣ／Ｖ変換を実行し、その後、Ｃ／Ｖ変換により得られた電圧（変換電圧）を１回巡回させて（マルチプライングＤ／Ａ変換器６に２回通過させて）増幅動作を実行し、その後、その増幅電圧を９回巡回させて（Ａ／Ｄ変換回路７にＡ／Ｄ変換を１０回実行させて）１０ビットのＡ／Ｄ変換動作を実行する。

（１）Ｃ／Ｖ変換動作
制御回路８は、増幅動作およびＡ／Ｄ変換動作に先立ってＣ／Ｖ変換動作（電圧変換動作に相当）を実行する。すなわち、切替回路５をマルチプライングＤ／Ａ変換器６側、スイッチＳ１０、Ｓ１１を切替回路５側に切り替え、スイッチＳ１、Ｓ２、Ｓ１３、Ｓ１４、Ｓ１６をオン、スイッチＳ３、Ｓ１２、Ｓ１５をオフとし、コンデンサＣＧ、ＣＳ１０、ＣＳ１１、ＣＦの電荷を初期化する（sampling）。この電荷初期化動作は、Ｃ／Ｖ変換動作の「リセット」に相当する。図４（ａ）は、上記リセットの期間（リセット期間と称す）における巡回型Ａ／Ｄ変換器２の構成のうち、Ｃ／Ｖ変換動作に関わる構成のみを概略的に示している。図４（ａ）および図３に示すように、リセット期間中、センサエレメント１の端子ＦＥ１には電圧Ｖspが印加され、端子ＦＥ２には電圧Ｖsmが印加されている。また、オペアンプ９の反転入力端子および出力端子は、スイッチＳ１４を介して短絡されている。このため、リセット期間におけるオペアンプ９の反転入力端子の電荷Ｑrは、グランド電位（０Ｖ）をVcomとすると、下記（１）式により表される。
Qr＝(CE＋ΔC/2)(Vsp−Vcom)＋(CE−ΔC/2)(Vsm−Vcom) …（１）

続いて、スイッチＳ１４をオフとし、コンデンサＣＦに信号電荷Ｓinで電荷設定する（Sampling）。この電荷設定動作は、Ｃ／Ｖ変換動作の「変換」に相当する。図４（ｂ）は、上記変換の期間（変換期間と称す）における巡回型Ａ／Ｄ変換器２の構成のうち、Ｃ／Ｖ変換動作に関わる構成のみを概略的に示している。図４（ｂ）および図３に示すように、変換期間中、センサエレメント１の端子ＦＥ１には電圧Ｖsmが印加され、端子ＦＥ２には電圧Ｖspが印加されている。また、オペアンプ９の反転入力端子および出力端子の間には、コンデンサＣＧが接続されている。このため、変換期間におけるオペアンプ９の反転入力端子の電荷Ｑcは、Ｃ／Ｖ変換後のオペアンプ９の出力電圧をＶoとすると、下記（２）式により表される。
Qc＝(CE＋ΔC/2)(Vsm−Vcom)＋(CE−ΔC/2)(Vsp−Vcom)＋CG(Vo−Vcom)…（２）

上記各期間における電荷Ｑr、Ｑcは、電荷保存則により、下記（３）式のように等しくなる。
Qr＝Qc …（３）
上記（１）〜（３）式により、Ｃ／Ｖ変換後の出力電圧Ｖoは、下記（４）式により表される。
Vo＝(ΔC/CG)(Vsp−Vsm)＋Vcom …（４）

すなわち、出力電圧Ｖoは、Vcomのオフセット電圧を有するとともに、コンデンサＣＥ１、ＣＥ２の静電容量の変化ΔＣを(1/CG)(Vsp−Vsm)というゲインで増幅したものに相当する。また、このとき、上記出力電圧Ｖoにより、コンデンサＣＦとＣＳ１０、ＣＳ１１に電荷設定がなされる（sampling）。

（２）増幅動作
制御回路８は、Ｃ／Ｖ変換動作に続いて増幅動作を実行する。すなわち、スイッチＳ１、Ｓ２、Ｓ１３、Ｓ１６をオフとした後、スイッチＳ１０、Ｓ１１をＶrefm側に切り替え、スイッチＳ３、Ｓ１２、Ｓ１５をオンとし、マルチプライングＤ／Ａ変換器６を増幅動作させる（Amp(1)）。

これにより、コンデンサＣＦがオペアンプ９の入出力端子間に接続され、コンデンサＣＦ、ＣＳ１０、ＣＳ１１の間で電荷再分配が行われる。オペアンプ９の出力電圧をＶoとすれば、Ｖrefmが０Ｖに設定されているとして電荷再分配に係る式は下記（５）式のようになり、増幅された出力電圧Ｖoは（６）式のようになる。つまり、Ｃ／Ｖ変換後の電圧をマルチプライングＤ／Ａ変換器６に１回通過させることにより２倍の増幅率が得られる。
(CF＋2・CS)(Vin−0）＝2・CS(0−0)＋CF(Vo−0) …（５）
Vo＝(CF＋2・CS)／CF・Vin＝2・Vin …（６）

本実施形態ではより高い増幅率を得るために、制御回路８は、スイッチＳ１２をオフして増幅電圧をホールドし、その増幅電圧を切替回路５を介してマルチプライングＤ／Ａ変換器６に巡回させ、マルチプライングＤ／Ａ変換器６に２回目の増幅動作を行わせる。すなわち、スイッチＳ１０、Ｓ１１を切替回路５側に切り替え、スイッチＳ１３をオンしてコンデンサＣＳ１０、ＣＳ１１に電荷を設定する（Sampling）。その後、スイッチＳ１３をオフとした後、スイッチＳ１０、Ｓ１１をＶrefm側に切り替え、スイッチＳ１２をオンとし、電荷を再分配する（Amp(2)）。増幅動作は、スイッチＳ１２をオフして増幅電圧をホールドした時点で終了する。

（３）Ａ／Ｄ変換動作
制御回路８は、Ａ／Ｄ変換回路７のラッチ回路１２に対しハイレベルのラッチ信号を出力する。そして、スイッチＳ１０、Ｓ１１を切替回路５側に切り替え、スイッチＳ１３をオンしてコンデンサＣＳ１０、ＣＳ１１に増幅電圧で電荷設定をする（Sampling）。電荷設定が完了すると、スイッチＳ１３をオフし、その後スイッチＳ１２をオンするとともにＡ／Ｄ変換回路７のＡ／Ｄ変換値に応じてスイッチＳ１０、Ｓ１１をＶrefp側またはＶrefm側に切り替えて電荷再分配を実行する（MD/A(1)）。

制御回路８は、電荷再分配が完了すると、スイッチＳ１２をオフして残余電圧をホールドし、その残余電圧をマルチプライングＤ／Ａ変換器６に巡回させる。増幅電圧（残余電圧）をマルチプライングＤ／Ａ変換器６に９（＝Ｋ−１）回通過させることにより、Ａ／Ｄ変換回路７は１０（＝Ｋ）回のＡ／Ｄ変換を実行し、制御回路８のシフト加算回路（図示せず）は、各Ａ／Ｄ変換値を１ビットずつ重ねながら順次加算して最終的にＮ＝１０ビットのＡ／Ｄ変換コードを出力する。

巡回型Ａ／Ｄ変換器２は、容量式加速度センサのセンサエレメント１からの信号電荷Ｓinが入力される場合には上記動作となる。これに対し、出力信号として電圧を出力する形式の各種センサからの信号電圧Ｖinが入力される場合には、以下のとおりの動作となる。すなわち、巡回型Ａ／Ｄ変換器２は、Ａ／Ｄ変換を実行するために本来備えている切替回路５、マルチプライングＤ／Ａ変換器６などを用いて信号電圧Ｖinを増幅し、その後、Ａ／Ｄ変換回路７も用いてＡ／Ｄ変換を実行する。制御回路８は、Ａ／Ｄ変換回路７とスイッチＳ１〜Ｓ３およびスイッチＳ１０〜Ｓ１６を制御して、信号電圧Ｖinを１回巡回させて（マルチプライングＤ／Ａ変換器６に２回通過させて）増幅動作を実行し、その後、その増幅電圧を９回巡回させて（Ａ／Ｄ変換回路７にＡ／Ｄ変換を１０回実行させて）１０ビットのＡ／Ｄ変換動作を実行する。

制御回路８は、Ａ／Ｄ変換動作に先立って増幅動作を実行する。すなわち、切替回路５を信号入力端子４側（信号電圧Ｖin側）、スイッチＳ１０、Ｓ１１を切替回路５側に切り替え、スイッチＳ３、Ｓ１３、Ｓ１４、Ｓ１５をオン、スイッチＳ１、Ｓ２、Ｓ１２、Ｓ１６をオフとし、コンデンサＣＦとＣＳ１０、ＣＳ１１に信号電圧Ｖinで電荷設定をする（Sampling）。続いて、スイッチＳ１３、Ｓ１４をオフとした後、切替回路５をマルチプライングＤ／Ａ変換器６側、スイッチＳ１０、Ｓ１１をＶrefm側に切り替え、スイッチＳ１２をオンとし、マルチプライングＤ／Ａ変換器６を増幅動作させる（Amp(1)）。増幅された出力電圧Ｖoは上記（６）式のようになる。その後、前述した信号電荷Ｓinが入力される場合と同様に、マルチプライングＤ／Ａ変換器６に２回目の増幅動作を行わせている（Amp(2)）。また、その後のＡ／Ｄ変換動作も信号電荷Ｓinが入力される場合と同様であるため動作説明を省略する。

以上説明したように、本実施形態の巡回型Ａ／Ｄ変換器２は、入力信号として信号電荷Ｓinが与えられる場合、増幅動作およびＡ／Ｄ変換動作に先立って、Ａ／Ｄ変換を実行するために本来備えている切替回路５、マルチプライングＤ／Ａ変換器６などを用いて信号電荷ＳinをＣ／Ｖ変換する。これにより、容量式加速度センサのセンサエレメント１から出力される信号電荷Ｓin、すなわちセンサエレメント１のコンデンサＣＥ１、ＣＥ２の静電容量の変化ΔＣを電圧に変換することができる。そして、巡回型Ａ／Ｄ変換器２は、Ｃ／Ｖ変換した電圧を切替回路５およびマルチプライングＤ／Ａ変換器６を介して適当な回数巡回させることにより、所望のゲイン倍だけ増幅することができる。これにより、容量式加速度センサの静電容量の変化ΔＣに比例した微小レベルの電圧を増幅し、Ａ／Ｄ変換に適したダイナミックレンジ（例えば０Ｖから５Ｖの範囲）に調整してからＡ／Ｄ変換を実行することができ、これによって本来の（上記増幅機能を有しない）Ａ／Ｄ変換器の分解能を有効に活用することができ、実効的にＡ／Ｄ変換分解能を高めることができる。

巡回型Ａ／Ｄ変換器２は、Ａ／Ｄ変換を実行するために本来備えている回路要素を用いて増幅動作を行うことを可能にしている。また、巡回型Ａ／Ｄ変換器２は、Ａ／Ｄ変換を実行するために本来備えている回路要素に対してコンデンサＣＧおよびスイッチＳ１〜Ｓ３、Ｓ１５、Ｓ１６を新たに設けることにより、Ｃ／Ｖ変換動作を行うことも可能にしている。すなわち、巡回型Ａ／Ｄ変換器２は、１つの共通のオペアンプ９を用いて、Ｃ／Ｖ変換動作、増幅動作およびＡ／Ｄ変換動作を行うようになっている。従って、従来構成のものとは異なり巡回型Ａ／Ｄ変換器２の前段にＣ／Ｖ変換器および増幅器を付加する必要がなく、回路構成を縮小できＩＣのチップサイズを低減できる。特に、マルチプライングＤ／Ａ変換器６は、高いＡ／Ｄ変換精度を得るために一般に高精度を有しているので、このマルチプライングＤ／Ａ変換器６を用いることにより、高精度、低オフセットの特性を持つ優れたＣ／Ｖ変換器を実現できるとともに、高精度、低オフセット、高リニアリティの特性を持つ優れた増幅器を実現できる。また、マルチプライングＤ／Ａ変換器６への通過回数（＝巡回数＋１）に応じて増幅率を変えることができるので、プログラマブルな可変ゲイン増幅器を実現できる。

コモンライン１１とオペアンプ９の反転入力端子との間に介在するようにスイッチＳ１２を設けたことによって、スイッチＳ１２とオペアンプ９と積分コンデンサＣＦは、コンデンサアレイ回路１０とは分離されたサンプルホールド回路として機能することができる。これにより、別途サンプルホールド回路を設ける必要がなくなり、回路を一層簡素化でき、高精度化が図れる。また、スイッチＳ１３を設けたことによって、このサンプルホールドされた電圧をアレイコンデンサＣＳ１０、ＣＳ１１に充電することができるため、上記一連の巡回動作が可能となる。

また、巡回型Ａ／Ｄ変換器２は、信号入力端子４に入力された信号電圧Ｖinを増幅し、その増幅した電圧をＡ／Ｄ変換してＮビットのＡ／Ｄ変換コードを出力することも可能としている。従って、巡回型Ａ／Ｄ変換器２は、入力信号が電荷である場合または電圧である場合の何れであっても、その入力信号をＡ／Ｄ変換することが可能となっている。すなわち、巡回型Ａ／Ｄ変換器２は、容量式のセンサから出力される信号のみならず、例えば圧力センサなどの電圧出力形式のセンサから出力される信号についてもＡ／Ｄ変換することができる。

Ｃ／Ｖ変換動作時には第１の積分コンデンサとしてコンデンサＣＧを用い、増幅動作時およびＡ／Ｄ変換動作時には第２の積分コンデンサとしてコンデンサＣＦを用いる構成とした。これらコンデンサＣＧ、ＣＦは、個別に容量値を選択することが可能である。従って、Ｃ／Ｖ変換動作時のゲインと、増幅動作およびＡ／Ｄ変換動作時のゲインとをそれぞれ個別に設定することが可能となる。このため、いずれか一方のゲイン設定によって他方のゲイン設定が制約を受けることがなくなる。

（第２の実施形態）
以下、本発明の第２の実施形態について図５を参照しながら説明する。
図５は、第１の実施形態における図３相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。第１の実施形態では、巡回型Ａ／Ｄ変換器２は、信号電荷ＳinをＣ／Ｖ変換した上で増幅し、その後、Ａ／Ｄ変換を実行していた。しかし、例えば、信号電荷ＳinをＣ／Ｖ変換して得られる電圧が、既にＡ／Ｄ変換のダイナミックレンジに適している場合などには、増幅動作を省略することも考えられる。そこで、本実施形態の巡回型Ａ／Ｄ変換器２は、信号電荷ＳinをＣ／Ｖ変換し、その後、Ｃ／Ｖ変換後の電圧のＡ／Ｄ変換を実行する。

（１）Ｃ／Ｖ変換動作
図５に示すように、制御回路８は、Ａ／Ｄ変換動作に先立って、第１の実施形態と同様のＣ／Ｖ変換動作を実行する（Sampling）。

（２）Ａ／Ｄ変換動作
図５に示すように、制御回路８は、Ｃ／Ｖ変換動作に続いてＡ／Ｄ変換動作を実行する。すなわち、Ａ／Ｄ変換回路７のラッチ回路１２に対しハイレベルのラッチ信号を出力する。そして、スイッチＳ１、Ｓ２、Ｓ１６をオフとし、スイッチＳ３、Ｓ１５をオンとしてコンデンサＣＳ１０、ＣＳ１１にＣ／Ｖ変換後の出力電圧Ｖoで電荷設定をする（Sampling）。電荷設定が完了すると、スイッチＳ１３をオフし、その後スイッチＳ１２をオンするとともにＡ／Ｄ変換回路７のＡ／Ｄ変換値に応じてスイッチＳ１０、Ｓ１１をＶrefp側またはＶrefm側に切り替えて電荷再分配を実行する（MD/A(1)）。

制御回路８は、電荷再分配が完了すると、スイッチＳ１２をオフして残余電圧をホールドし、その残余電圧をマルチプライングＤ／Ａ変換器６に巡回させる。残余電圧をマルチプライングＤ／Ａ変換器６に９（＝Ｋ−１）回通過させることにより、Ａ／Ｄ変換回路７は１０（＝Ｋ）回のＡ／Ｄ変換を実行し、制御回路８のシフト加算回路（図示せず）は、各Ａ／Ｄ変換値を１ビットずつ重ねながら順次加算して最終的にＮ＝１０ビットのＡ／Ｄ変換コードを出力する。

以上説明したように、本実施形態の巡回型Ａ／Ｄ変換器２は、入力信号として信号電荷Ｓinが与えられる場合、Ｃ／Ｖ変換動作を行った後、増幅動作を行うことなく、Ａ／Ｄ変換動作を行う。このようにすれば、例えば、信号電荷ＳinをＣ／Ｖ変換して得られる電圧が、既にＡ／Ｄ変換のダイナミックレンジに適している場合に、本来不要となる増幅動作を行うことがなくなるため、Ａ／Ｄ変換動作に要する時間および効率が向上する。

（第３の実施形態）
以下、本発明の第３の実施形態について図６および図７を参照しながら説明する。
図６および図７は、第１の実施形態における図１および図４相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。本実施形態では、図６に示すように、排ガスセンサ２１からの検出電流Ｉinが信号入力端子３を介して巡回型Ａ／Ｄ変換器２に入力されている。排ガスセンサ２１は、例えば車両に搭載されるエンジンの排ガス中に含まれるＮoxの濃度に応じて変化する検出電流Ｉinを出力する。なお、電流は単位時間あたりの電荷の移動量である。このため、本実施形態では、検出電流Ｉinが外部信号電荷に相当する。

巡回型Ａ／Ｄ変換器２は、Ａ／Ｄ変換を実行するために本来備えている切替回路５、マルチプライングＤ／Ａ変換器６などを用いて検出電流ＩinをＩ／Ｖ変換した上で増幅し、その後、Ａ／Ｄ変換回路７も用いてＡ／Ｄ変換を実行する。なお、本実施形態の巡回型Ａ／Ｄ変換器２の動作タイミングは、図３に示した第１の実施形態のものと同じであるため、以下では図３も参照して動作説明を行う。ただし、図３中、「Ｃ／Ｖ変換」という記載を「Ｉ／Ｖ変換」と読み替えるとともに、端子ＦＥ１、ＦＥ２については無視するものとする。

制御回路８は、増幅動作およびＡ／Ｄ変換動作に先立ってＩ／Ｖ変換動作を実行する。すなわち、切替回路５をマルチプライングＤ／Ａ変換器６側、スイッチＳ１０、Ｓ１１を切替回路５側に切り替え、スイッチＳ１、Ｓ２、Ｓ１３、Ｓ１４、Ｓ１６をオン、スイッチＳ３、Ｓ１２、Ｓ１５をオフとし、コンデンサＣＧ、ＣＳ１０、ＣＳ１１、ＣＦの電荷を初期化する（sampling）。この電荷初期化動作は、Ｉ／Ｖ変換動作の「リセット」に相当する。図７（ａ）は、上記リセットの期間（リセット期間と称す）における巡回型Ａ／Ｄ変換器２の構成のうち、Ｉ／Ｖ変換動作に関わる構成のみを概略的に示している。図７（ａ）および図３に示すように、リセット期間中、オペアンプ９の反転入力端子および出力端子は、スイッチＳ１４を介して短絡されている。このため、コンデンサＣＧは、検出電流Ｉinによって充電されることはない。

続いて、スイッチＳ１４をオフとし、コンデンサＣＦに検出電流Ｉinで電荷設定する（Sampling）。この電荷設定動作は、Ｉ／Ｖ変換動作の「変換」に相当する。図７（ｂ）は、上記変換の期間（変換期間と称す）における巡回型Ａ／Ｄ変換器２の構成のうち、Ｉ／Ｖ変換動作に関わる構成のみを概略的に示している。図７（ｂ）および図３に示すように、変換期間中、オペアンプ９の反転入力端子および出力端子の間には、コンデンサＣＧが接続されている。このため、コンデンサＣＧは、検出電流Ｉinによって充電される。このようなＩ／Ｖ変換後のオペアンプ９の出力電圧Ｖoは、変換期間（変換時間）をｔとすると、下記（７）式により表される。
Vo＝Vcom−(Iin/CG)・t …（７）

すなわち、出力電圧Ｖoは、Vcomのオフセット電圧を有するとともに、検出電流Ｉinを−t/CGというゲインで増幅したものに相当する。このとき、上記出力電圧Ｖoにより、コンデンサＣＦとＣＳ１０、ＣＳ１１に電荷設定がなされる（sampling）。そして、制御回路８は、Ｉ／Ｖ変換動作に続いて、第１の実施形態と同様の増幅動作およびＡ／Ｄ変換動作を実行する。あるいは、制御回路８は、Ｉ／Ｖ変換動作に続いて、第２の実施形態と同様のＡ／Ｄ変換動作を実行する。

以上説明したように、本実施形態の巡回型Ａ／Ｄ変換器２は、入力信号として検出電流Ｉinが与えられる場合、Ａ／Ｄ変換動作に先立って、Ａ／Ｄ変換を実行するために本来備えている回路要素などを用いて検出電流ＩinをＩ／Ｖ変換する。従って、本実施形態の巡回型Ａ／Ｄ変換器２は、電流出力形式のセンサから出力される信号をＡ／Ｄ変換することができる。

（第４の実施形態）
以下、本発明の第４の実施形態について図８〜図１０を参照しながら説明する。
図８、図９および図１０は、それぞれ第１の実施形態における図１、図３および図４相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。センサエレメント１のコンデンサＣＥ１、ＣＥ２の一方の端子はそれぞれ端子ＦＥ１、ＦＥ２に接続されている。これら端子ＦＥ１、ＦＥ２は、それぞれ巡回型Ａ／Ｄ変換器３１の信号入力端子３ｐ、３ｍに接続されている。コンデンサＣＥ１、ＣＥ２の他方の端子（相互接続点）は、端子ＦＥに接続されている。端子ＦＥには、駆動電圧Ｖsp、Ｖsmが交互に印加される。

巡回型Ａ／Ｄ変換器３１は、図１に示す巡回型Ａ／Ｄ変換器２を差動構成としたもので、１．５ビットの分解能を有するＡ／Ｄ変換回路３２、マルチプライングＤ／Ａ変換器３３（残余電圧生成回路に相当）、コンデンサＣＧｐ、ＣＧｍ（第１の積分コンデンサに相当）およびスイッチＳ１ｐ〜Ｓ３ｐ、Ｓ１ｍ〜Ｓ３ｍから構成されている。また、差動入出力型のオペアンプ３４の非反転出力端子および反転出力端子は、それぞれ（Ｖrefp＋Ｖrefm）／２を中心として逆位相で変化する差動電圧が出力されるようになっている。

Ａ／Ｄ変換回路３２の非反転入力端子は、スイッチ５ｐを介して非反転信号入力端子４ｐまたはオペアンプ３４の非反転出力端子の何れかに選択的に接続されるようになっている。同様に、Ａ／Ｄ変換回路３２の反転入力端子は、スイッチ５ｍを介して反転信号入力端子４ｍまたはオペアンプ３４の反転出力端子の何れかに選択的に接続されるようになっている。なお、図８に示すように、入力信号が電荷である場合（電圧以外である場合）、スイッチ５ｐ、５ｍ（入力回路に相当）は、オペアンプ３４（演算増幅器に相当）の各出力端子を選択した状態に固定される。

スイッチ５ｐの共通接点とオペアンプ３４の反転入力端子との間には、図１に示すシングル構成と同様にして、コンデンサＣＦｐ（第２の積分コンデンサに相当）およびスイッチＳ１５ｐ、アレイコンデンサＣＳ１０ｐとＣＳ１１ｐからなるコンデンサアレイ回路１０ｐ、コンデンサＣＳ１０ｐとＣＳ１１ｐの上部電極の接続を切り替えるスイッチＳ１０ｐとＳ１１ｐおよびスイッチＳ１２ｐ（スイッチ回路に相当）が接続されている。コモンライン１１ｐとグランドとの間にはスイッチＳ１３ｐが接続されている。オペアンプ３４の反転入力端子と非反転出力端子との間にはスイッチＳ１４ｐが接続されている。コンデンサＣＦｐおよびスイッチＳ１５ｐの相互接続点は、スイッチＳ１６ｐを介してグランドに接続されている。また、信号入力端子３ｐとオペアンプ３４の反転入力端子との間には、スイッチＳ１ｐ（入力切替回路に相当）が接続されている。オペアンプ３４の反転入力端子と非反転出力端子との間には、スイッチＳ２ｐおよびコンデンサＣＧｐが直列に接続されている。コンデンサＣＧｐの両端子間にはスイッチＳ３ｐが接続されている。

同様に、スイッチ５ｍの共通接点とオペアンプ３４の非反転入力端子との間には、コンデンサＣＦｍ（第２の積分コンデンサに相当）およびスイッチＳ１５ｍ、アレイコンデンサＣＳ１０ｍとＣＳ１１ｍからなるコンデンサアレイ回路１０ｍ、これらコンデンサＣＳ１０ｍとＣＳ１１ｍの上部電極の接続を切り替えるスイッチＳ１０ｍとＳ１１ｍおよびスイッチＳ１２ｍ（スイッチ回路に相当）が接続されている。コモンライン１１ｍとグランドとの間にはスイッチＳ１３ｍが接続されている。オペアンプ３４の非反転入力端子と反転出力端子との間にはスイッチＳ１４ｍが接続されている。コンデンサＣＦｍおよびスイッチＳ１５ｍの相互接続点は、スイッチＳ１６ｍを介してグランドに接続されている。また、信号入力端子３ｍとオペアンプ３４の非反転入力端子との間には、スイッチＳ１ｍ（入力切替回路に相当）が接続されている。オペアンプ３４の非反転入力端子と反転出力端子との間には、スイッチＳ２ｍおよびコンデンサＣＧｍが直列に接続されている。コンデンサＣＧｍの両端子間にはスイッチＳ３ｍが接続されている。なお、回路のレイアウトは、非反転信号側と反転信号側とで対称構造とすることが好ましい。

Ａ／Ｄ変換回路３２より出力されるＡ／Ｄ変換コードｎは、制御回路３５内のシフト加算回路（図示せず）において１ビットずつずらしながら加算されるようになっている。
図９は、上記構成を有する巡回型Ａ／Ｄ変換器３１の動作タイミングを示している。この図９に示すように、巡回型Ａ／Ｄ変換器３１の動作タイミングは、図３に示した巡回型Ａ／Ｄ変換器２の動作タイミングとほぼ同様となる。ただし、Ａ／Ｄ変換動作における電荷再分配時において、スイッチＳ１０ｐ、Ｓ１１ｐはＡ／Ｄ変換回路３２から出力されるＡ／Ｄ変換コードｎに基づいて切り替えられ、スイッチＳ１０ｍ、Ｓ１１ｍは（２−ｎ）に基づいて切り替えられる。こうした一連の動作において、非反転信号側と反転信号側における各スイッチの切り替えは同タイミングで行われるようになっている。

また、巡回型Ａ／Ｄ変換器３１によるＣ／Ｖ変換動作は以下のようになる。図１０（ａ）は、Ｃ／Ｖ変換動作のリセット期間における巡回型Ａ／Ｄ変換器３１の構成のうち、Ｃ／Ｖ変換動作に関わる構成のみを概略的に示している。図１０（ａ）および図９に示すように、リセット期間中、センサエレメント１の端子ＦＥには電圧Ｖsmが印加されている。また、オペアンプ３４の反転入力端子と非反転出力端子、非反転入力端子と反転出力端子は、それぞれスイッチＳ１４ｐ、Ｓ１４ｍを介して短絡されている。このため、リセット期間におけるオペアンプ３４の反転入力端子の電荷Ｑrpは、このときの反転入力端子の電圧がＶcomであるとすると、下記（８）式により表される。また、非反転入力端子の電荷Ｑrmは、このときの非反転入力端子の電圧がＶcomであるとすると、下記（９）式により表される。
Qrp＝(CE＋ΔC/2)(Vsm−Vcom) …（８）
Qrm＝(CE−ΔC/2)(Vsm−Vcom) …（９）

図１０（ｂ）は、Ｃ／Ｖ変換動作の変換期間における巡回型Ａ／Ｄ変換器３１の構成のうち、Ｃ／Ｖ変換動作に関わる構成のみを概略的に示している。図１０（ｂ）および図９に示すように、変換期間中、センサエレメント１の端子ＦＥには電圧Ｖspが印加されている。また、オペアンプ３４の反転入力端子と非反転出力端子との間、非反転入力端子と反転出力端子との間には、それぞれコンデンサＣＧｐ、ＣＧｍが接続されている。このため、変換期間におけるオペアンプ３４の反転入力端子の電荷Ｑcpは、このときの反転入力端子の電圧がＶｘであり、非反転出力端子の電圧がＶopであるとすると、下記（１０）式により表される。また、非反転入力端子の電荷Ｑcmは、このときの非反転入力端子の電圧がＶｘであり、反転出力端子の電圧がＶomであるとすると、下記（１１）式により表される。
Qcp＝(CE＋ΔC/2)(Vsp−Vx)＋CGp(Vop−Vx) …（１０）
Qcm＝(CE−ΔC/2)(Vsp−Vx)＋CGm(Vom−Vx) …（１１）

上記各期間における電荷ＱrpとＱcp、電荷ＱrmとＱcmは、電荷保存則により、下記（１２）、（１３）式のようにそれぞれ等しくなる。
Qrp＝Qcp …（１２）
Qrm＝Qcm …（１３）

上記（８）〜（１３）式により、Ｃ／Ｖ変換後の出力電圧ＶopとＶomとの差、すなわちオペアンプ３４の差動出力は、下記（１４）式により表される。ただし、コンデンサＣＧｐの静電容量ＣＧｐと、コンデンサＣＧｍの静電容量ＣＧｍとは、互いに等しい値ＣＧであるとする。
Vop−Vom＝−(ΔC/(CE+CG))(Vsp−Vsm) …（１４）
すなわち、Ｃ／Ｖ変換後のオペアンプ３４の差動出力（Vop−Vom）は、コンデンサＣＥ１、ＣＥ２の静電容量の変化ΔＣを-(1/(CE+CG))(Vsp−Vsm)というゲインで増幅したものに相当する。

このように、巡回型Ａ／Ｄ変換器３１は、容量式加速度センサのセンサエレメント１からの信号電荷Ｓinが入力される場合、シングル構成の巡回型Ａ／Ｄ変換器２と同様の動作を行う。また、出力信号として電圧を出力する形式の各種センサからの信号電圧Ｖinが入力される場合も、巡回型Ａ／Ｄ変換器２と同様の動作を行う。従って、本実施形態の巡回型Ａ／Ｄ変換器３１によれば、第１の実施形態と同様の作用および効果を得られ、さらに、信号電荷ＳinpとＳinmとの差、あるいは信号電圧ＶinpとＶinmとの差電圧をＡ／Ｄ変換するので、外部からのコモンモードノイズを有効に除去することができる。

（第５の実施形態）
以下、本発明の第５の実施形態について図１１および図１２を参照しながら説明する。
図１１および図１２は、それぞれ第１の実施形態における図１および図３相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略する。図１２に示す巡回型Ａ／Ｄ変換器４１は、図１に示した巡回型Ａ／Ｄ変換器２に対し、コンデンサＣＧおよびスイッチＳ２、Ｓ３が省かれている点と、マルチプライングＤ／Ａ変換器６に代えてマルチプライングＤ／Ａ変換器４２を備えている点とが異なる。マルチプライングＤ／Ａ変換器４２（残余電圧生成回路に相当）は、図１に示したマルチプライングＤ／Ａ変換器６に対し、スイッチＳ１５、Ｓ１６が省かれている点が異なる。スイッチＳ１５の削除に伴い、コンデンサＣＦの一方の端子をオペアンプ９の反転入力端子に接続している。

図１２は、巡回型Ａ／Ｄ変換器４１の動作タイミングを示している。この図１２に示すように、巡回型Ａ／Ｄ変換器４１は、第１の実施形態の巡回型Ａ／Ｄ変換器２と同様に、Ａ／Ｄ変換を実行するために本来備えている切替回路５、マルチプライングＤ／Ａ変換器４２などを用いて信号電荷ＳinをＣ／Ｖ変換した上で増幅し、その後、Ａ／Ｄ変換回路７も用いてＡ／Ｄ変換を実行する。第１の実施形態の巡回型Ａ／Ｄ変換器２では、Ｃ／Ｖ変換動作時にはコンデンサＣＧを積分コンデンサとして用いていた。これに対し、本実施形態の巡回型Ａ／Ｄ変換器４１では、Ｃ／Ｖ変換動作時にもコンデンサＣＦを積分コンデンサとして用いる。すなわち、本実施形態において、コンデンサＣＦは、第１および第２の積分コンデンサに相当する。

本実施形態の構成によっても、入力信号として信号電荷Ｓinが与えられる場合、増幅動作およびＡ／Ｄ変換動作に先立って、Ａ／Ｄ変換を実行するために本来備えている切替回路５、マルチプライングＤ／Ａ変換器４２などを用いて信号電荷ＳinをＣ／Ｖ変換するので、第１の実施形態と同様の作用および効果が得られる。また、１つのコンデンサＣＦを第１および第２の積分コンデンサとして用いることにより、コンデンサＣＧおよびスイッチＳ２、Ｓ３、Ｓ１５、Ｓ１６を省略することができる。従って、本実施形態の構成によれば、第１の実施形態の構成に比べて、回路構成を縮小できＩＣのチップサイズをさらに低減できる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
上述した各実施形態では、変換電圧をマルチプライングＤ／Ａ変換器６、３３に２回通過（１回巡回）させることにより増幅したが、１回通過させた後にＡ／Ｄ変換を実行させてもよいし、３回以上通過（２回以上巡回）させた後にＡ／Ｄ変換を実行させてもよい。この通過回数（巡回数）を適宜設定することにより、Ａ／Ｄ変換器にプログラマブルな可変ゲイン増幅器としての機能を持たせることができる。
増幅動作中、マルチプライングＤ／Ａ変換器６、３３に被増幅信号を通過させるごとに増幅率を変更してもよい。この場合、変換電圧の増幅動作における増幅率とその後のＡ／Ｄ変換動作における増幅率とをそれぞれ独立して設定する。増幅動作における増幅率は１倍以下であってもよい。
例えば第１の実施形態において、増幅動作時にコンデンサＣＦ、ＣＳ１０、ＣＳ１１に電荷設定をしたが、コンデンサＣＦとコンデンサＣＳ１０、ＣＳ１１のうちの少なくとも１つに電荷設定する構成としてもよい。また、増幅動作の電荷再分配時にスイッチＳ１０、Ｓ１１の少なくとも１つをＶrefm側ではなく切替回路５側に切り替えてもよい。このようにすれば多種類の増幅率を実現できる。

コンデンサＣＦの静電容量を変更可能に構成し、増幅動作におけるコンデンサＣＦの静電容量と、その後のＡ／Ｄ変換動作におけるコンデンサＣＦの静電容量とをそれぞれ独立して設定してもよい。
各実施形態において、増幅動作時にオフセット電圧を与える構成としてもよい。すなわち、変換電圧または増幅電圧をマルチプライングＤ／Ａ変換器６、３３に通過させるごとに、本発明でいうアナログ電圧の規定値を異なる値に設定してもよい。例えば、第１の実施形態では、増幅動作時の電荷再分配に際しスイッチＳ１０、Ｓ１１の少なくともいずれか１つをＶrefp側に切り替えればよい。
増幅動作を行うか否かを変更可能にするとともに、増幅動作を行う場合の巡回数を変更可能とし、Ｃ／Ｖ変換動作時および増幅動作時にもＡ／Ｄ変換回路７、３２にＡ／Ｄ変換を実行させ、その変換結果に基づいて変換電圧または増幅電圧がＡ／Ｄ変換に適したダイナミックレンジにまで増幅されたか否かを判断して巡回動作を停止するように構成してもよい。この場合、制御回路８、３５は、巡回数（マルチプライングＤ／Ａ変換器６、３３への通過回数）と各回の増幅率とを記憶し、得られたＡ／Ｄ変換値に対する補正処理を行えばよい。

図面中、２、３１、４１は巡回型Ａ／Ｄ変換器、５、５ｐ、５ｍは切替回路（入力回路）、６、３３、４２はマルチプライングＤ／Ａ変換器（残余電圧生成回路）、７、３２はＡ／Ｄ変換回路、８、３５は制御回路、９、３４はオペアンプ（演算増幅器）、１０、１０ｐ、１０ｍはコンデンサアレイ回路、１１、１１ｐ、１１ｍはコモンライン、ＣＧ、ＣＧｐ、ＣＧｍはコンデンサ（第１の積分コンデンサ）、ＣＦはコンデンサ（第１および第２の積分コンデンサ）、ＣＦｐ、ＣＦｍはコンデンサ（第２の積分コンデンサ）、ＣＳ１０、ＣＳ１１、ＣＳ１０ｐ、ＣＳ１１ｐ、ＣＳ１０ｍ、ＣＳ１１ｍはアレイコンデンサ、Ｓ１、Ｓ１ｐ、Ｓ１ｍはスイッチ（入力切替回路）、Ｓ１２、Ｓ１２ｐ、Ｓ１２ｍはスイッチ（スイッチ回路）を示す。

Claims (5)

1. Ａ／Ｄ変換回路と、
   このＡ／Ｄ変換回路の入力電圧と所定のアナログ電圧との差電圧を増幅した残余電圧を生成するものであって、アレイコンデンサ、演算増幅器および積分コンデンサを備える残余電圧生成回路と、
   前記残余電圧生成回路から出力される電圧を前記Ａ／Ｄ変換回路および前記残余電圧生成回路に入力する入力回路と、
   外部信号電荷を前記残余電圧生成回路の前記演算増幅器の入力端子に入力するか否かを切り替える入力切替回路と、
   前記外部信号電荷を前記入力切替回路を介して前記残余電圧生成回路に入力し、その残余電圧生成回路から前記外部信号電荷に応じた電圧を出力させる電圧変換動作を実行し、その後、前記残余電圧生成回路におけるアナログ電圧を前記Ａ／Ｄ変換回路から出力されるデジタル変換値のＤ／Ａ変換値とした上で、前記外部信号電荷の変換電圧を前記入力回路、前記Ａ／Ｄ変換回路および前記残余電圧生成回路通して巡回させることによりＡ／Ｄ変換するＡ／Ｄ変換動作を実行する制御回路とを備えていることを特徴とするＡ／Ｄ変換器。
2. 前記残余電圧生成回路は、
   １または複数のアレイコンデンサを備え、当該各アレイコンデンサの一端が共通側電極としてコモンラインに接続され、他端が非共通側電極として複数の基準電圧線に接続されるコンデンサアレイ回路と、
   前記コモンラインの電圧を入力とする演算増幅器と、
   前記コモンラインから前記演算増幅器に至る信号経路に介在するスイッチ回路と、
   前記演算増幅器の入出力端子間に接続可能な第１および第２の積分コンデンサとを備えて構成され、
   前記制御回路は、
   前記第１の積分コンデンサを初期化し、続いて前記第１の積分コンデンサを前記演算増幅器の入出力端子間に接続するとともに前記スイッチ回路を開いた状態で前記演算増幅器の入力端子に向けて前記外部信号電荷を入力することで当該外部信号電荷に応じた電荷を前記第１の積分コンデンサに設定して前記演算増幅器から前記第１の積分コンデンサの端子電圧に応じた変換電圧を出力する電圧変換動作を実行し、その後、前記入力回路を介して前記第２の積分コンデンサと前記アレイコンデンサとの中から選択したコンデンサに対し前記変換電圧に応じた電荷を設定するとともに残るコンデンサを初期化し、続いて前記第２の積分コンデンサを前記演算増幅器の入出力端子間に接続するとともに前記スイッチ回路を閉じた状態で前記Ａ／Ｄ変換回路の変換結果に応じて前記各アレイコンデンサの非共通側電極をそれぞれ前記複数の基準電圧線の何れかに接続することにより前記アレイコンデンサと前記第２の積分コンデンサとの間で電荷再分配を行い、その後必要回数だけ前記演算増幅器から出力される残余電圧に応じた前記電荷設定と初期化それに続く前記電荷再分配を行うことにより前記変換電圧をＡ／Ｄ変換するＡ／Ｄ変換動作を実行することを特徴とする請求項１記載のＡ／Ｄ変換器。
3. 前記制御回路は、
   前記電圧変換動作を実行した後、前記入力回路を介して前記第２の積分コンデンサと前記アレイコンデンサとの中から選択したコンデンサに対し前記変換電圧に応じた電荷を設定するとともに残るコンデンサを初期化し、続いて前記第２の積分コンデンサを前記演算増幅器の入出力端子間に接続するとともに前記スイッチ回路を閉じた状態で前記アレイコンデンサの非共通側電極をそれぞれ前記複数の基準電圧線の所定の何れかに接続することにより前記アレイコンデンサと前記第２の積分コンデンサとの間で電荷再分配を行い、その後必要に応じて前記演算増幅器から出力される電圧に応じた前記電荷設定と初期化それに続く前記電荷再分配を行うことにより前記変換電圧を増幅する増幅動作を実行し、その後、前記入力回路を介して前記第２の積分コンデンサと前記アレイコンデンサとの中から選択したコンデンサに対し前記増幅した電圧に応じた電荷を設定するとともに残るコンデンサを初期化し、続いて前記第２の積分コンデンサを前記演算増幅器の入出力端子間に接続するとともに前記スイッチ回路を閉じた状態で前記Ａ／Ｄ変換回路の変換結果に応じて前記各アレイコンデンサの非共通側電極をそれぞれ前記複数の基準電圧線の何れかに接続することにより前記アレイコンデンサと前記積分コンデンサとの間で電荷再分配を行い、その後必要回数だけ前記演算増幅器から出力される残余電圧に応じた前記電荷設定と初期化それに続く前記電荷再分配を行うことにより前記増幅した電圧をＡ／Ｄ変換するＡ／Ｄ変換動作を実行することを特徴とする請求項２記載のＡ／Ｄ変換器。
4. 前記第１の積分コンデンサおよび前記第２の積分コンデンサは、１つのコンデンサであることを特徴とする請求項２または３記載のＡ／Ｄ変換器。
5. 前記Ａ／Ｄ変換回路、前記残余電圧生成回路、前記入力回路および前記入力切替回路は、それぞれ差動動作可能に構成されていることを特徴とする請求項１ないし４のいずれかに記載のＡ／Ｄ変換回路。

Images