CN110768669B

CN110768669B - 模拟数字转换器

Info

Publication number: CN110768669B
Application number: CN201810838103.3A
Authority: CN
Inventors: 吴盈澄; 黄诗雄
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2018-07-26
Filing date: 2018-07-26
Publication date: 2023-09-08
Anticipated expiration: 2038-07-26
Also published as: CN110768669A

Abstract

本发明披露了一种模拟数字转换器，包含一模拟电路、一第一开关、一第二开关、一第一电容及一第二电容。模拟电路具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号。第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压。第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一参考电压。

Description

模拟数字转换器

技术领域

本发明是关于模拟数字转换器(analog-to-digital converter，ADC)。

背景技术

图1为现有模拟数字转换器的电路图。ADC 100包含比较器110、电容C_p、电容C_n及开关S1a、S2a、S3a、S1b、S2b、S3b。ADC 100根据不重叠(non-overlapping)的两个时钟Φ₁及Φ₂(如图2所示)交替操作于第一阶段及第二阶段。假设电路在时钟的高电平动作(例如开关导通)，则第一阶段为其中一时钟的高电平期间，第二阶段为另一时钟的高电平期间，而「不重叠」代表两时钟不同时为高电平。时钟Φ₁及Φ₂有非重叠区间——时间t1与t2之间及t1’与t2’之间。即使时钟Φ₁的下降缘实质上对齐时钟Φ₂的上升缘(即t1＝t2)且时钟Φ₁的上升缘实质上对齐时钟Φ₂的下降缘(即t1’＝t2’)，时钟Φ₁及Φ₂仍为不重叠的两个时钟。

回到图1。输入电压V_in+及输入电压V_in-为输入ADC 100的差分电压，而电压V_th+、V_th-、V_b2为参考电压。当时钟Φ₁为高电平时，开关S1a、S3a、S1b、S3b导通且开关S2a、S2b不导通，以使得电容C_p及电容C_n分别取样输入电压V_in+及输入电压V_in-。当时钟Φ₂为高电平时，开关S2a、S2b导通且开关S1a、S3a、S1b、S3b不导通，以通过电容C_p及电容C_n上的电压转换来实现信号的相加或相减。比较器110在时钟Φ₂为高电平时比较及/或放大比较器110的两输入端的信号，而产生输出信号V_out+及V_out-。输出信号V_out+及V_out-即为输入电压(V_in+及V_in-)经模拟数字转换后的结果。

因为电容C_p(或电容C_n)的一个端点交替接收输入电压V_in+(或输入电压V_in-)及参考电压V_th+(或V_th-)，所以容易发生符码间干扰(inter-symbol interference，ISI)(亦即参考电压V_th影响下一阶段输入电压V_in的取样)。再者，当参考电压V_th的共模电压与输入电压V_in的共模电压不相同时，极易造成ADC 100不稳定。

发明内容

鉴于先前技术之不足，本发明之一目的在于提供一种模拟数字转换器，以降低符码间干扰及避免由不匹配的共模电压所造成的电路不稳定。

本发明披露一种模拟数字转换器，包含一模拟电路、一第一开关、一第二开关、一第一电容及一第二电容。模拟电路具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号。第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压。第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一参考电压。

本发明另外披露一种模拟数字转换器，包含一模拟电路、一第一开关、一第二开关、一第三开关、一第四开关、一第一电容及一第二电容。模拟电路具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号。第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压或是经由该第三开关接收一第一参考电压。第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一第二参考电压或是经由该第四开关接收一第三参考电压。

相较于传统技术，本发明之模拟数字转换器可以降低符码间干扰及提升稳定性。

有关本发明的特征、实践与效果，兹配合图式作实施例详细说明如下。

附图说明

图1为现有模拟数字转换器的电路图；

图2为两个不重叠的时钟Φ₁及Φ₂；

图3为本发明模拟数字转换器之一实施例的电路图；

图4为本发明模拟数字转换器之另一实施例的电路图；

图5为本发明模拟数字转换器之另一实施例的电路图；

图6为本发明模拟数字转换器之另一实施例的电路图；以及

图7为本发明模拟数字转换器之另一实施例的电路图。

具体实施方式

以下说明内容之技术用语是参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释以本说明书之说明或定义为准。

本发明之披露内容包含模拟数字转换器。由于本发明之模拟数字转换器所包含之部分元件单独而言可能为已知元件，因此在不影响该装置发明之充分披露及可实施性的前提下，以下说明对于已知元件的细节将予以节略。

在以下的说明中，电容耦接比较器或放大器的一端称为上板，非耦接比较器或放大器的一端称为下板。如此的定义只是为了方便说明起见，不必然与实际电路中的「上」及「下」有关。第一阶段及第二阶段可以分别是不重叠的两个时钟的高电平(或低电平)期间，也可以分别是单一时钟的高电平期间及低电平期间。

图3为本发明模拟数字转换器之一实施例的电路图。ADC 200包含模拟电路210、电容C_1a、C_2a、C_1b、C_2b、以及开关S1a、S2a、S3a、S4a、S5a、S1b、S2b、S3b、S4b、S5b。模拟电路210具有两个输入端及两个输出端，且模拟电路210放大及/或比较该两输入端上的信号。模拟电路210可以是放大器(例如运算放大器)、比较器，或是放大器与比较器的组合(例如先放大信号再比较)。使用放大器及/或比较器实践模拟数字转换器为本技术领域普通技术人员所熟知，因此不再赘述。ADC 200交替操作于第一阶段及第二阶段。

电容C_1a及电容C_2a耦接模拟电路210的其中一输入端，电容C_1b及电容C_2b耦接模拟电路210的另一输入端。在一些实施例中，电容C_1a、C_2a、C_1b、C_2b的上板直接耦接(电性连接)模拟电路210(如图3所示)。

输入电压V_in+及输入电压V_in-为输入ADC 200的差分信号，且通常随着时间变化。参考电压V_th+及V_th-的电压值实质上为固定(直流偏压)，且V_th+不等于V_th-。输入电压V_in+不等于参考电压V_th+，且输入电压V_in-不等于参考电压V_th-。参考电压V_b3、V_b4及V_b5亦实质上为固定，且三者的关系不受限制。在一些实施例中当参考电压V_th+及参考电压V_th-互换时，ADC200输出的数位码会反相，亦即输出信号V_out+及输出信号V_out-互换。

在一些实施例中，电容C_1a的电容值与电容C_2a的电容值可以相等或不相等，且电容C_1b的电容值与电容C_2b的电容值可以相等或不相等。电容C_1a的电容值与电容C_1b的电容值实质上相同，且电容C_2a的电容值与电容C_2b的电容值实质上相同。

ADC 200以两个电容C_1a及C_2a(或C_1b及C_2b)分别取样输入电压V_in+(或V_in-)及参考电压V_th+(或V_th-)，因此输入电压V_in+(或V_in-)及参考电压V_th+(或V_th-)不会互相干扰，可以解决现有的模拟数字转换器所遭遇的符码间干扰问题。再者，ADC 200可以通过调整电压V_b3及V_b4来补偿输入电压V_in+(或V_in-)的共模电压与参考电压V_th+(或V_th-)的共模电压的差值，以提升电路的稳定性。举例来说，如果输入电压V_in+(或V_in-)的共模电压比参考电压V_th+(或V_th-)的共模电压大0.2伏，则可以设计V_b4比V_b3大0.2伏。

ADC 200有两种操作方式。以下以模拟电路210的其中一端为例做说明。本技术领域普通技术人员可以根据以下的说明了解模拟电路210的另一端的操作。

操作方式一：

在第一阶段时，开关S1a、S2a、S5a导通，且开关S3a、S4a不导通。换言之，在第一阶段时电容C_1a的上板耦接或电性连接模拟电路210的输入端且接收参考电压V_b5，电容C_1a的下板接收输入电压V_in+，电容C_2a的上板耦接或电性连接模拟电路210的输入端且接收参考电压V_b5，电容C_2a的下板接收参考电压V_th+。在第一阶段时，电容C_1a取样输入电压V_in+，以及电容C_2a取样参考电压V_th+。

在第二阶段时，开关S3a、S4a导通，且开关S1a、S2a、S5a不导通。换言之，在第二阶段时电容C_1a的上板耦接或电性连接模拟电路210的输入端，电容C_1a的下板接收参考电压V_b4，电容C_2a的上板耦接或电性连接模拟电路210的输入端，电容C_2a的下板接收参考电压V_b3。

在ADC 200从第一阶段切换至第二阶段的过程中，电容C_1a及C_2a的端电压产生变化而实现信号(即输入电压V_in+及参考电压V_th+)的相加或相减。模拟电路210在第二阶段放大及/或比较其两输入端上的信号。

操作方式二：

在第一阶段时，开关S3a、S4a、S5a导通，且开关S1a、S2a不导通。换言之，在第一阶段时电容C_1a的上板耦接或电性连接模拟电路210的输入端且接收参考电压V_b5，电容C_1a的下板接收参考电压V_b4，电容C_2a的上板耦接或电性连接模拟电路210的输入端且接收参考电压V_b5，电容C_2a的下板接收参考电压V_b3。在第一阶段时电容C_1a的上板和下板以及电容C_2a的上板和下板都处于重置状态。

在第二阶段时，开关S1a、S2a导通，且开关S3a、S4a、S5a不导通。换言之，在第二阶段时电容C_1a的上板耦接或电性连接模拟电路210的输入端，电容C_1a的下板接收输入电压V_in+，电容C_2a的上板耦接或电性连接模拟电路210的输入端，电容C_2a的下板接收参考电压V_th+。模拟电路210在第二阶段放大及/或比较其两输入端上的信号。

类似于操作方式一，在ADC 200从第一阶段切换至第二阶段的过程中，电容C_1a及C_2a的端电压产生变化而实现信号(即输入电压V_in+及参考电压V_th+)的相加或相减。模拟电路210在第二阶段放大及/或比较其两输入端上的信号。

图4为本发明模拟数字转换器之另一实施例的电路图。ADC 300与ADC 200近似，差别在于ADC 300以模拟电路210的输出信号V_out+/V_out-取代参考电压V_b5，如此一来可以省去一个参考电压，使得ADC 300的电路比ADC 200的电路更为简单。一般而言，模拟电路210在第一阶段时会重置，使得输出信号V_out+与输出信号V_out-在第一阶段实质上相等。

图5为本发明模拟数字转换器之另一实施例的电路图。ADC 400与ADC 300近似，差别在于在ADC 400中电容C_1a的下板及电容C_1b的下板在第二阶段不接收或耦接至参考电压V_b4，而是透过开关S3互相电性连接。换言之，开关S3耦接于电容C_1a与电容C_1b之间；更明确地说，开关S3耦接于电容C_1a的下板与电容C_1b的下板之间。ADC 400的开关S3的导通时间点与ADC 200的开关S3a及S3b的导通时间点相同。

在图5的实施例中，当开关S3导通时，电容C_1a及电容C_1b电性连接的端点(即两电容的下板)为浮接(floating)，亦即没有耦接或电性连接至任何由ADC 400所在之晶片的内部或外部所提供的电压(包含接地)。因为在开关S3导通时电容C_1a的下板与电容C_1b的下板电性连接且浮接，所以电容C_1a的下板的电压(即电容C_1b的下板的电压)在开关S3导通时为输入电压V_in+及输入电压V_in-的共模电压。ADC 400至少有以下的优点：(1)相较于ADC 300省去一个参考电压(即图4的V_b4)；以及(2)避免因为电容下板在第一阶段的共模电压不等于在第二阶段的共模电压而导致电容上板共模电压的偏移(例如现有电路中输入电压V_in+(或V_in-)的共模电压与参考电压V_th+(或V_th-)的共模电压可能不同)。

图6为本发明模拟数字转换器之另一实施例的电路图。ADC 500与ADC 300近似，差别在于在ADC 500中电容C_2a的下板及电容C_2b的下板在第二阶段不接收或耦接至参考电压V_b3，而是透过开关S4互相电性连接。换言之，开关S4耦接于电容C_2a与电容C_2b之间；更明确地说，开关S4耦接于电容C_2a的下板与电容C_2b的下板之间。ADC 400的开关S4的导通时间点与ADC 200的开关S4a及S4b的导通时间点相同。

在图6的实施例中，当开关S4导通时，电容C_2a的下板与电容C_2b的下板为浮接，亦即没有耦接或电性连接至任何由ADC 500所在之晶片的内部或外部所提供的电压(包含接地)。因为在开关S4导通时电容C_2a的下板与电容C_2b的下板电性连接且浮接，所以电容C_2a的下板的电压(即电容C_2b的下板的电压)在开关S4导通时为参考电压V_th+及参考电压V_th-的共模电压。ADC 500至少有以下的优点：(1)相较于ADC 300省去一个参考电压(即图4的V_b3)；以及(2)避免因为电容下板在第一阶段的共模电压不等于在第二阶段的共模电压而导致电容上板共模电压的偏移。

图7为本发明模拟数字转换器之另一实施例的电路图。ADC 600为ADC 400及ADC500的组合。换言之，相较于ADC 300，ADC 600省去两个参考电压，而且可以进一步减少电容上板(亦即模拟电路210的输入端)上共模电压偏移的可能性。

ADC 200～600的任一者为一位元的模拟数字转换器。串联多个前述的ADC 200～600并适当设计参考电压V_th+及V_th-即可实现多位元的模拟数字转换器。举例来说，串联三个可以实现二位元的模拟数字转换器，串联七个可以实现三位元的模拟数字转换器，以此类推。

由于本技术领域普通技术人员可通过本案之装置发明的披露内容来了解本案之方法发明的实施细节与变化，因此，为避免赘文，在不影响该方法发明之披露要求及可实施性的前提下，重复之说明在此予以节略。请注意，前揭图示中，元件之形状、尺寸、比例以及步骤之顺序等仅为示意，是供本技术领域普通技术人员了解本发明之用，非用以限制本发明。

虽然本发明之实施例如上所述，然而这些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护范畴，换言之，本发明之专利保护范围须视本说明书之权利要求所界定者为准。

符号说明

100、200、300、400、500、600 ADC

110 比较器

C_p、C_n、C_1a、C_2a、C_1b、C_2b 电容

V_in+、V_in- 输入电压

V_th+、V_th-、V_b2、V_b3、V_b4、V_b5 参考电压

V_out+、V_out- 输出信号

210 模拟电路

S1a、S2a、S3a、S4a、S5a、S1b、S2b、S3b、S4b、S5b、S3、S4 开关。

Claims

1.一种模拟数字转换器，包含：

一模拟电路，具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号；

一第一开关；

一第二开关；

一第三开关；

一第四开关；

一第一电容，其中该第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收第一输入电压；以及

一第二电容，其中该第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收第一参考电压；

一第三电容，其中该第三电容的其中一端耦接该第二输入端，另一端经由该第三开关接收一第二输入电压；

一第四电容，其中该第四电容的其中一端耦接该第二输入端，另一端经由该第四开关接收一第二参考电压，该第二参考电压不同于该第一参考电压；以及

一第五开关，耦接于该第一电容及该第三电容之间，其中当该第五开关导通时，该第一电容及该第三电容电性连接。

2.如权利要求1所述的模拟数字转换器，其中当该第五开关导通时，该第一电容及该第三电容电性连接之端点为浮接，不耦接或电性连接至任何电压。

3.如权利要求1所述的模拟数字转换器，还包含：

一第六开关，耦接于该第二电容及该第四电容之间，其中当该第六开关导通时，该第二电容及该第四电容电性连接。

4.如权利要求3所述的模拟数字转换器，其中当该第六开关导通时，该第二电容及该第四电容电性连接之端点为浮接，不耦接或电性连接至任何电压。

5.如权利要求1所述的模拟数字转换器，其中该输入电压是一第一输入电压，该参考电压是一第一参考电压，该模拟数字转换器还被配置为：

令该第五开关耦接于该第二电容及该第四电容之间，其中当该第五开关导通时，该第二电容及该第四电容电性连接。

6.如权利要求5所述的模拟数字转换器，其中当该第五开关导通时，该第二电容及该第四电容电性连接之端点为浮接，不耦接或电性连接至任何电压。

7.一种模拟数字转换器，包含：

一第一开关；

一第二开关；

一第三开关；

一第四开关；

一第五开关；

一第六开关；

一第七开关；

一第八开关；

一第一电容，其中该第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收第一输入电压或是经由该第三开关接收一第一参考电压；

一第二电容，其中该第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一第二参考电压或是经由该第四开关接收一第三参考电压，

一第三电容，其中该第三电容的其中一端耦接该第二输入端，另一端经由该第五开关接收一第二输入电压或是经由该第七开关接收该第一参考电压；以及

一第四电容，其中该第四电容的其中一端耦接该第二输入端，另一端经由该第六开关接收一第四参考电压或是经由该第八开关接收该第三参考电压。

8.如权利要求7所述的模拟数字转换器，其中该第一电容的电容值与该第三电容的电容值相同，且该第二电容的电容值与该第四电容的电容值相同。