TWI660592B - 類比數位轉換器 - Google Patents
類比數位轉換器 Download PDFInfo
- Publication number
- TWI660592B TWI660592B TW107125066A TW107125066A TWI660592B TW I660592 B TWI660592 B TW I660592B TW 107125066 A TW107125066 A TW 107125066A TW 107125066 A TW107125066 A TW 107125066A TW I660592 B TWI660592 B TW I660592B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- switch
- coupled
- analog
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本發明揭露了一種類比數位轉換器，包含一類比電路、一第一開關、一第二開關、一第一電容及一第二電容。類比電路具有一第一輸入端及一第二輸入端，用來放大及/或比較該第一輸入端及該第二輸入端上的訊號。第一電容的其中一端耦接該第一輸入端，另一端經由該第一開關接收一輸入電壓。第二電容的其中一端耦接該第一輸入端，另一端經由該第二開關接收一參考電壓。
Description
本發明是關於類比數位轉換器（analog-to-digital converter，ADC）。
圖1為習知類比數位轉換器的電路圖。ADC 100包含比較器110、電容C
p、電容C
n及開關S1a、S2a、S3a、S1b、S2b、S3b。ADC 100根據不重疊（non-overlapping）的兩個時脈
及
（如圖2所示）交替操作於第一階段及第二階段。假設電路在時脈的高準位動作（例如開關導通），則第一階段為其中一時脈的高準位期間，第二階段為另一時脈的高準位期間，而「不重疊」代表兩時脈不同時為高準位。時脈
及
有非重疊區間──時間t1與t2之間及t1’與t2’之間。即使時脈
的下降緣實質上對齊時脈
的上升緣（即t1=t2）且時脈
的上升緣實質上對齊時脈
的下降緣（即t1’=t2’），時脈
及
仍為不重疊的兩個時脈。
回到圖1。輸入電壓V
in+及輸入電壓V
in-為輸入ADC 100 的差動電壓，而電壓V
th+、V
th-、V
b2為參考電壓。當時脈
為高準位時，開關S1a、S3a、S1b、S3b導通且開關S2a、S2b不導通，以使得電容C
p及電容C
n分別取樣輸入電壓V
in+及輸入電壓V
in-。當時脈
為高準位時，開關S2a、S2b導通且開關S1a、S3a、S1b、S3b不導通，以藉由電容C
p及電容C
n上的電壓轉換來實現訊號的相加或相減。比較器110在時脈
為高準位時比較及/或放大比較器110的兩輸入端的訊號，而產生輸出訊號V
out +及V
out -。輸出訊號V
out +及V
out -即為輸入電壓（V
in+及V
in-）經類比數位轉換後的結果。
因為電容C
p（或電容C
n）的一個端點交替接收輸入電壓V
in+（或輸入電壓V
in-）及參考電壓V
th+（或V
th-），所以容易發生符碼間干擾（inter-symbol interference，ISI）（亦即參考電壓V
th影響下一階段輸入電壓V
in的取樣）。再者，當參考電壓V
th的共模電壓與輸入電壓V
in的共模電壓不相同時，極易造成ADC 100 不穩定。
鑑於先前技術之不足，本發明之一目的在於提供一種類比數位轉換器，以降低符碼間干擾及避免由不匹配的共模電壓所造成的電路不穩定。
本發明揭露一種類比數位轉換器，包含一類比電路、一第一開關、一第二開關、一第一電容及一第二電容。類比電路具有一第一輸入端及一第二輸入端，用來放大及/或比較該第一輸入端及該第二輸入端上的訊號。第一電容的其中一端耦接該第一輸入端，另一端經由該第一開關接收一輸入電壓。第二電容的其中一端耦接該第一輸入端，另一端經由該第二開關接收一參考電壓。
本發明另揭露一種類比數位轉換器，包含一類比電路、一第一開關、一第二開關、一第三開關、一第四開關、一第一電容及一第二電容。類比電路具有一第一輸入端及一第二輸入端，用來放大及/或比較該第一輸入端及該第二輸入端上的訊號。第一電容的其中一端耦接該第一輸入端，另一端經由該第一開關接收一輸入電壓或是經由該第三開關接收一第一參考電壓。第二電容的其中一端耦接該第一輸入端，另一端經由該第二開關接收一第二參考電壓或是經由該第四開關接收一第三參考電壓。
相較於傳統技術，本發明之類比數位轉換器可以降低符碼間干擾及提升穩定性。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含類比數位轉換器。由於本發明之類比數位轉換器所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
在以下的說明中，電容耦接比較器或放大器的一端稱為上板，非耦接比較器或放大器的一端稱為下板。如此的定義只是為了方便說明起見，不必然與實際電路中的「上」及「下」有關。第一階段及第二階段可以分別是不重疊的兩個時脈的高準位（或低準位）期間，也可以分別是單一時脈的高準位期間及低準位期間。
圖3為本發明類比數位轉換器之一實施例的電路圖。ADC 200包含類比電路210、電容C
1a、C
2a、C
1b、C
2b、以及開關S1a、S2a、S3a、S4a、S5a、S1b、S2b、S3b、S4b、S5b。類比電路210具有兩個輸入端及兩個輸出端，且類比電路210放大及/或比較該兩輸入端上的訊號。類比電路210可以是放大器（例如運算放大器）、比較器，或是放大器與比較器的組合（例如先放大訊號再比較）。使用放大器及/或比較器實作類比數位轉換器為本技術領域具有通常知識者所熟知，因此不再贅述。ADC 200 交替操作於第一階段及第二階段。
電容C
1a及電容C
2a耦接類比電路210的其中一輸入端，電容C
1b及電容C
2b耦接類比電路210的另一輸入端。在一些實施例中，電容C
1a、C
2a、C
1b、C
2b的上板直接耦接（電性連接）類比電路210（如圖3所示）。
輸入電壓V
in+及輸入電壓V
in-為輸入ADC 200 的差動訊號，且通常隨著時間變化。參考電壓V
th+及V
th-的電壓值實質上為固定（直流偏壓），且V
th+不等於V
th-。輸入電壓V
in+不等於參考電壓V
th+，且輸入電壓V
in-不等於參考電壓V
th-。參考電壓V
b3、V
b4及V
b5亦實質上為固定，且三者的關係不受限制。在一些實施例中當參考電壓V
th+及參考電壓V
th-互換時，ADC 200輸出的數位碼會反相，亦即輸出訊號V
out +及輸出訊號V
out -互換。
在一些實施例中，電容C
1a的電容值與電容C
2a的電容值可以相等或不相等，且電容C
1b的電容值與電容C
2b的電容值可以相等或不相等。電容C
1a的電容值與電容C
1b的電容值實質上相同，且電容C
2a的電容值與電容C
2b的電容值實質上相同。
ADC 200以兩個電容C
1a及C
2a（或C
1b及C
2b）分別取樣輸入電壓V
in+（或V
in-）及參考電壓V
th+（或V
th-），因此輸入電壓V
in+（或V
in-）及參考電壓V
th+（或V
th-）不會互相干擾，可以解決習知的類比數位轉換器所遭遇的符碼間干擾問題。再者，ADC 200可以藉由調整電壓V
b3及V
b4來補償輸入電壓V
in+（或V
in-）的共模電壓與參考電壓V
th+（或V
th-）的共模電壓的差值，以提升電路的穩定性。舉例來說，如果輸入電壓V
in+（或V
in-）的共模電壓比參考電壓V
th+（或V
th-）的共模電壓大0.2伏，則可以設計V
b4比V
b3大0.2伏。
ADC 200有兩種操作方式。以下以類比電路210的其中一端為例做說明。本技術領域具有通常知識者可以根據以下的說明了解類比電路210的另一端的操作。
操作方式一：
在第一階段時，開關S1a、S2a、S5a導通，且開關S3a、S4a不導通。換言之，在第一階段時電容C
1a的上板耦接或電性連接類比電路210的輸入端且接收參考電壓V
b5，電容C
1a的下板接收輸入電壓V
in+，電容C
2a的上板耦接或電性連接類比電路210的輸入端且接收參考電壓V
b5，電容C
2a的下板接收參考電壓V
th+。在第一階段時，電容C
1a取樣輸入電壓V
in+，以及電容C
2a取樣參考電壓V
th+。
在第二階段時，開關S3a、S4a導通，且開關S1a、S2a、S5a不導通。換言之，在第二階段時電容C
1a的上板耦接或電性連接類比電路210的輸入端，電容C
1a的下板接收參考電壓V
b4，電容C
2a的上板耦接或電性連接類比電路210的輸入端，電容C
2a的下板接收參考電壓V
b3。
在ADC 200 從第一階段切換至第二階段的過程中，電容C
1a及C
2a的端電壓產生變化而實現訊號（即輸入電壓V
in+及參考電壓V
th+）的相加或相減。類比電路210在第二階段放大及/或比較其兩輸入端上的訊號。
操作方式二：
在第一階段時，開關S3a、S4a、S5a導通，且開關S1a、S2a不導通。換言之，在第一階段時電容C
1a的上板耦接或電性連接類比電路210的輸入端且接收參考電壓V
b5，電容C
1a的下板接收參考電壓V
b4，電容C
2a的上板耦接或電性連接類比電路210的輸入端且接收參考電壓V
b5，電容C
2a的下板接收參考電壓V
b3。在第一階段時電容C
1a的上板和下板以及電容C
2a的上板和下板都處於重置狀態。
在第二階段時，開關S1a、S2a導通，且開關S3a、S4a、S5a不導通。換言之，在第二階段時電容C
1a的上板耦接或電性連接類比電路210的輸入端，電容C
1a的下板接收輸入電壓V
in+，電容C
2a的上板耦接或電性連接類比電路210的輸入端，電容C
2a的下板接收參考電壓V
th+。類比電路210在第二階段放大及/或比較其兩輸入端上的訊號。
類似於操作方式一，在ADC 200 從第一階段切換至第二階段的過程中，電容C
1a及C
2a的端電壓產生變化而實現訊號（即輸入電壓V
in+及參考電壓V
th+）的相加或相減。類比電路210在第二階段放大及/或比較其兩輸入端上的訊號。
圖4為本發明類比數位轉換器之另一實施例的電路圖。ADC 300與ADC 200近似，差別在於ADC 300以類比電路210的輸出訊號V
out +/V
out -取代參考電壓V
b5，如此一來可以省去一個參考電壓，使得ADC 300的電路比ADC 200的電路更為簡單。一般而言，類比電路210在第一階段時會重置，使得輸出訊號V
out +與輸出訊號V
out -在第一階段實質上相等。
圖5為本發明類比數位轉換器之另一實施例的電路圖。ADC 400與ADC 300近似，差別在於在ADC 400中電容C
1a的下板及電容C
1b的下板在第二階段不接收或耦接至參考電壓V
b4，而是透過開關S3互相電性連接。換言之，開關S3耦接於電容C
1a與電容C
1b之間；更明確地說，開關S3耦接於電容C
1a的下板與電容C
1b的下板之間。ADC 400的開關S3的導通時間點與ADC 200的開關S3a及S3b的導通時間點相同。
在圖5的實施例中，當開關S3導通時，電容C
1a及電容C
1b電性連接的端點（即兩電容的下板）為浮接（floating），亦即沒有耦接或電性連接至任何由ADC 400所在之晶片的內部或外部所提供的電壓（包含接地）。因為在開關S3導通時電容C
1a的下板與電容C
1b的下板電性連接且浮接，所以電容C
1a的下板的電壓（即電容C
1b的下板的電壓）在開關S3導通時為輸入電壓V
in+及輸入電壓V
in-的共模電壓。ADC 400至少有以下的優點：(1)相較於ADC 300省去一個參考電壓（即圖4的V
b4）；以及(2)避免因為電容下板在第一階段的共模電壓不等於在第二階段的共模電壓而導致電容上板共模電壓的偏移（例如習知電路中輸入電壓V
in+（或V
in-）的共模電壓與參考電壓V
th+（或V
th-）的共模電壓可能不同）。
圖6為本發明類比數位轉換器之另一實施例的電路圖。ADC 500與ADC 300近似，差別在於在ADC 500中電容C
2a的下板及電容C
2b的下板在第二階段不接收或耦接至參考電壓V
b3，而是透過開關S4互相電性連接。換言之，開關S4耦接於電容C
2a與電容C
2b之間；更明確地說，開關S4耦接於電容C
2a的下板與電容C
2b的下板之間。ADC 400的開關S4的導通時間點與ADC 200的開關S4a及S4b的導通時間點相同。
在圖6的實施例中，當開關S4導通時，電容C
2a的下板與電容C
2b的下板為浮接，亦即沒有耦接或電性連接至任何由ADC 500所在之晶片的內部或外部所提供的電壓（包含接地）。因為在開關S4導通時電容C
2a的下板與電容C
2b的下板電性連接且浮接，所以電容C
2a的下板的電壓（即電容C
2b的下板的電壓）在開關S4導通時為參考電壓V
th+及參考電壓V
th-的共模電壓。ADC 500至少有以下的優點：(1)相較於ADC 300省去一個參考電壓（即圖4的V
b3）；以及(2)避免因為電容下板在第一階段的共模電壓不等於在第二階段的共模電壓而導致電容上板共模電壓的偏移。
圖7為本發明類比數位轉換器之另一實施例的電路圖。ADC 600為ADC 400及ADC 500的組合。換言之，相較於ADC 300，ADC 600省去兩個參考電壓，而且可以進一步減少電容上板（亦即類比電路210的輸入端）上共模電壓偏移的可能性。
ADC 200~600的任一者為一位元的類比數位轉換器。串聯複數個前述的ADC 200~600並適當設計參考電壓V
th+及V
th-即可實現多位元的類比數位轉換器。舉例來說，串聯三個可以實現二位元的類比數位轉換器，串聯七個可以實現三位元的類比數位轉換器，以此類推。
由於本技術領域具有通常知識者可藉由本案之裝置發明的揭露內容來瞭解本案之方法發明的實施細節與變化，因此，為避免贅文，在不影響該方法發明之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100、200、300、400、500、600‧‧‧ADC
110‧‧‧比較器
C
p、C
n、C
1a、C
2a、C
1b、C
2b‧‧‧電容
V
in+、V
in-‧‧‧輸入電壓
V
th+、V
th-、V
b2、V
b3、V
b4、V
b5‧‧‧參考電壓
V
out +、V
out -‧‧‧輸出訊號
210‧‧‧類比電路
S1a、S2a、S3a、S4a、S5a、S1b、S2b、S3b、S4b、S5b、S3、S4‧‧‧開關
［圖1］為習知類比數位轉換器的電路圖； ［圖2］為兩個不重疊的時脈
及
； ［圖3］為本發明類比數位轉換器之一實施例的電路圖； ［圖4］為本發明類比數位轉換器之另一實施例的電路圖； ［圖5］為本發明類比數位轉換器之另一實施例的電路圖； ［圖6］為本發明類比數位轉換器之另一實施例的電路圖；以及 ［圖7］為本發明類比數位轉換器之另一實施例的電路圖。
Claims (9)
- 一種類比數位轉換器，包含：一類比電路，具有一第一輸入端及一第二輸入端，用來放大及/或比較該第一輸入端及該第二輸入端上的訊號；一第一開關；一第二開關；一第一電容，其中該第一電容的其中一端耦接該第一輸入端，另一端經由該第一開關接收一第一輸入電壓；一第二電容，其中該第二電容的其中一端耦接該第一輸入端，另一端經由該第二開關接收一第一參考電壓；一第三開關；一第四開關；一第三電容，其中該第三電容的其中一端耦接該第二輸入端，另一端經由該第三開關接收一第二輸入電壓；一第四電容，其中該第四電容的其中一端耦接該第二輸入端，另一端經由該第四開關接收一第二參考電壓，該第二參考電壓不同於該第一參考電壓；以及一第五開關，耦接於該第一電容及該第三電容之間，其中當該第五開關導通時，該第一電容及該第三電容電性連接。
- 如申請專利範圍第1項所述之類比數位轉換器，其中當該第五開關導通時，該第一電容及該第三電容電性連接之端點為浮接，不耦接或電性連接至任何電壓。
- 如申請專利範圍第1項所述之類比數位轉換器，更包含：一第六開關，耦接於該第二電容及該第四電容之間，其中當該第六開關導通時，該第二電容及該第四電容電性連接。
- 如申請專利範圍第3項所述之類比數位轉換器，其中當該第六開關導通時，該第二電容及該第四電容電性連接之端點為浮接，不耦接或電性連接至任何電壓。
- 一種類比數位轉換器，包含：一類比電路，具有一第一輸入端及一第二輸入端，用來放大及/或比較該第一輸入端及該第二輸入端上的訊號；一第一開關；一第二開關；一第一電容，其中該第一電容的其中一端耦接該第一輸入端，另一端經由該第一開關接收一第一輸入電壓；一第二電容，其中該第二電容的其中一端耦接該第一輸入端，另一端經由該第二開關接收一第一參考電壓；一第三開關；一第四開關；一第三電容，其中該第三電容的其中一端耦接該第二輸入端，另一端經由該第三開關接收一第二輸入電壓；一第四電容，其中該第四電容的其中一端耦接該第二輸入端，另一端經由該第四開關接收一第二參考電壓，該第二參考電壓不同於該第一參考電壓；以及一第五開關，耦接於該第二電容及該第四電容之間，其中當該第五開關導通時，該第二電容及該第四電容電性連接。
- 如申請專利範圍第5項所述之類比數位轉換器，其中當該第五開關導通時，該第二電容及該第四電容電性連接之端點為浮接，不耦接或電性連接至任何電壓。
- 一種類比數位轉換器，包含：一類比電路，具有一第一輸入端及一第二輸入端，用來放大及/或比較該第一輸入端及該第二輸入端上的訊號；一第一開關；一第二開關；一第三開關；一第四開關；一第一電容，其中該第一電容的其中一端耦接該第一輸入端，另一端經由該第一開關接收一輸入電壓或是經由該第三開關接收一第一參考電壓；以及一第二電容，其中該第二電容的其中一端耦接該第一輸入端，另一端經由該第二開關接收一第二參考電壓或是經由該第四開關接收一第三參考電壓，其中該第三參考電壓不等於該輸入電壓。
- 如申請專利範圍第7項所述之類比數位轉換器，其中該輸入電壓係一第一輸入電壓，該類比數位轉換器更包含：一第五開關；一第六開關；一第七開關；一第八開關；一第三電容，其中該第三電容的其中一端耦接該第二輸入端，另一端經由該第五開關接收一第二輸入電壓或是經由該第七開關接收該第一參考電壓；以及一第四電容，其中該第四電容的其中一端耦接該第二輸入端，另一端經由該第六開關接收一第四參考電壓或是經由該第八開關接收該第三參考電壓。
- 如申請專利範圍第8項所述之類比數位轉換器，其中該第一電容的電容值與該第三電容的電容值實質上相同，且該第二電容的電容值與該第四電容的電容值實質上相同。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107125066A TWI660592B (zh) | 2018-07-20 | 2018-07-20 | 類比數位轉換器 |
| US16/383,731 US10630308B2 (en) | 2018-07-20 | 2019-04-15 | Analog-to-digital converter with low inter-symbol interference and reduced common-mode voltage mismatch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107125066A TWI660592B (zh) | 2018-07-20 | 2018-07-20 | 類比數位轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI660592B true TWI660592B (zh) | 2019-05-21 |
| TW202008731A TW202008731A (zh) | 2020-02-16 |
Family
ID=67348222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107125066A TWI660592B (zh) | 2018-07-20 | 2018-07-20 | 類比數位轉換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10630308B2 (zh) |
| TW (1) | TWI660592B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI748352B (zh) * | 2020-02-25 | 2021-12-01 | 瑞昱半導體股份有限公司 | 取樣保持放大電路 |
| TWI829190B (zh) * | 2022-06-08 | 2024-01-11 | 新唐科技股份有限公司 | 用於將單端輸入轉換為差動輸入的轉換電路與其電路系統 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258951A1 (en) * | 2007-04-23 | 2008-10-23 | Taxas Instruments Incorporated | Hybrid Delta-Sigma/SAR Analog to Digital Converter and Methods for Using Such |
| TW201105043A (en) * | 2009-07-16 | 2011-02-01 | Ralink Technology Corp | Comparator for a pipelined analog to digital converter and related signal sampling method |
| TW201517523A (zh) * | 2013-10-17 | 2015-05-01 | Global Unichip Corp | 類比數位轉換器 |
| TW201534059A (zh) * | 2014-02-24 | 2015-09-01 | Magnachip Semiconductor Ltd | 積分式類比－數位轉換器 |
| TW201635719A (zh) * | 2015-03-31 | 2016-10-01 | 智原微電子（蘇州）有限公司 | 類比數位轉換裝置及其初始化方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583747B1 (en) | 2002-05-24 | 2003-06-24 | Broadcom Corporation | Subranging analog to digital converter with multi-phase clock timing |
| US6784824B1 (en) * | 2002-08-29 | 2004-08-31 | Xilinx, Inc. | Analog-to-digital converter which is substantially independent of capacitor mismatch |
| US6950052B2 (en) * | 2003-06-03 | 2005-09-27 | Silicon Labs Cp, Inc. | Noise cancellation in a single ended SAR converter |
| JP5018920B2 (ja) * | 2010-03-24 | 2012-09-05 | 株式会社デンソー | Ａ／ｄ変換器 |
-
2018
- 2018-07-20 TW TW107125066A patent/TWI660592B/zh active
-
2019
- 2019-04-15 US US16/383,731 patent/US10630308B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258951A1 (en) * | 2007-04-23 | 2008-10-23 | Taxas Instruments Incorporated | Hybrid Delta-Sigma/SAR Analog to Digital Converter and Methods for Using Such |
| TW201105043A (en) * | 2009-07-16 | 2011-02-01 | Ralink Technology Corp | Comparator for a pipelined analog to digital converter and related signal sampling method |
| TW201517523A (zh) * | 2013-10-17 | 2015-05-01 | Global Unichip Corp | 類比數位轉換器 |
| TW201534059A (zh) * | 2014-02-24 | 2015-09-01 | Magnachip Semiconductor Ltd | 積分式類比－數位轉換器 |
| TW201635719A (zh) * | 2015-03-31 | 2016-10-01 | 智原微電子（蘇州）有限公司 | 類比數位轉換裝置及其初始化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200028518A1 (en) | 2020-01-23 |
| US10630308B2 (en) | 2020-04-21 |
| TW202008731A (zh) | 2020-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9136867B2 (en) | ΔΣ-modulator and ΔΣ-A/D converter | |
| JP6167100B2 (ja) | ゼロパワーサンプリングｓａｒａｄｃ回路及び方法 | |
| JP5624493B2 (ja) | 差動増幅装置 | |
| US7843232B2 (en) | Dual mode, single ended to fully differential converter structure | |
| US20050219097A1 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| TWI695580B (zh) | 切換電容輸入電路、切換電容放大器以及切換電容電壓比較器 | |
| US7417574B2 (en) | Efficient amplifier sharing in a multi-stage analog to digital converter | |
| TWI660592B (zh) | 類比數位轉換器 | |
| Naderi et al. | Algorithmic-pipelined ADC with a modified residue curve for better linearity | |
| TWI653837B (zh) | 管線化類比數位轉換器之乘法數位類比轉換器 | |
| US6977606B2 (en) | Pipelined analog-to-digital converter | |
| US9300319B2 (en) | 2-phase switched capacitor flash ADC | |
| KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
| US20130169459A1 (en) | Analog-to-digital converter with delta-sigma modulation and modulation unit thereof | |
| TW201924227A (zh) | 用於在ｓａｒ ａｄｃ中實現寬輸入共模範圍而無額外的主動電路系統之方法及設備 | |
| WO2007008044A1 (en) | Series sampling capacitor and analog-to-digital converter using the same | |
| CN110768669B (zh) | 模拟数字转换器 | |
| KR101122734B1 (ko) | 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기 | |
| TWI819537B (zh) | 以比較器為核心的切換電容式電路 | |
| CN113783574B (zh) | 调制电路 | |
| JP2019054512A (ja) | ノイズ除去を備えたアナログデジタル変換器 | |
| CN112564708B (zh) | 模数转换电路 | |
| CN111446946B (zh) | 一种单端输出的低噪声全差分开关电容滤波器 | |
| TWI527366B (zh) | Eliminating Memory Effects of Separating Operational Amplifier Sharing Technology Circuits | |
| CN109873644B (zh) | 流水线模拟数字转换器的乘法数字模拟转换器 |