TWI819537B - 以比較器為核心的切換電容式電路 - Google Patents

以比較器為核心的切換電容式電路 Download PDF

Info

Publication number
TWI819537B
TWI819537B TW111110682A TW111110682A TWI819537B TW I819537 B TWI819537 B TW I819537B TW 111110682 A TW111110682 A TW 111110682A TW 111110682 A TW111110682 A TW 111110682A TW I819537 B TWI819537 B TW I819537B
Authority
TW
Taiwan
Prior art keywords
switch
reference voltage
coupled
terminal
comparator
Prior art date
Application number
TW111110682A
Other languages
English (en)
Other versions
TW202339439A (zh
Inventor
黃詩雄
洪瑋謙
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111110682A priority Critical patent/TWI819537B/zh
Priority to US18/119,311 priority patent/US20230308110A1/en
Publication of TW202339439A publication Critical patent/TW202339439A/zh
Application granted granted Critical
Publication of TWI819537B publication Critical patent/TWI819537B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明揭露一種以比較器為核心的切換電容式電路具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端，且包含：類比數位轉換器、解碼器及開關電容網路。類比數位轉換器耦接該第一輸入端及該第二輸入端，且包含複數個比較器。解碼器耦接該類比數位轉換器。開關電容網路包含比較器、第一電流源、第二電流源、複數個開關及複數個電容。第一電流源耦接該比較器及該第一輸出端。第二電流源耦接該比較器及該第二輸出端。該第一輸出端的電壓及該第二輸出端的電壓不超過一目標範圍。

Description

以比較器為核心的切換電容式電路
本發明是關於切換電容式電路，尤其是關於以比較器為核心的切換電容式電路。
圖1顯示習知以比較器為核心(comparator-based)的切換電容式電路(switched-capacitor circuit,SC circuit)(亦可稱為基於零交越的電路(zero-crossing-based circuit,ZCBC))。切換電容式電路100包含比較器110、電流源120、電容C1、電容C2、負載電容CL及開關SW。切換電容式電路100可以衍生出多種電路，例如管線化類比數位轉換器(pipelined ADC，亦作pipeline ADC)的乘法數位類比轉換器(multiplying DAC)。
比較器110比較正輸入端的電壓Vx與負輸入端的參考電壓Vcm來產生控制訊號Dc0，控制訊號Dc0控制電流源120的輸出電流，進而控制輸出電壓Vo(即，負載電容CL的端電壓)的大小。當開關SW導通時，輸出電壓Vo會被重置到電源電壓VDD。
電流源120通常是由金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)實作，而輸出電壓Vo即該電晶體之汲極(drain)電壓。然而，因為電流源120的汲極-源極(source)電流 (Ids，即電流源120的輸出電流)與汲極-源極電壓(Vds)相依，所以電流源120的輸出電流會受到輸出電壓Vo影響，導致切換電容式電路100的線性度降低。
鑑於先前技術之不足，本發明之一目的在於提供一種以比較器為核心的切換電容式電路，以改善先前技術的不足。
本發明之一實施例提供一種以比較器為核心的切換電容式電路具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端，且包含：一比較器、一類比數位轉換器、一解碼器、一第一開關、一第二開關、一第三開關、一第四開關、一第五開關、一第六開關、一第七開關、一第八開關、一第九開關、一第十開關、一第一電流源、一第二電流源、一第一電容、一第二電容、一第三電容以及一第四電容。類比數位轉換器耦接該第一輸入端及該第二輸入端。解碼器耦接該類比數位轉換器。第一電流源耦接該比較器及該第一輸出端。第二電流源耦接該比較器及該第二輸出端。第一電容具有一第一端及一第二端，該第一端透過該第一開關耦接該第一輸入端並且透過該第四開關耦接該第一輸出端，該第二端耦接該比較器並且透過該第三開關耦接一參考電壓。第二電容具有一第三端及一第四端，該第三端透過該第二開關耦接該第一輸入端並且透過該第五開關耦接該解碼器，該第四端耦接該比較器並且透過該第三開關耦接該參考電壓。第三電容具有一第五端及一第六端，該第五端透過該第六開關耦接該第二輸入端並且透過該第九開關耦接該第二輸出端，該第六端耦接該比較器並且透過該第八開關耦接該參考電壓。第四電容具有一第七端 及一第八端，該第七端透過該第七開關耦接該第二輸入端並且透過該第十開關耦接該解碼器，該第八端耦接該比較器並且透過該第八開關耦接該參考電壓。
本發明之實施例所體現的技術手段可以改善先前技術之缺點的至少其中之一，因此本發明相較於先前技術有較佳的線性度。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
100,200,800:切換電容式電路
110,232,410,420,430,440,450,460,470,910,915,920,925,930,935,940,945,950,955,960,965,970,975,980:比較器
120,I1,I2:電流源
C1,C2,C0a,C1a,C0b,C1b,C2a,C3a,C2b,C3b:電容
CL:負載電容
SW,S0a,S1a,S2a,S3a,S4a,S5a,S0b,S1b,S2b,S3b,S4b,S5b:開關
Vx,V+,V-:電壓
Vcm:參考電壓
Dc0,Dc1,Dc2:控制訊號
Vo:輸出電壓
VDD:電源電壓
Figure 111110682-A0305-02-0013-43
:輸入訊號(第一輸入端)
Figure 111110682-A0305-02-0013-44
:輸入訊號(第二輸入端)
Figure 111110682-A0305-02-0013-45
:輸出訊號(第一輸出端)
Figure 111110682-A0305-02-0013-46
:輸出訊號(第二輸出端)
210,810:類比數位轉換器
220,820:解碼器
b:數位訊號
230,830:開關電容網路
GND:接地準位
Φ1,Φ2:時脈
P,E:階段
T1,T2,T3,T4:時間點
b0,b1,b2,b3,b4,b5,b6,b7,b8,b9,b10,b11,b12,b13,b14:位元
X0,X1,X2,X3,X4,X5,X6,X7,X8,X9,X10,X11,X12,X13,X14,X15:區間
Vi:訊號
S1A,S4A,S1B,S4B:開關組
圖1顯示習知以比較器為核心的切換電容式電路；圖2是本發明以比較器為核心的切換電容式電路之一實施例的電路圖；圖3為根據本發明一實施例的時序圖；圖4為本發明類比數位轉換器之一實施例的電路圖；圖5顯示訊號Vi的區間與比較器之輸出位元的關係；圖6顯示解碼器的真值表；圖7顯示輸出訊號與訊號Vi的關係；圖8是本發明以比較器為核心的切換電容式電路之另一實施例的電路圖；圖9為本發明類比數位轉換器之另一實施例的電路圖；圖10顯示輸出訊號與訊號Vi的關係；圖11顯示訊號Vi的區間與比較器之輸出位元的關係；圖12顯示解碼器的真值表；圖13顯示輸出訊號與訊號Vi的關係；以及 圖14顯示解碼器的真值表。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含以比較器為核心的切換電容式電路。由於本發明之以比較器為核心的切換電容式電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
圖2是本發明以比較器為核心的切換電容式電路之一實施例的電路圖。切換電容式電路200包含類比數位轉換器210、解碼器220及開關電容網路230。切換電容式電路200具有第一輸入端(即，接收輸入訊號
Figure 111110682-A0305-02-0007-16
的一端)、第二輸入端(即，接收輸入訊號
Figure 111110682-A0305-02-0007-17
的一端)、第一輸出端(即，輸出輸出訊號
Figure 111110682-A0305-02-0007-18
的一端)及第二輸出端(即，輸出輸出訊號
Figure 111110682-A0305-02-0007-20
的一端)。
類比數位轉換器210包含複數個比較器，該些比較器將差動輸入訊號V in (包含輸入訊號
Figure 111110682-A0305-02-0007-21
及
Figure 111110682-A0305-02-0007-22
)與複數個預設電壓(Vs0至Vs6)比較，而得到一個數位訊號b。解碼器220根據數位訊號b將複數個參考電壓(Vr0至Vr4)的至少其中一者提供給開關電容網路230(更明確地說，提供至電容C1a及電容C1b)。開關電容網路230對差動輸入訊號V in 進行取樣，並且根據解碼器220所提供的目標參考電壓對取樣訊號進行比較及/或運算，以輸出差動輸出訊號V out (包含輸出訊號
Figure 111110682-A0305-02-0007-24
及
Figure 111110682-A0305-02-0007-25
)。
藉由精心設計的類比數位轉換器210及解碼器220，切換電容式電路200的輸出訊號
Figure 111110682-A0305-02-0008-26
(即，第一輸出端的電壓)及輸出訊號
Figure 111110682-A0305-02-0008-27
(即，第二輸出端的電壓)被控制在目標範圍內。換言之，不論差動輸入訊號V in 的大小為何，差動輸出訊號V out 不超過該目標範圍。類比數位轉換器210及解碼器220將於下方詳述。
開關電容網路230包含比較器232、電容C0a、電容C1a、電容C0b、電容C1b、開關S0a~S5a、開關S0b~S5b、電流源I1及電流源I2。參考電壓Vcm為輸入訊號
Figure 111110682-A0305-02-0008-28
及
Figure 111110682-A0305-02-0008-29
的共模電壓。電流源I1耦接於開關S5a與接地準位GND之間；電流源I2耦接於電源電壓VDD與開關S5b之間。在一些實施例中，電容C0a、C1a、C0b、C1b的電容值實質上相同。
電容C0a的其中一端透過開關S0a耦接第一輸入端並且透過開關S3a耦接第一輸出端，電容C0a的另一端耦接比較器232並且透過開關S2a耦接參考電壓Vcm。電容C1a的其中一端透過開關S1a耦接第一輸入端並且透過開關S4a耦接解碼器220，電容C1a的另一端耦接比較器232並且透過開關S2a耦接參考電壓Vcm。電容C0b的其中一端透過開關S0b耦接第二輸入端並且透過開關S3b耦接第二輸出端，電容C0b的另一端耦接比較器232並且透過開關S2b耦接參考電壓Vcm。電容C1b的其中一端透過開關S1b耦接第二輸入端並且透過開關S4b耦接解碼器220，電容C1b的另一端耦接比較器232並且透過開關S2b耦接參考電壓Vcm。
切換電容式電路200交替操作於取樣階段與運算階段。在取樣階段中，開關S0a、開關S1a、開關S2a、開關S0b、開關S1b及開關S2b導通，開關S3a、開關S4a、開關S3b及開關S4b不導通；在運算階段中，開關 S3a、開關S4a、開關S3b及開關S4b導通，開關S0a、開關S1a、開關S2a、開關S0b、開關S1b及開關S2b不導通。
圖3為根據本發明一實施例的時序圖。取樣階段對應到時脈Φ1為第一準位(例如高準位)，而運算階段對應到時脈Φ2為第一準位(例如時間點T1至時間點T4之間)。運算階段包含兩個子階段：階段P及階段E。開關S5a及開關S5b在階段P導通預設時間(T2-T1)以重置第一輸出端及第二輸出端(開關S5a及開關S5b在其他時間不導通)，接著電流源I1及電流源I2在階段E(時間點T2與時間點T3之間)開啟(即，提供電流)，以對負載電容CL進行充電或放電。電壓V+及電壓V-為比較器232的輸入電壓。比較器232比較電壓V+及電壓V-並且輸出控制訊號Dc1及控制訊號Dc2。當V+≧V-時，控制訊號Dc1為第一準位(例如高準位或邏輯1)而控制訊號Dc2為第二準位(例如低準位或邏輯0)；當V+<V-時，控制訊號Dc1為第二準位而控制訊號Dc2為第一準位。
電壓V+隨著輸出訊號
Figure 111110682-A0305-02-0009-30
變化，電壓V-隨著輸出訊號
Figure 111110682-A0305-02-0009-31
變化。時間點T3對應到比較器232的輸入端的電壓反轉(即，由V+≧V-變為V+<V-，或是相反)；即，電流源I1及電流源I2在時間點T3關閉(停止提供電流)。當電流源I1及電流源I2以MOSFET實作時，輸出訊號
Figure 111110682-A0305-02-0009-32
及輸出訊號
Figure 111110682-A0305-02-0009-33
為MOSFET的汲極電壓。
圖4為本發明類比數位轉換器210之一實施例的電路圖。類比數位轉換器210包含7個比較器(410、420、430、440、450、460、470)，每個比較器的其中一端接收訊號
Figure 111110682-A0305-02-0009-1
。該7個比較器分別將訊號Vi與7個預設電壓(-3Vr/4、-2Vr/4、-Vr/4、0、Vr/4、2Vr/4、3Vr/4，分別對應到Vs0至Vs6，一般而言Vr可以介於0.5VDD~VDD之間)比較，以輸出7個位元(b0、 b1、b2、b3、b4、b5、b6)。訊號Vi被該7個預設電壓劃分為8個區間(X0、X1、X2、X3、X4、X5、X6、X7)，圖5顯示訊號Vi的區間與比較器之輸出位元的關係。舉例來說，當-Vr/4<Vi<0時(對應到區間X3)，類比數位轉換器210所輸出的數位訊號b為(1110000)(對應到b0~b6)。
圖6顯示解碼器220的真值表，當訊號Vi位於區間X0、X1、X2、X3、X4、X5、X6、X7時，解碼器220分別輸出電壓-Vr、-Vr、-Vr、-Vr/2、0、0、Vr/2及Vr給電容C1a，以及分別輸出電壓Vr、Vr/2、0、0、-Vr/2、-Vr、-Vr及-Vr給電容C1b(即，圖2之參考電壓Vr0~Vr4分別對應到-Vr、-Vr/2、0、Vr/2及Vr)。在一些實施例中，解碼器220可以由邏輯電路實作。在運算階段中，當解碼器220的輸出電壓改變時，輸出訊號
Figure 111110682-A0305-02-0010-34
及
Figure 111110682-A0305-02-0010-35
也會跟著改變。
圖7顯示輸出訊號
Figure 111110682-A0305-02-0010-3
與訊號Vi的關係。如圖7所示，輸出訊號
Figure 111110682-A0305-02-0010-4
的範圍只落在0~Vr/2之間。雖然電流源I1及電流源I2仍會受到輸出訊號
Figure 111110682-A0305-02-0010-36
及輸出訊號
Figure 111110682-A0305-02-0010-37
影響，但是因為輸出訊號V out (=
Figure 111110682-A0305-02-0010-5
的變化不大(即，受控在目標範圍內)，所以電流源I1及電流源I2所受的影響小，換言之，切換電容式電路200的線性度佳。
圖8是本發明以比較器為核心的切換電容式電路之另一實施例的電路圖。切換電容式電路800包含類比數位轉換器810、解碼器820及開關電容網路830。
類比數位轉換器810的功能與類比數位轉換器210相似，但類比數位轉換器810包含更多比較器(對應到參考電壓Vs0至Vs14，圖未示)，將於下面詳述。
解碼器820的功能與解碼器220相似，但解碼器820可以提供更 多參考電壓(例如，7個(對應到圖10~12的實施例)或9個(對應到圖13~14的實施例))。
相較於開關電容網路230，開關電容網路830更包含電容C2a、電容C3a、電容C2b及電容C3b。開關組S1A、S1B、S4A及S4B各包含三個開關，同一開關組的三個開關同時導通或不導通。開關組S1A、S1B、S4A及S4B的開/關時序分別對應圖2之開關S1a、開關S1b、開關S4a及開關S4b的開/關時序。
電容C1a(電容C2a、電容C3a)的其中一端透過開關組S1A耦接第一輸入端並且透過開關組S4A耦接解碼器820，電容C1a(電容C2a、電容C3a)的另一端耦接比較器232並且透過開關S2a耦接參考電壓Vcm。電容C1b(電容C2b、電容C3b)的其中一端透過開關組S1B耦接第二輸入端並且透過開關組S4B耦接解碼器820，電容C1b(電容C2b、電容C3b)的另一端耦接比較器232並且透過開關S2b耦接參考電壓Vcm。
同理，藉由精心設計的類比數位轉換器810及解碼器820，切換電容式電路800的輸出訊號
Figure 111110682-A0305-02-0011-40
(即，第一輸出端的電壓)及輸出訊號
Figure 111110682-A0305-02-0011-39
(即，第二輸出端的電壓)被控制在目標範圍內。
圖9為本發明類比數位轉換器810之一實施例的電路圖。類比數位轉換器810包含15個比較器(910、915、920、925、930、935、940、945、950、955、960、965、970、975、980)。該15個比較器將訊號Vi與15個預設電壓(-14Vr/16、-12Vr/16、-10Vr/16、-8Vr/16、-6Vr/16、-4Vr/16、-2Vr/16、0、2Vr/16、4Vr/16、6Vr/16、8Vr/16、10Vr/16、12Vr/16、14Vr/16，分別對應到參考電壓Vs0至Vs14)比較，以輸出15個位元(b0、b1、b2、 b3、b4、b5、b6、b7、b8、b9、b10、b11、b12、b13、b14)。
圖10顯示輸出訊號
Figure 111110682-A0305-02-0012-6
與訊號Vi的關係，訊號Vi被該15個預設電壓劃分為16個區間(X0、X1、X2、X3、X4、X5、X6、X7、X8、X9、X10、X11、X12、X13、X14、X15)。類似於前一個實施例，輸出訊號
Figure 111110682-A0305-02-0012-8
的範圍只落在0~Vr/2之間。圖11顯示訊號Vi的區間與比較器之輸出位元的關係，圖12顯示解碼器820的真值表。
在不同的實施例中，輸出訊號
Figure 111110682-A0305-02-0012-7
的範圍被控制在其他的目標範圍，例如-Vr/2~0之間，如圖13所示。圖14顯示對應於圖13之解碼器820的真值表(前述的9個參考電壓可以是-11Vr/8、-Vr、-5Vr/8、-2Vr/8、0、2Vr/8、5Vr/8、Vr、11Vr/8)。
綜上所述，本發明藉由控制輸出訊號
Figure 111110682-A0305-02-0012-41
及
Figure 111110682-A0305-02-0012-42
的範圍來提高切換電容式電路的線性度。本發明不限於圖2及圖8的實施例，本技術領域具有通常知識者可以根據以上的揭露內容將本發明應用於包含更多電容之切換電容式電路。
請注意，前揭圖示中，元件之形狀、尺寸及比例僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
200:切換電容式電路 :輸入訊號（第一輸入端） :輸入訊號（第二輸入端） :輸出訊號（第一輸出端） :輸出訊號（第二輸出端） 210:類比數位轉換器 220:解碼器 b:數位訊號 230:開關電容網路 232:比較器 I1,I2:電流源 C0a,C1a,C0b,C1b,C2a,C3a,C2b,C3b:電容 CL:負載電容 S0a,S1a,S2a,S3a,S4a,S5a,S0b,S1b,S2b,S3b,S4b,S5b:開關 V+,V-:電壓 Vcm:參考電壓 Dc1,Dc2:控制訊號 VDD:電源電壓 GND:接地準位

Claims (10)

  1. 一種以比較器為核心的切換電容式電路，具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端，該以比較器為核心的切換電容式電路包含：一比較器；一類比數位轉換器，耦接該第一輸入端及該第二輸入端；一解碼器，耦接該類比數位轉換器；一第一開關；一第二開關；一第三開關；一第四開關；一第五開關；一第六開關；一第七開關；一第八開關；一第九開關；一第十開關；一第一電流源，耦接該比較器及該第一輸出端；一第二電流源，耦接該比較器及該第二輸出端； 一第一電容，具有一第一端及一第二端，該第一端透過該第一開關耦接該第一輸入端並且透過該第四開關耦接該第一輸出端，該第二端耦接該比較器並且透過該第三開關耦接一參考電壓；一第二電容，具有一第三端及一第四端，該第三端透過該第二開關耦接該第一輸入端並且透過該第五開關耦接該解碼器，該第四端耦接該比較器並且透過該第三開關耦接該參考電壓；一第三電容，具有一第五端及一第六端，該第五端透過該第六開關耦接該第二輸入端並且透過該第九開關耦接該第二輸出端，該第六端耦接該比較器並且透過該第八開關耦接該參考電壓；以及一第四電容，具有一第七端及一第八端，該第七端透過該第七開關耦接該第二輸入端並且透過該第十開關耦接該解碼器，該第八端耦接該比較器並且透過該第八開關耦接該參考電壓。
  2. 如請求項1之以比較器為核心的切換電容式電路，其中，該類比數位轉換器包含N個比較器，該類比數位轉換器輸出N位元之一數位訊號，N為正整數，該解碼器提供一目標參考電壓至該第二電容的該第三端或該第四電容的該第七端；其中，該第一輸出端的電壓及該第二輸出端的電壓不超過一目標範圍。
  3. 如請求項2之以比較器為核心的切換電容式電路，其中，N等於7，且該類比數位轉換器包含7個比較器。
  4. 如請求項3之以比較器為核心的切換電容式電路，其中，該解碼器接收一第一參考電壓、一第二參考電壓、一第三參考電壓、一第四參考電 壓及一第五參考電壓，該目標參考電壓係為該第一參考電壓、該第二參考電壓、該第三參考電壓、該第四參考電壓及該第五參考電壓的其中一者，且該第一參考電壓、該第二參考電壓、該第三參考電壓、該第四參考電壓及該第五參考電壓的其中之一實質上為0伏。
  5. 如請求項2之以比較器為核心的切換電容式電路，其中，N等於15，且該類比數位轉換器包含15個比較器。
  6. 如請求項5之以比較器為核心的切換電容式電路，其中，該解碼器接收一第一參考電壓、一第二參考電壓、一第三參考電壓、一第四參考電壓、一第五參考電壓、一第六參考電壓及一第七參考電壓，該目標參考電壓係為該第一參考電壓、該第二參考電壓、該第三參考電壓、該第四參考電壓、該第五參考電壓、該第六參考電壓及該第七參考電壓的其中一者，且該第一參考電壓、該第二參考電壓、該第三參考電壓、該第四參考電壓、該第五參考電壓、該第六參考電壓及該第七參考電壓的其中之一實質上為0伏。
  7. 如請求項2之以比較器為核心的切換電容式電路，其中，該目標範圍的上限或下限實質上為0伏。
  8. 如請求項1之以比較器為核心的切換電容式電路，其中，該切換電容式電路操作於一第一階段或一第二階段；在該第一階段中，該第一開關、該第二開關、該第三開關、該第六開關、該第七開關及該第八開關導通且該第四開關、該第五開關、該第九開關及該第十開關不導通；在該第二階段中，該第一開關、該第二開關、該第三開關、該第六開關、該第七開關及 該第八開關不導通且該第四開關、該第五開關、該第九開關及該第十開關導通。
  9. 如請求項8之以比較器為核心的切換電容式電路，更包含：一第十一開關，耦接於該第一輸出端與一電源電壓之間；以及一第十二開關，耦接於該第二輸出端與一接地準位之間。
  10. 如請求項9之以比較器為核心的切換電容式電路，其中，該第二階段包含一子階段，該第十一開關及該第十二開關在該子階段導通。
TW111110682A 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路 TWI819537B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111110682A TWI819537B (zh) 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路
US18/119,311 US20230308110A1 (en) 2022-03-22 2023-03-09 Comparator-based switched-capacitor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111110682A TWI819537B (zh) 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路

Publications (2)

Publication Number Publication Date
TW202339439A TW202339439A (zh) 2023-10-01
TWI819537B true TWI819537B (zh) 2023-10-21

Family

ID=88096602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110682A TWI819537B (zh) 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路

Country Status (2)

Country Link
US (1) US20230308110A1 (zh)
TW (1) TWI819537B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898449B2 (en) * 2008-09-19 2011-03-01 Semiconductor Technology Academic Research Center Differential operational amplifier circuit correcting settling error for use in pipelined A/D converter
US8686888B2 (en) * 2012-07-06 2014-04-01 Broadcom Corporation Complementary switched capacitor amplifier for pipelined ADCs and other applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898449B2 (en) * 2008-09-19 2011-03-01 Semiconductor Technology Academic Research Center Differential operational amplifier circuit correcting settling error for use in pipelined A/D converter
US8686888B2 (en) * 2012-07-06 2014-04-01 Broadcom Corporation Complementary switched capacitor amplifier for pipelined ADCs and other applications

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
網路文獻 A.M. Abo、P.R. Gray "A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter" EEE Journal of Solid-State Circuits ( Volume: 34, Issue: 5, May 1999) 1999年5月30日公開文件 https://doi.org/10.1109/4.760369; *
網路文獻 Mohammad Taherzadeh-Sani; Anas A. Hamoui "Area and Power Optimization of High-Order Gain Calibration in Digitally-Enhanced Pipelined ADCs" IEEE Transactions on Very Large Scale Integration (VLSI) Systems ( Volume: 18, Issue: 4, April 2010) 2009年10月30日公開文件 https://doi.org/10.1109/TVLSI.2009.2014773 *

Also Published As

Publication number Publication date
US20230308110A1 (en) 2023-09-28
TW202339439A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US9432046B1 (en) Successive approximation analog-to-digital converter
US20150381192A1 (en) Semiconductor device
TW201810954A (zh) 數位類比轉換器之校正電路及校正方法
US9312877B2 (en) Systems and methods for capacitive digital to analog converters
TWI653837B (zh) 管線化類比數位轉換器之乘法數位類比轉換器
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
TWI819537B (zh) 以比較器為核心的切換電容式電路
TWI656744B (zh) 積體電路電容布局
TWI660592B (zh) 類比數位轉換器
WO2015115264A1 (ja) Ｃｖ変換回路
US8736309B2 (en) Non-overlapping clock generator circuit and method
TWI749879B (zh) 導管式類比數位轉換器之控制電路
TWI831158B (zh) 以比較器為核心的切換電容式電路及其電流源
TWI726822B (zh) 訊號轉換裝置
CN116865727A (zh) 以比较器为核心的切换电容式电路
TWI707547B (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
TWI799200B (zh) 以比較器為核心的切換電容式電路
TWI607629B (zh) 管線化類比數位轉換器及其操作方法
CN104734717A (zh) 一种用于模数转换器的高精度三电平开关方法及电路
CN116860051A (zh) 以比较器为核心的切换电容式电路及其电流源
CN113556127A (zh) 数字斜率式模拟数字转换器装置与信号转换方法
CN110768669A (zh) 模拟数字转换器
JP5652319B2 (ja) Ａｄ変換器およびａｄ変換方法