TWI831158B - 以比較器為核心的切換電容式電路及其電流源 - Google Patents

以比較器為核心的切換電容式電路及其電流源 Download PDF

Info

Publication number
TWI831158B
TWI831158B TW111110683A TW111110683A TWI831158B TW I831158 B TWI831158 B TW I831158B TW 111110683 A TW111110683 A TW 111110683A TW 111110683 A TW111110683 A TW 111110683A TW I831158 B TWI831158 B TW I831158B
Authority
TW
Taiwan
Prior art keywords
coupled
switch
terminal
source
comparator
Prior art date
Application number
TW111110683A
Other languages
English (en)
Other versions
TW202338549A (zh
Inventor
黃詩雄
洪瑋謙
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111110683A priority Critical patent/TWI831158B/zh
Priority to US18/086,720 priority patent/US20230308015A1/en
Publication of TW202338549A publication Critical patent/TW202338549A/zh
Application granted granted Critical
Publication of TWI831158B publication Critical patent/TWI831158B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本發明揭露一種以比較器為核心的切換電容式電路及其電流源。以比較器為核心的切換電容式電路具有第一輸出端及第二輸出端，且包含開關電容網路、第一電流源及第二電流源。第一電流源及第二電流源各包含：第一電晶體、第二電晶體、電容及緩衝電路。第一電晶體具有第一源極、第一汲極及第一閘極，第一汲極耦接第一輸出端，第一源極耦接參考電壓，第一閘極耦接開關電容網路。第二電晶體具有第二源極、第二汲極及第二閘極，第二源極耦接第一輸出端。電容耦接於第二閘極與第二源極之間。緩衝電路耦接於第二源極與第二汲極之間。

Description

以比較器為核心的切換電容式電路及其電流源
本發明是關於切換電容式電路，尤其是關於以比較器為核心的切換電容式電路及其電流源。
圖1顯示習知以比較器為核心（comparator-based）的切換電容式電路（switched-capacitor circuit, SC circuit）（亦可稱為基於零交越的電路（zero-crossing-based circuit, ZCBC））。切換電容式電路100包含比較器110、電流源120、電容C1、電容C2、負載電容CL及開關SW。切換電容式電路100可以衍生出多種電路，例如管線化類比數位轉換器（pipelined ADC，亦作pipeline ADC）的乘法數位類比轉換器（multiplying DAC）。
比較器110比較正輸入端的電壓Vx與負輸入端的參考電壓Vcm來產生控制訊號Dc0，控制訊號Dc0控制電流源120的輸出電流，進而控制輸出電壓Vo（即，負載電容CL的端電壓）的大小。當開關SW導通時，輸出電壓Vo會被重置到電源電壓VDD。
電流源120通常是由金氧半場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）實作，而輸出電壓Vo即該電晶體之汲極（drain）電壓。然而，因為電流源120的汲極-源極（source）電流（Ids，即電流源120的輸出電流）與汲極-源極電壓（Vds）相依，所以電流源120的輸出電流會受到輸出電壓Vo影響，導致切換電容式電路100的線性度降低。
鑑於先前技術之不足，本發明之一目的在於提供一種以比較器為核心的切換電容式電路及其電流源，以改善先前技術的不足。
本發明之一實施例提供一種以比較器為核心的切換電容式電路，具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端。該以比較器為核心的切換電容式電路包含：一比較器、一第一開關、一第二開關、一第三開關、一第四開關、一第五開關、一第六開關、一第七開關、一第八開關、一第九開關、一第十開關、一第一電容、一第二電容、一第三電容、一第四電容、一第一電晶體、一第二電晶體、一第五電容、一第一緩衝電路、一第三電晶體、一第四電晶體、一第六電容以及一第二緩衝電路。第一電容具有一第一端及一第二端，該第一端透過該第一開關耦接該第一輸入端並且透過該第四開關耦接該第一輸出端，該第二端耦接該比較器並且透過該第三開關耦接一第一參考電壓。第二電容具有一第三端及一第四端，該第三端透過該第二開關耦接該第一輸入端並且透過該第五開關耦接該第一參考電壓，該第四端耦接該比較器並且透過該第三開關耦接該第一參考電壓。第三電容具有一第五端及一第六端，該第五端透過該第六開關耦接該第二輸入端並且透過該第九開關耦接該第二輸出端，該第六端耦接該比較器並且透過該第八開關耦接該第一參考電壓。第四電容具有一第七端及一第八端，該第七端透過該第七開關耦接該第二輸入端並且透過該第十開關耦接該第一參考電壓，該第八端耦接該比較器並且透過該第八開關耦接該第一參考電壓。第一電晶體具有一第一源極、一第一汲極及一第一閘極，該第一汲極耦接該第一輸出端，該第一源極耦接一第二參考電壓，該第一閘極耦接該比較器。第二電晶體具有一第二源極、一第二汲極及一第二閘極，該第二源極耦接該第一輸出端。第五電容耦接於該第二閘極與該第二源極之間。第一緩衝電路耦接於該第一輸出端與該第二汲極之間。第三電晶體具有一第三源極、一第三汲極及一第三閘極，該第三汲極耦接該第二輸出端，該第三源極耦接一第三參考電壓，該第三閘極耦接該比較器。第四電晶體具有一第四源極、一第四汲極及一第四閘極，該第四源極耦接該第二輸出端。第六電容耦接於該第四閘極與該第四源極之間。第二緩衝電路耦接於該第二輸出端與該第四汲極之間。
本發明之另一實施例提供一種電流源，具有一第一輸入端及一第一輸出端。該電流源包含：一第一電晶體、一第二電晶體、一電容以及一緩衝電路。第一電晶體具有一第一閘極、一第一源極及一第一汲極，該第一閘極耦接該第一輸入端，該第一源極耦接一參考電壓，且該第一汲極耦接該第一輸出端。第二電晶體具有一第二閘極、一第二源極及一第二汲極，該第二源極耦接該第一輸出端。電容耦接於該第二閘極與該第二源極之間。緩衝電路具有一第二輸入端及一第二輸出端，該第二輸入端耦接該第二源極，且該第二輸出端耦接該第二汲極。
本發明之另一實施例提供一種以比較器為核心的切換電容式電路，具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端。該以比較器為核心的切換電容式電路包含：一比較器、一第一開關、一第二開關、一第三開關、一第四開關、一第五開關、一第六開關、一第七開關、一第八開關、一第九開關、一第十開關、一第一電流源、一第二電流源、一第一電容、一第二電容、一第三電容以及一第四電容。第一電流源耦接該比較器及該第一輸出端。第二電流源耦接該比較器及該第二輸出端。第一電容具有一第一端及一第二端，該第一端透過該第一開關耦接該第一輸入端並且透過該第四開關耦接該第一輸出端，該第二端耦接該比較器並且透過該第三開關耦接一第一參考電壓。第二電容具有一第三端及一第四端，該第三端透過該第二開關耦接該第一輸入端並且透過該第五開關耦接該第一參考電壓，該第四端耦接該比較器並且透過該第三開關耦接該第一參考電壓。第三電容具有一第五端及一第六端，該第五端透過該第六開關耦接該第二輸入端並且透過該第九開關耦接該第二輸出端，該第六端耦接該比較器並且透過該第八開關耦接該第一參考電壓。第四電容具有一第七端及一第八端，該第七端透過該第七開關耦接該第二輸入端並且透過該第十開關耦接該第一參考電壓，該第八端耦接該比較器並且透過該第八開關耦接該第一參考電壓。該第一電流源包含：一第一電晶體、一第二電晶體、第五電容及緩衝電路。該第一電晶體具有一第一源極、一第一汲極及一第一閘極，該第一汲極耦接該第一輸出端，該第一源極耦接一第二參考電壓，該第一閘極耦接該比較器。該第二電晶體具有一第二源極、一第二汲極及一第二閘極，該第二源極耦接該第一輸出端。第五電容耦接於該第二閘極與該第二源極之間。緩衝電路具有一第三輸入端及一第三輸出端，該第三輸入端耦接該第二源極，且該第三輸出端耦接該第二汲極。
本發明之實施例所體現的技術手段可以改善先前技術之缺點的至少其中之一，因此本發明相較於先前技術有較佳的線性度。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含以比較器為核心的切換電容式電路及其電流源。由於本發明之以比較器為核心的切換電容式電路及其電流源所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
圖2是本發明以比較器為核心的切換電容式電路之一實施例的電路圖。切換電容式電路200包含開關電容網路210、電流源220及電流源230。切換電容式電路200具有第一輸入端（即，接收輸入訊號 的一端）、第二輸入端（即，接收輸入訊號 的一端）、第一輸出端（即，輸出輸出訊號 的一端）及第二輸出端（即，輸出輸出訊號 的一端）。電流源220耦接於第一輸出端與接地準位GND之間；電流源230耦接於電源電壓VDD與第二輸出端之間。負載電容CL1耦接於第一輸出端與接地準位GND之間；負載電容CL2耦接於第二輸出端與接地準位GND之間。切換電容式電路200在取樣階段對差動輸入訊號 （包含輸入訊號 及 ）進行取樣，並且在保持階段輸出差動輸出訊號 （包含輸出訊號 及 ）。
開關電容網路210包含比較器212、電容C0a、電容C1a、電容C0b、電容C1b、開關S0a~S5a及開關S0b~S5b。參考電壓Vcm為輸入訊號 及 的共模電壓。在一些實施例中，電容C0a、C1a、C0b、C1b的電容值實質上相同。
電容C0a的其中一端透過開關S0a耦接第一輸入端並且透過開關S3a耦接第一輸出端，電容C0a的另一端耦接比較器212並且透過開關S2a耦接參考電壓Vcm。電容C1a的其中一端透過開關S1a耦接第一輸入端並且透過開關S4a耦接參考電壓Vcm，電容C1a的另一端耦接比較器212並且透過開關S2a耦接參考電壓Vcm。電容C0b的其中一端透過開關S0b耦接第二輸入端並且透過開關S3b耦接第二輸出端，電容C0b的另一端耦接比較器212並且透過開關S2b耦接參考電壓Vcm。電容C1b的其中一端透過開關S1b耦接第二輸入端並且透過開關S4b耦接參考電壓Vcm，電容C1b的另一端耦接比較器212並且透過開關S2b耦接參考電壓Vcm。
切換電容式電路200交替操作於取樣階段與保持階段。在取樣階段中，開關S0a、開關S1a、開關S2a、開關S0b、開關S1b及開關S2b導通，開關S3a、開關S4a、開關S3b及開關S4b不導通；在保持階段中，開關S3a、開關S4a、開關S3b及開關S4b導通，開關S0a、開關S1a、開關S2a、開關S0b、開關S1b及開關S2b不導通。
圖3為根據本發明一實施例的時序圖。取樣階段對應到時脈Φ1為第一準位（例如高準位），而保持階段對應到時脈Φ2為第一準位（例如時間點T1至時間點T4之間）。保持階段包含兩個子階段：階段P及階段E。請一併參照圖2，開關S5a及開關S5b在階段P導通預設時間（T2-T1）以重置第一輸出端及第二輸出端（開關S5a及開關S5b在其他時間不導通），接著電流源220及電流源230在階段E（時間點T2與時間點T3之間）開啟（即，提供電流），以對負載電容CL1放電並且對負載電容CL2充電。電壓V+及電壓V-為比較器212的輸入電壓。比較器212比較電壓V+及電壓V-並且輸出控制訊號Dc1及控制訊號Dc2。當V+≧V-時，控制訊號Dc1為第一準位（例如高準位或邏輯1）而控制訊號Dc2為第二準位（例如低準位或邏輯0）；當V+＜V-時，控制訊號Dc1為第二準位而控制訊號Dc2為第一準位。
電壓V+隨著輸出訊號 變化，電壓V-隨著輸出訊號 變化。時間點T3對應到比較器212的輸入端的電壓反轉（即，由V+≧V-變為V+＜V-，或是相反）；即，電流源220及電流源230在時間點T3關閉（停止提供電流）。
電流源220的輸入端（即，N型金氧半場效電晶體（N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下簡稱NMOS電晶體）222的閘極（gate））耦接或電連接比較器212，電流源220的輸出端（即，NMOS電晶體222的汲極與P型金氧半場效電晶體（P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下簡稱PMOS電晶體）226的源極）耦接或電連接第一輸出端。電流源230的輸入端（即，PMOS電晶體232的閘極）耦接或電連接比較器212，電流源230的輸出端（即，PMOS電晶體232的汲極與NMOS電晶體236的源極）耦接或電連接第二輸出端。
電流源220包含NMOS電晶體222、緩衝電路224、PMOS電晶體226以及電容C2a。NMOS電晶體222的閘極耦接或電連接比較器212，NMOS電晶體222的源極耦接或電連接接地準位GND，NMOS電晶體222的汲極耦接或電連接第一輸出端。PMOS電晶體226的閘極耦接或電連接電容C2a的其中一端，PMOS電晶體226的源極耦接或電連接電容C2a的另一端。電容C2a用來偏壓PMOS電晶體226。緩衝電路224的輸入端耦接或電連接第一輸出端，緩衝電路224的輸出端耦接或電連接PMOS電晶體226的汲極。緩衝電路224是一個能夠把輸入到輸出1:1增益轉換或者1:N增益轉換的電路。緩衝電路224為本技術領域具有通常知識者所熟知，故不再贅述。
因為緩衝電路224連接於PMOS電晶體226的源極與汲極之間，所以輸出訊號 的降幅會被放大並反應在PMOS電晶體226之源極-汲極電壓（Vsd）上，導致流經PMOS電晶體226的電流Ia2變大。如此一來，雖然流經NMOS電晶體222的電流Ia1會因為輸出訊號 下降而變小（因為NMOS電晶體222的汲極-源極電壓（Vds）變小），但變大的電流Ia2可以補償（offset）電流Ia1的下降，使得電流源220的總電流（Ia1+Ia2）接近定值（即，較不受輸出訊號 影響，換言之，線性度較高）。緩衝電路224的增益N可以根據NMOS電晶體222及PMOS電晶體226的特性（例如長寬比及/或偏壓條件）來設計，使電流源220的總電流（Ia1+Ia2）接近定值。在一些實施例中，增益N可以實質上等於2。
電流源230包含PMOS電晶體232、緩衝電路234、NMOS電晶體236以及電容C2b。本技術領域具有通常知識者可以根據以上的討論知悉電流源230的操作原理，故不再贅述。
因為電流源220（或電流源230）的輸出電流不受輸出訊號 （或輸出訊號 ）的影響，所以電流源220及電流源230亦可稱為定輸出電流源。
在一些實施例中，切換電容式電路200只需包含一個定輸出電流源（即，切換電容式電路200只包含電流源220及電流源230的其中一者，而電流源220及電流源230的另一者以傳統的電流源實作）即可達到提升線性度的效果。
請注意，前揭圖示中，元件之形狀、尺寸及比例僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100,200:切換電容式電路 110,212:比較器 120,220,230:電流源 C1,C2,C0a,C1a,C0b,C1b,C2a,C2b:電容 CL,CL1,CL2:負載電容 SW,S0a,S1a,S2a,S3a,S4a,S5a,S0b,S1b,S2b,S3b,S4b,S5b:開關 Vx,V+,V-:電壓 Vcm:參考電壓 Dc0,Dc1,Dc2:控制訊號 Vo:輸出電壓 VDD:電源電壓 :輸入訊號（第一輸入端） :輸入訊號（第二輸入端） :輸出訊號（第一輸出端） :輸出訊號（第二輸出端） 210:開關電容網路 GND:接地準位 Φ1,Φ2:時脈 P,E:階段 T1,T2,T3,T4:時間點 232,226:PMOS電晶體 236,222:NMOS電晶體 224,234:緩衝電路 Ia1,Ia2,Ib1,Ib2:電流
圖1顯示習知以比較器為核心的切換電容式電路； 圖2是本發明以比較器為核心的切換電容式電路之一實施例的電路圖；以及 圖3為根據本發明一實施例的時序圖。
200:切換電容式電路
212:比較器
C0a,C1a,C0b,C1b,C2a,C2b:電容
CL1,CL2:負載電容
S0a,S1a,S2a,S3a,S4a,S5a,S0b,S1b,S2b,S3b,S4b,S5b:開關
V+,V-:電壓
Vcm:參考電壓
Dc1,Dc2:控制訊號
VDD:電源電壓
Figure 111110683-A0101-11-0002-4
:輸入訊號(第一輸入端)
Figure 111110683-A0101-11-0002-5
:輸入訊號(第二輸入端)
Figure 111110683-A0101-11-0002-6
:輸出訊號(第一輸出端)
Figure 111110683-A0101-11-0002-7
:輸出訊號(第二輸出端)
210:開關電容網路
GND:接地準位
220,230:電流源
232,226:PMOS電晶體
236,222:NMOS電晶體
224,234:緩衝電路
Ia1,Ia2,Ib1,Ib2:電流

Claims (10)

  1. 一種以比較器為核心的切換電容式電路，具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端，該以比較器為核心的切換電容式電路包含：一比較器；一第一開關；一第二開關；一第三開關；一第四開關；一第五開關；一第六開關；一第七開關；一第八開關；一第九開關；一第十開關；一第一電容，具有一第一端及一第二端，該第一端透過該第一開關耦接該第一輸入端並且透過該第四開關耦接該第一輸出端，該第二端耦接該比較器並且透過該第三開關耦接一第一參考電壓；一第二電容，具有一第三端及一第四端，該第三端透過該第二開關耦接該第一輸入端並且透過該第五開關耦接該第一參考電壓，該第四端耦接該比較器並且透過該第三開關耦接該第一參考電壓； 一第三電容，具有一第五端及一第六端，該第五端透過該第六開關耦接該第二輸入端並且透過該第九開關耦接該第二輸出端，該第六端耦接該比較器並且透過該第八開關耦接該第一參考電壓；一第四電容，具有一第七端及一第八端，該第七端透過該第七開關耦接該第二輸入端並且透過該第十開關耦接該第一參考電壓，該第八端耦接該比較器並且透過該第八開關耦接該第一參考電壓；一第一電流源，包含：一第一電晶體，具有一第一源極、一第一汲極及一第一閘極，該第一汲極耦接該第一輸出端，該第一源極耦接一第二參考電壓，該第一閘極耦接該比較器；一第二電晶體，具有一第二源極、一第二汲極及一第二閘極，該第二源極耦接該第一輸出端；一第五電容，耦接於該第二閘極與該第二源極之間；以及一第一緩衝電路，耦接於該第一輸出端與該第二汲極之間；以及一第二電流源，包含：一第三電晶體，具有一第三源極、一第三汲極及一第三閘極，該第三汲極耦接該第二輸出端，該第三源極耦接一第三參考電壓，該第三閘極耦接該比較器；一第四電晶體，具有一第四源極、一第四汲極及一第四閘極，該第四源極耦接該第二輸出端；一第六電容，耦接於該第四閘極與該第四源極之間；以及一第二緩衝電路，耦接於該第二輸出端與該第四汲極之間。
  2. 如請求項1之以比較器為核心的切換電容式電路，其中，該第一緩衝電路用來將該第一輸出端之訊號放大N倍，該第二緩衝電路用來將該第二輸出端之訊號放大N倍，N大於1。
  3. 如請求項2之以比較器為核心的切換電容式電路，其中，N實質上等於2。
  4. 一種電流源，具有一第一輸入端及一第一輸出端，該電流源包含：一第一電晶體，具有一第一閘極、一第一源極及一第一汲極，其中，該第一閘極耦接該第一輸入端，該第一源極耦接一參考電壓，且該第一汲極耦接該第一輸出端；一第二電晶體，具有一第二閘極、一第二源極及一第二汲極，其中，該第二源極耦接該第一輸出端；一電容，耦接於該第二閘極與該第二源極之間；以及一緩衝電路，具有一第二輸入端及一第二輸出端，其中，該第二輸入端耦接該第二源極，且該第二輸出端耦接該第二汲極。
  5. 如請求項4之電流源，其中，該第二輸入端更耦接該第一輸出端，並且該緩衝電路用來將該第一輸出端之訊號放大N倍，N大於1。
  6. 如請求項5之電流源，其中，N實質上等於2。
  7. 一種以比較器為核心的切換電容式電路，具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端，該以比較器為核心的切換電容式電路包含：一比較器；一第一開關；一第二開關；一第三開關；一第四開關；一第五開關；一第六開關；一第七開關；一第八開關；一第九開關；一第十開關；一第一電流源，耦接該比較器及該第一輸出端；一第二電流源，耦接該比較器及該第二輸出端；一第一電容，具有一第一端及一第二端，該第一端透過該第一開關耦接該第一輸入端並且透過該第四開關耦接該第一輸出端，該第二端耦接該比較器並且透過該第三開關耦接一第一參考電壓；一第二電容，具有一第三端及一第四端，該第三端透過該第二開關耦接該第一輸入端並且透過該第五開關耦接該第一參考電壓，該第四端耦接該比較器並且透過該第三開關耦接該第一參考電壓； 一第三電容，具有一第五端及一第六端，該第五端透過該第六開關耦接該第二輸入端並且透過該第九開關耦接該第二輸出端，該第六端耦接該比較器並且透過該第八開關耦接該第一參考電壓；以及一第四電容，具有一第七端及一第八端，該第七端透過該第七開關耦接該第二輸入端並且透過該第十開關耦接該第一參考電壓，該第八端耦接該比較器並且透過該第八開關耦接該第一參考電壓；其中，該第一電流源包含：一第一電晶體，具有一第一源極、一第一汲極及一第一閘極，該第一汲極耦接該第一輸出端，該第一源極耦接一第二參考電壓，該第一閘極耦接該比較器；一第二電晶體，具有一第二源極、一第二汲極及一第二閘極，該第二源極耦接該第一輸出端；一第五電容，耦接於該第二閘極與該第二源極之間；以及一緩衝電路，具有一第三輸入端及一第三輸出端，該第三輸入端耦接該第二源極，且該第三輸出端耦接該第二汲極。
  8. 如請求項7之以比較器為核心的切換電容式電路，其中，該第三輸入端更耦接該第一輸出端，並且該緩衝電路用來將該第一輸出端之訊號放大N倍，N大於1。
  9. 如請求項8之以比較器為核心的切換電容式電路，其中，N實質上等於2。
  10. 如請求項8之以比較器為核心的切換電容式電路，其中，該緩衝電路係一第一緩衝電路，該第二電流源包含：一第三電晶體，具有一第三源極、一第三汲極及一第三閘極，該第三汲極耦接該第二輸出端，該第三源極耦接一第三參考電壓，該第三閘極耦接該比較器；一第四電晶體，具有一第四源極、一第四汲極及一第四閘極，該第四源極耦接該第二輸出端；一第六電容，耦接於該第四閘極與該第四源極之間；以及一第二緩衝電路，具有一第四輸入端及一第四輸出端，該第四輸入端耦接該第四源極，且該第四輸出端耦接該第四汲極。
TW111110683A 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路及其電流源 TWI831158B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111110683A TWI831158B (zh) 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路及其電流源
US18/086,720 US20230308015A1 (en) 2022-03-22 2022-12-22 Comparator-based switched-capacitor circuit and current source thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111110683A TWI831158B (zh) 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路及其電流源

Publications (2)

Publication Number Publication Date
TW202338549A TW202338549A (zh) 2023-10-01
TWI831158B true TWI831158B (zh) 2024-02-01

Family

ID=88096545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110683A TWI831158B (zh) 2022-03-22 2022-03-22 以比較器為核心的切換電容式電路及其電流源

Country Status (2)

Country Link
US (1) US20230308015A1 (zh)
TW (1) TWI831158B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1026452C (zh) * 1991-04-19 1994-11-02 国际商业机器公司 感应电流开关系统与开关方法
TWI287698B (en) * 2006-03-08 2007-10-01 Novatek Microelectronics Corp Apparatus for error compensation of self calibrating current source
CN101114177A (zh) * 2006-07-27 2008-01-30 硕颉科技股份有限公司 压控电流源及使用该压控电流源的扫频器
US20090261893A1 (en) * 2008-04-17 2009-10-22 Noriyasu Kumazaki Semiconductor device including cell transistor and cell capacitor
TW201351086A (zh) * 2012-06-14 2013-12-16 Upi Semiconductor Corp 直流對直流控制器與其操作方法
TW201544926A (zh) * 2014-05-30 2015-12-01 Mediatek Inc 開關電流源電路及其控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514104B (zh) * 2014-07-11 2015-12-21 Novatek Microelectronics Corp 用於穩壓器之電流源及其穩壓器
CN113261190A (zh) * 2019-09-11 2021-08-13 华为技术有限公司 开关电容器功率转换系统和控制方法
US11646750B2 (en) * 2021-09-30 2023-05-09 Texas Instruments Incorporated Successive approximation analog-to-digital converter
US20230208427A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Successive approximation register analog-to-digital converter
TWI819537B (zh) * 2022-03-22 2023-10-21 瑞昱半導體股份有限公司 以比較器為核心的切換電容式電路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1026452C (zh) * 1991-04-19 1994-11-02 国际商业机器公司 感应电流开关系统与开关方法
TWI287698B (en) * 2006-03-08 2007-10-01 Novatek Microelectronics Corp Apparatus for error compensation of self calibrating current source
CN101114177A (zh) * 2006-07-27 2008-01-30 硕颉科技股份有限公司 压控电流源及使用该压控电流源的扫频器
US20090261893A1 (en) * 2008-04-17 2009-10-22 Noriyasu Kumazaki Semiconductor device including cell transistor and cell capacitor
TW201351086A (zh) * 2012-06-14 2013-12-16 Upi Semiconductor Corp 直流對直流控制器與其操作方法
TW201544926A (zh) * 2014-05-30 2015-12-01 Mediatek Inc 開關電流源電路及其控制方法

Also Published As

Publication number Publication date
TW202338549A (zh) 2023-10-01
US20230308015A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US20200091880A1 (en) Chopper stabilized amplifier with parallel notch filters
US7345530B1 (en) Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing
TWI515441B (zh) 雙極性獨立高電壓取樣網路及其取樣方法
KR102549745B1 (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
CN103762986A (zh) 采样保持开关电路
JPH08130422A (ja) 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路
TWI514755B (zh) 低切換誤差、小電容器、自動歸零偏差緩衝放大器
CN111245413B (zh) 一种高速高线性度的栅压自举开关电路
US20120049951A1 (en) High speed switched capacitor reference buffer
JPWO2012035882A1 (ja) コンパレータ及びそれを備えるａｄ変換器
CN101783580B (zh) 采样保持电路中抑制衬底偏置效应的高频开关电路
US7847625B2 (en) Switched capacitor circuit with reduced leakage current
US20190286178A1 (en) Wide common mode high resolution comparator
US8362831B2 (en) Reference voltage buffer and method thereof
US20050219102A1 (en) Analog switch circuit and sample-and-hold circuit including the same
TW201710688A (zh) 電壓監測器
JP5765274B2 (ja) アナログスイッチ
CN108712800B (zh) N位数字校准误差放大电路、led驱动电路及其误差放大失调电压补偿方法
TWI819537B (zh) 以比較器為核心的切換電容式電路
TWI831158B (zh) 以比較器為核心的切換電容式電路及其電流源
US8471630B2 (en) Fast settling reference voltage buffer and method thereof
JP2005268895A (ja) スイッチ回路
TWI660592B (zh) 類比數位轉換器
TWI799200B (zh) 以比較器為核心的切換電容式電路
CN107800435B (zh) 一种电容阵列寄生效应的补偿电路和抵消方法