CN111034052B - 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 - Google Patents

用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 Download PDF

Info

Publication number
CN111034052B
CN111034052B CN201880054006.3A CN201880054006A CN111034052B CN 111034052 B CN111034052 B CN 111034052B CN 201880054006 A CN201880054006 A CN 201880054006A CN 111034052 B CN111034052 B CN 111034052B
Authority
CN
China
Prior art keywords
capacitors
voltage
binary
capacitor
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880054006.3A
Other languages
English (en)
Other versions
CN111034052A (zh
Inventor
A·温耶
I·洛肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN111034052A publication Critical patent/CN111034052A/zh
Application granted granted Critical
Publication of CN111034052B publication Critical patent/CN111034052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

具有宽输入共模范围的差分逐次逼近寄存器(SAR)模数转换器(ADC)向其转换过程添加一个步骤。完全轨到轨共模电压操作不需要附加电路。在第一步，顶板节点vcp和vcn可被重置为固定电压vcm。然后，在下一步，可执行采样，同时保持vcp和vcn空载但是短接。由此形成单个节点vx，该节点vx提供简单的电容式分压。此后，执行标准顺序的SAR逐位模数转换。在整个采样阶段，节点vx处的电压将跟随vcmin，其中变化速率的限制仅受短路开关和采样电容器的RC时间常数限制。这将具有比任何基于OTA的有源跟踪电路高得多的带宽。

Description

用于在不具有附加有源电路的SAR ADC中启用宽输入共模范 围的方法和装置
相关专利申请
本申请要求由Anders Vinje和Ivar 于2017年10月24日提交的标题为“用于在没有附加有源电路的SAR ADC中启用宽输入共模范围的方法(Method forEnabling Wide Input Common-Mode Range in SAR ADCs with No Additional ActiveCircuitry)”的共有美国临时专利申请序列号62/576,350的优先权；并且据此以引用方式并入本文以用于所有目的。
技术领域
本公开涉及模数转换器(ADC)，并且更具体地，涉及在不具有附加有源电路的逐次逼近寄存器(SAR)ADC中启用宽输入共模范围。
背景技术
逐次逼近寄存器(SAR)模数转换器(ADC)是一种模数转换器，该模数转换器通过执行二进制搜索以收敛至模拟波形的每个样本的最接近量化级别然后提供其数字表示来将连续模拟波形转换为离散的数字表示。
SAR ADC是最受欢迎的ADC架构之一，并且可用在例如微控制器中。典型的差分SARADC(包括市场上的大多数)具有有限的输入共模范围，如果输入共模超过SAR DAC的可允许范围，这可能导致性能降低或故障。这使得差分SAR ADC不太适合无法控制输入共模电压的应用，如某些传感器应用、零交叉检测等。这可通过使用如图2中所示的附加有源电路来规避，以采样输入共模电压并且在转换期间减去它以使得消除其影响。然而，这在电流消耗和集成电路管芯区域方面是昂贵的，并且还限制了允许的输入共模变化速率。
发明内容
因此，需要的是一种差分SAR ADC(该差分SAR ADC具有更好的共模电压抑制和振幅处理能力)，同时需要最小或不需要附加电路。
根据一个实施方案，用于在逐次逼近寄存器(SAR)模数转换器(ADC)中提供宽输入共模范围的方法可包括以下步骤：将多个二进制加权电容器的顶板节点vcp和vcn重置为电压vcm；在底板节点vcp和vcn上分别采样差分电压Vinp和Vinn，同时将顶板节点vcp和vcn耦接在一起并且空载；以及对所采样的差分电压Vinp和Vinn执行顺序SAR模数转换。
根据方法的另一个实施方案，SAR ADC可为差分输入SAR ADC。根据方法的另一个实施方案，SAR ADC可在集成电路器件中制造。根据方法的另一个实施方案，集成电路器件可为微控制器。
根据又一个实施方案，用于在逐次逼近寄存器(SAR)模数转换器(ADC)中提供宽输入共模范围的方法可包括以下步骤：将多个二进制加权电容器的第一半的顶板耦接到电压比较器的第一输入，并且将多个二进制加权电容器的第二半的顶板耦接到电压比较器的第二输入；将第一虚拟电容器的顶板耦接到电压比较器的第一输入，并且将第二虚拟电容器的顶板耦接到电压比较器的第二输入；将先前第一参考电压耦接到多个二进制加权电容器的第一半的底板；将先前第二参考电压耦接到多个二进制加权电容器的第二半的底板；将第三参考电压耦接到多个二进制加权电容器的顶板，并且耦接到第一虚拟电容器和第二虚拟电容器的顶板和底板；将多个二进制加权电容器的底板与先前第一参考电压和先前第二参考电压解耦；将多个二进制加权电容器的第一半的底板和第一虚拟电容器的底板耦接到正输入电压Vinp；将多个二进制加权电容器的第二半的底板和第二虚拟电容器的底板耦接到负输入电压Vinn；将多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的顶板耦接在一起；将多个二进制加权电容器的第一半和第一虚拟电容器的顶板与多个二进制加权电容器的第二半和第二虚拟电容器的顶板解耦；将多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板耦接到第三参考电压；确定电压比较器的第一输入上的第一电压是否大于其第二输入上的第二电压；其中如果第一电压大于第二电压，则提供来自电压比较器的第一逻辑电平输出，并且如果第一电压小于第二电压，则提供来自电压比较器的第二逻辑电平输出；以及继续进行逐次逼近模数转换，直到转换完成。
根据方法的另一个实施方案，先前第一参考电压可来自第一数模转换器(DAC)，并且先前第二参考电压可来自第二DAC。根据方法的另一个实施方案，先前第一参考电压和先前第二参考电压可为Vref，并且第三参考电压可为Vref/2。根据方法的另一个实施方案，第一逻辑电平可为逻辑高或逻辑“1”，并且第二逻辑电平可为逻辑低或逻辑“0”。根据方法的另一个实施方案，SAR ADC可为差分输入SAR ADC。根据方法的另一个实施方案，SAR ADC可在集成电路器件中制造。根据方法的另一个实施方案，集成电路器件可为微控制器。
根据又一个实施方案，逐次逼近寄存器(SAR)模数转换器(ADC)可包括电路，该电路被配置为：将第三参考电压耦接到多个二进制加权电容器的顶板以及第一虚拟电容器和第二虚拟电容器的顶板和底板；将先前第一参考电压耦接到多个二进制加权电容器的第一半的底板；将先前第二参考电压耦接到多个二进制加权电容器的第二半的底板；将多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板与相应的第一参考电压、第二参考电压和第三参考电压解耦；将多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板耦接在一起；将正输入电压Vinp耦接到多个二进制加权电容器的第一半和第一虚拟电容器的底板；将负输入电压Vinn耦接到多个二进制加权电容器的第二半和第二虚拟电容器的底板；将多个二进制加权电容器的第一半和第一虚拟电容器的底板与多个二进制加权电容器的第二半和第二虚拟电容器的底板解耦；比较多个二进制加权电容器的第一半和第一虚拟电容器的顶板处的电压Vx与多个二进制加权电容器的第二半和第二虚拟电容器的顶板处的电压Vy；其中如果电压Vx大于电压Vy，则将第四电压耦接到多个二进制加权电容器的第一半中最高有效位(MSB)电容器的底板，将第五电压耦接到多个二进制加权电容器的第二半中MSB电容器的底板，以及将第三电压耦接到剩余的多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板，或者如果电压Vx小于电压Vy，则将第五电压耦接到多个二进制加权电容器的第一半中MSB电容器的底板，将第四电压耦接到多个二进制加权电容器的第二半中MSB电容器的底板，以及将第三电压耦接到剩余的多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板；以及继续进行逐次逼近模数转换，直到转换完成。
根据另一个实施方案，第一先前参考电压可来自第一数模转换器；第二先前参考电压可来自第二数模转换器；第三参考电压可为Vref/2；第四参考电压可为零伏；而第五参考电压可为Vref。根据另一个实施方案，逐次逼近寄存器(SAR)模数转换器(ADC)可为差分输入SAR ADC。根据另一个实施方案，SAR ADC可在集成电路器件中制造。根据另一个实施方案，集成电路器件可为微控制器。
根据另一个实施方案，SAR ADC可包括控制电路、第一电容器和第二电容器。第一电容器中的每个电容器可包括顶板和底板。顶板可比每个第一电容器的底板更靠近控制电路。第二电容器中的每个电容器可包括顶板和底板。顶板可比每个第二电容器的底板更靠近控制电路。第一电容器和第二电容器中的相应电容器可形成二进制加权电容器对。控制电路可被配置为：将每个第一电容器的顶板和每个第二电容器的顶板重置为共模电压，在第一电容器的底板上采样第一差分电压，并且在第二电容器的底板上采样第二差分电压，同时在空载时将第一电容器和第二电容器的顶板耦接，并且对第一差分电压和第二差分电压执行顺序SAR模数转换。
结合上述实施方案中的任一个，SAR ADC还可包括与第一电容器并联的第一虚拟电容器。第一虚拟电容器可包括顶板和底板，顶板比每个第一电容器的底板更靠近控制电路。SAR ADC可包括与第二电容器并联的第二虚拟电容器。第二虚拟电容器可包括顶板和底板。顶板可比每个第一电容器的底板更靠近控制电路。控制电路还可被配置为：将二进制加权电容器对的第一部分的顶板耦接到电压比较器的第一输入，然后将二进制加权电容器对的第二部分的顶板耦接到电压比较器的第二输入，然后将第一虚拟电容器的顶板耦接到电压比较器的第一输入并且将第二虚拟电容器的顶板耦接到电压比较器的第二输入，然后将先前第一参考电压耦接到二进制加权电容器的第一部分的底板，然后将先前第二参考电压耦接到二进制加权电容器的第二部分的底板，然后将第三参考电压耦接到二进制加权电容器的顶板，并且耦接到第一虚拟电容器和第二虚拟电容器的顶板和底板，然后将二进制加权电容器的底板与先前第一参考电压和先前第二参考电压解耦，然后将二进制加权电容器的第一部分的底板和第一虚拟电容器的底板耦接到正输入电压，然后将二进制加权电容器的第二部分的底板和第二虚拟电容器的底板耦接到负输入电压，然后将二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的顶板耦接在一起，然后将二进制加权电容器的第一部分和第一虚拟电容器的顶板与二进制加权电容器的第二部分和第二虚拟电容器的顶板解耦，以及然后将二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板耦接到第三参考电压。电压比较器可被配置为确定电压比较器的第一输入上的第一电压是否大于电压比较器的第二输入上的第二电压。结合上述实施方案中的任一个，电压比较器还可被配置为如果第一电压大于第二电压时则提供第一逻辑电平输出，并且如果第一电压小于第二电压则提供第二逻辑电平输出。结合上述实施方案中的任一个，控制电路还可被配置为执行逐次逼近模数转换直到转换完成。结合上述实施方案中的任一个，先前第一参考电压来自第一DAC，并且先前第二参考电压来自第二DAC。结合上述实施方案中的任一个，先前第一参考电压和先前第二参考电压为值Vref，并且第三参考电压为值Vref/2。
本公开的实施方案包括SAR ADC，该SAR ADC包括电路，该电路被配置为：将第三参考电压耦接到多个二进制加权电容器的顶板以及第一虚拟电容器和第二虚拟电容器的顶板和底板，然后将先前第一参考电压耦接到多个二进制加权电容器的第一部分的底板，然后将先前第二参考电压耦接到多个二进制加权电容器的第二部分的底板，然后将多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板与相应的第一参考电压、第二参考电压和第三参考电压解耦，然后将多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板耦接在一起，然后将正输入电压(Vinp)耦接到多个二进制加权电容器的第一部分和第一虚拟电容器的底板，然后将负输入电压(Vinn)耦接到多个二进制加权电容器的第二部分和第二虚拟电容器的底板，然后将多个二进制加权电容器的第一部分和第一虚拟电容器的底板与多个二进制加权电容器的第二部分和第二虚拟电容器的底板解耦，以及然后比较多个二进制加权电容器的第一部分和第一虚拟电容器的顶板处的电压Vx与多个二进制加权电容器的第二部分和第二虚拟电容器的顶板处的电压Vy。结合上述实施方案中的任一个，电路还可被配置为，如果电压Vx大于电压Vy，则将第四电压耦接到多个二进制加权电容器的第一部分中最高有效位(MSB)电容器的底板，将第五电压耦接到多个二进制加权电容器的第二部分中MSB电容器的底板，以及将第三电压耦接到剩余的多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板。结合上述实施方案中的任一个，电路还可被配置为，如果电压Vx小于电压Vy，则将第五电压耦接到多个二进制加权电容器的第一部分中最高有效位(MSB)电容器的底板，将第四电压耦接到多个二进制加权电容器的第二部分中MSB电容器的底板，以及将第三电压耦接到剩余的多个二进制加权电容器以及第一虚拟电容器和第二虚拟电容器的底板。结合上述实施方案中的任一个，电路还可被配置为继续进行逐次逼近模数转换直到完成转换。结合上述实施方案中的任一个，第一先前参考电压可来自第一数模转换器，第二先前参考电压可来自第二数模转换器，第三参考电压可为值Vref/2，第四参考电压可为零伏，而第五参考电压可为值Vref。
结合上述实施方案中的任一个，SAR ADC可为差分输入SAR ADC。结合上述实施方案中的任一个，SAR ADC可在集成电路器件中制造。结合上述实施方案中的任一个，集成电路器件可为微控制器。
在另一个实施方案中，方法可包括上述实施方案的任一个SAR ADC的操作。
附图说明
通过参考以下结合附图进行的描述，可以获得对本公开的更完整的理解，其中：
图1示出了根据本公开的教导的具有电容式DAC的基于VCM的采样SAR ADC的简化示意图；
图2示出了用于启用轨到轨输入共模操作的现有技术解决方案的示意图；
图3示出了根据本公开的特定示例性实施方案的重置和采样阶段中的无源输入共模跟踪的示意图；
图4示出了根据本公开的特定示例性实施方案的采样以无源输入共模跟踪过渡到MSB确定阶段的示意图；
图5示出了根据本公开的特定示例性实施方案的无源输入共模跟踪电路的示意图；
图6示出了根据本公开的特定示例性实施方案的无源输入共模跟踪的示意流程图；
图7示出了根据本公开的教导的具有基于vcm采样的SAR ADC的示意图，该示意图示出了逐次逼近的前两个步骤；
图8示出了具有基于vcm采样的现有技术的SAR ADC的示意图，该示意图示出了逐次逼近的前两个步骤；并且
图9示出了根据本公开的特定示例性实施方案的具有基于vcm采样的SAR ADC的示意图，该示意图示出了逐次逼近的前两个步骤。
虽然本公开易受各种修改形式和替代形式的影响，但是其特定示例实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对特定示例性实施方案的描述并非旨在将本公开限于本文所公开的形式。
具体实施方式
一般来讲，本技术的差分SAR ADC具有有限的输入共模范围。这使得它们不太适合无法控制输入共模电压的应用，如某些传感器应用、零交叉检测等。先前公布的解决方案以及针对各种微控制器开发的更早解决方案已依靠额外的电路以采样输入共模电压，并且在转换期间应用它以使得抵消共模电压。然而，这在电流消耗和区域方面是昂贵的，并且还限制输入共模变化速率。相比之下，本公开的实施方案消除了这些限制，并且不需要附加的电力消耗电路或芯片区域。根据本公开的特定示例性实施方案，唯一需要的是每次转换附加一个时钟周期以执行空载节点的重置。在SAR DAC电路中已经提供了所有必需的硬件开关；由此，本公开的实施方案实现轨到轨输入共模范围，而不需要任何电路修改或添加。
本文中所公开和要求保护的SAR DAC电路可易于实现到集成电路器件中，诸如，例如但不限于混合信号(模拟电路和数字电路两者)微控制器。
现在参见附图，示意性地示出了示例性实施方案的细节。附图中的相似元件将由相似数字表示，并且类似的元件将由具有不同的小写字母后缀的相似数字表示。
参见图1，其描绘了根据本公开的教导的具有电容式DAC的基于VCM的采样SAR ADC的简化示意图。一些SAR ADC使用基于vcm的采样来采样和转换输入信号，该采样的能量效率比常规的SAR算法高大约80％。如图1中所示，信号被采样并且耦接到比较器102的输入。首先，在此处显示为单个电容器的电容器阵列的底板上采样正输入和负输入，其中顶板短接到内部生成的共模电压vcmsamp＝vcm。接着，在所谓的MSB阶段中，底板连接到电压vcm，同时顶板保持空载，分别将节点vcp和vcn移位至2*vcm-vinp和2*vcm-vinn。然后，比较器102作出首次位决定(MSB决定)，并且根据比较器输出使用二进制搜索算法将电容器的二进制标度部分移位至参考电压，从而导致差分输入电压的逐次逼近。这一方法类似于顶板采样，但是对比较器输入节点处的寄生电容不具有相同的高灵敏度。
如果比较器共模电压被限定为vcmcomp＝(vcp+vcn)/2，则：
电压(vinp+vinn)/2等于输入共模电压或vcmin，从而将上述公式降至：
vcmcomp＝2·vcm-vcmin (2)
如果vcmin＝vcm，则比较器共模电压简化至vcmcomp＝vcm(通常为vref/2)，但是可在比较器102的最佳操作点处被选择。然而，如果要启用轨到轨输入共模，或者vcmin要在0到vref的任何位置，则表示vcmcomp也可在0到vref之间的任何位置变化。这可导致显著的ADC性能降低和更复杂的比较器设计。在使用这一架构的一些ADC中，这可导致可允许的输入共模范围的指定限制。此类限制也经常见于来自各种源的SAR ADC的数据集中。然而，本公开的实施方案可实现轨到轨输入共模能力，这为ADC带来显著的增加值。
参见图2，其描绘了用于启用轨到轨输入共模操作的现有技术解决方案的示意图。现在在MSB阶段期间，节点vcp和vcn在打开时分别被移位至(vcm+vcmsamp-vinp)和(vcm+vcmsamp-vinn)，并且如果vcmsamp＝vcmin，则公式(1)可重写为：
这意味着比较器将保持其最佳共模电压，而与输入共模电压无关。然而，成本很高，因为需要单独的采样电容器和切换网络以采样输入共模电压，以及需要轨到轨输入和输出的运算跨导放大器(OTA)204。此外，在采样阶段开始时采样vcmsamp而在采样阶段结束时vcp与vcn断开连接，存在固有的限制。因此，vcmin在采样阶段时间期间的任何变化将导致vcmsamp出现错误。一些解决方案可使用改进的连续时间输入共模跟踪器消除后一个问题，但是仍然存在显著的电路和区域开销。
参见图3，其示出了根据本公开的特定示例性实施方案的重置和采样阶段中的无源输入共模跟踪的示意图。图3中所示的电路克服了共模范围的限制，而不需要任何单独的轨到轨电路(图2)。这通过将新循环(步骤)引入到采样过程来完成。首先，顶板节点vcp和vcn可被重置为固定电压vcm，图3(a)。然后，在第二步中可执行采样，同时保持vcp和vcn空载但是短接，图3(b)。由此形成单个节点vx，该节点vx提供简单的电容式分压：
参见图4，其示出了根据本公开的特定示例性实施方案的采样以无源输入共模跟踪过渡到MSB确定阶段的示意图。当MSB阶段发生时，操作如图4中所示执行，并且由此可见，公式(3)中的关系，即vcmcomp＝vcm，总是成立的。此外，在整个采样阶段期间，节点vx处的电压将跟随vcmin，其中变化速率的限制仅受短路开关和采样电容器的RC时间常数限制。这将具有比任何基于OTA的有源跟踪电路高得多的带宽(图2)。而且，驱动至顶板节点的附加放大器(204)不增加附加噪声。图4示出了以无源输入共模跟踪从采样进行到MSB阶段。
由于从SAR操作模式中可知，比较器102、vcp和vcn的输入将在转换期间向vcm收敛，这意味着在转换结束时vcp和vcn两者将大约等于vcm。因此，当进入图3(a)中所示的重置阶段时，不需要强驱动器建立vx至vcm，因为两个节点vcp和vcn的电压在一个LSB误差内已经基本上等于vcm。
参见图5，其描绘了根据本公开的特定示例性实施方案的无源输入共模跟踪电路的示意图。所需的唯一附加步骤是在采样之前生成一个额外的重置信号，该重置信号在顶板节点保持空载之前将它们重置为vcm。因此，无源输入共模跟踪的模拟硬件实现可使用图5中所示的电路。
参见图6，其描绘了根据本公开的特定示例性实施方案的无源输入共模跟踪的示意流程图。在步骤610，顶板被重置为vx。然后在步骤612，获取电压样本。在步骤614，执行SAR位转换。步骤616确定SAR位转换是否完成。如果否，则返回至步骤614。如果是，则返回至步骤610。因此，数字实现将仅需要一个附加的重置阶段，而不需要任何附加硬件，例如开关。
模拟已表明，本公开的实施方案即使有许多MHz下的大规模vcmin改变也可正确操作，并且不会降低ADC的性能。所提出的解决方案为SAR ADC提供连续时间、轨至轨输入共模能力，而不需要附加的模拟硬件、实际的带宽限制，并且每次转换仅需要一个附加时钟周期执行顶板重置。这一创新适用于使用基于vcm的采样方法的所有SAR ADC。
许多SAR ADC使用提供固有跟踪/保持功能的电容式DAC。电容式DAC采用电荷重新分布的原理来生成模拟输出电压。由于这些类型的DAC在SAR ADC中是普遍存在的，因此讨论它们的操作是有益的。电容式DAC由具有二进制加权值的N电容器阵列加上一个“虚拟LSB”电容器组成。图7-图9示出了连接到比较器的3位电容式DAC的示例。示例使用单个正vrefp和gnd作为差分参考。这意味着参考共模等于vrefp/2。在采集阶段期间，阵列的公共端子(所有正输入电容器和负输入电容器各自共享连接的端子)连接到Vref/2，并且所有自由端子连接到输入信号(在+/-或Vinp/Vinn中为模拟)。在采集之后，公共端子与Vref/2断开连接，并且自由端子与Vinp/Vinn断开连接，从而有效捕获与电容器阵列上的+/-输入电压成比例的电荷。然后，所有电容器的自由端子连接到Vref/2，从而将公共端子驱动至
作为二进制搜索算法中的第一步，MSB电容器的底板与接地断开连接并且连接到VREF。这以等于1/2VREF的量在正向驱动公共端子。因此，VCOMMON＝-VIN+1/2×VREF。如果VCOMMON<0(例如,VIN>1/2×VREF)，则比较器输出产生逻辑1。如果VIN<1/2×VREF，则比较器输出产生逻辑0。如果比较器输出为逻辑1，则MSB电容器的底板保持连接到VREF。否则，MSB电容器的底板连接回地。然后，下一个较小电容器的底板连接到VREF，并且将新的VCOMMON电压与接地比较。这将继续直到确定所有位。一般来讲，VCOMMON＝-VIN+BN-1×VREF/2+BN-2×VREF/4+BN-1×。。。+B0×VREF/2N-1(B_比较器输出/ADC输出位)。
参见图7，其描绘了根据本公开的教导示出逐次逼近的前两个步骤的具有基于vcm采样的SAR ADC的示意图。图7中仅示出了逐次逼近的前两个步骤。
如上文所论述，比较器共模电压为：
如果Vcmin＝Vref/2，则Vcmcomp也为Vref/2。但是如果Vcmin接近0或Vref，则Vcmcomp远非Vref/2。这可导致性能降低或者甚至故障。经常指定安全、受限的Vcmin范围。如上所论述，这可通过再次采样输入而不是固定电压Vref/2来解决。可给出比较器共模电压为：
取消输入共模。如果需要，比较器总是处于相同的共模电压，并且可将Vcmcomp设置为不同于Vref/2的其他固定电压。
参见图8，其描绘了示出逐次逼近的前两个步骤的具有基于vcm采样的现有技术的SAR ADC的示意图。图8中所示的电路在采样期间采样输入共模电压并且缓冲至顶板。然而，这需要用于平均差分输入的电路、附加的缓冲放大器204，并且必须在采样输入之前采样Vcmin，因此这一SAR DAC解决方案无法处理Vcmin的快速变化。
参见图9，其描绘了根据本公开的特定示例性实施方案示出逐次逼近的前两个步骤的具有基于vcm的采样的SAR ADC的示意图。如果在采样期间节点Vx和Vy空载但是短接，则电容式分压提供Vx＝Vy＝Vcmin。
在转换步骤(a)，电容器顶板被重置为Vref/2。在转换步骤(b)，获取电压样本。在转换步骤(c)，执行SAR位转换。在转换步骤(d)和(e)，确定转换位为“1”或“0”。如上所论述，这一解决方案可防止Vx和Vy随时间漂移。因此，可在每个采样+转换步骤之前添加附加时钟周期，以将Vx和Vy重置为某个固定电压。
已根据一个或多个实施方案描述了本公开，并且应当理解，除了明确陈述的那些之外，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和替代形式的影响，但是其特定示例实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对具体示例性实施方案的描述并非旨在将本公开限于本文所公开的特定形式。

Claims (18)

1.一种逐次逼近寄存器(SAR)模数转换器(ADC)，所述模数转换器包括：
控制电路；
多个第一电容器，所述第一电容器中的每个电容器包括顶板和底板，所述顶板比每个所述第一电容器的所述底板更靠近所述控制电路；
多个第二电容器，所述第二电容器中的每个电容器包括顶板和底板，所述顶板比每个所述第二电容器的所述底板更靠近所述控制电路；
其中：
所述第一电容器和所述第二电容器中的相应电容器形成二进制加权电容器对；并且
所述控制电路被配置为：
将每个所述第一电容器的所述顶板和每个所述第二电容器的所述顶板重置为共模电压；
在所述第一电容器的所述底板上采样第一差分电压，并且在所述第二电容器的所述底板上采样第二差分电压，同时在空载时将所述第一电容器与所述第二电容器的所述顶板耦接；以及
对所述第一差分电压和所述第二差分电压执行顺序SAR模数转换。
2.根据权利要求1所述的SAR ADC，其中所述SAR ADC为差分输入SAR ADC。
3.根据权利要求1所述的SAR ADC，其中所述SAR ADC在集成电路器件中制造。
4.根据权利要求3所述的SAR ADC，其中所述集成电路器件为微控制器。
5.根据权利要求4所述的SAR ADC，还包括：
与所述第一电容器并联的第一虚拟电容器，所述第一虚拟电容器包括顶板和底板，所述顶板比每个所述第一电容器的所述底板更靠近所述控制电路；和
与所述第二电容器并联的第二虚拟电容器，所述第二虚拟电容器包括顶板和底板，所述顶板比每个所述第二电容器的所述底板更靠近所述控制电路；
其中所述控制电路还被配置为：
将所述二进制加权电容器对的第一部分的所述顶板耦接到电压比较器的第一输入；
将所述二进制加权电容器对的第二部分的所述顶板耦接到所述电压比较器的第二输入；
将第一虚拟电容器的顶板耦接到所述电压比较器的所述第一输入，并且将第二虚拟电容器的顶板耦接到所述电压比较器的所述第二输入；
将先前第一参考电压耦接到所述二进制加权电容器对的所述第一部分的底板；
将先前第二参考电压耦接到所述二进制加权电容器对的所述第二部分的底板；
将第三参考电压耦接到所述二进制加权电容器对的所述顶板，并且耦接到所述第一虚拟电容器和所述第二虚拟电容器的所述顶板和所述底板；
将二进制加权电容器对的所述底板与所述先前第一参考电压和所述先前第二参考电压解耦；
将所述二进制加权电容器对的所述第一部分的所述底板和所述第一虚拟电容器的所述底板耦接到正输入电压；
将所述二进制加权电容器对的所述第二部分的所述底板和所述第二虚拟电容器的所述底板耦接到负输入电压；
将所述二进制加权电容器对以及所述第一虚拟电容器和所述第二虚拟电容器的所述顶板耦接到一起；
将所述二进制加权电容器对的所述第一部分和所述第一虚拟电容器的所述顶板与所述二进制加权电容器对的所述第二部分和所述第二虚拟电容器的所述顶板解耦；以及
将所述二进制加权电容器对以及所述第一虚拟电容器和所述第二虚拟电容器的所述底板耦接到所述第三参考电压；
其中所述电压比较器被配置为确定所述电压比较器的所述第一输入上的第一电压是否大于所述电压比较器的所述第二输入上的第二电压。
6.根据权利要求5所述的SAR ADC，其中所述电压比较器还被配置为：
如果所述第一电压大于所述第二电压，则提供第一逻辑电平输出，并且
如果所述第一电压小于所述第二电压，则提供第二逻辑电平输出。
7.根据权利要求6所述的SAR ADC，其中所述控制电路还被配置为执行逐次逼近模数转换直到所述转换完成。
8.根据权利要求7所述的SAR ADC，其中所述先前第一参考电压来自第一数模转换器(DAC)，并且所述先前第二参考电压来自第二DAC。
9.根据权利要求5-8中任一项所述的SAR ADC，其中所述先前第一参考电压和所述先前第二参考电压为值Vref，并且所述第三参考电压为值Vref/2。
10.一种逐次逼近寄存器(SAR)模数转换器(ADC)，所述模数转换器包括被配置为以下的电路：
将第三参考电压耦接到多个二进制加权电容器的顶板以及第一虚拟电容器和第二虚拟电容器的顶板和底板；
将先前第一参考电压耦接到所述多个二进制加权电容器的第一部分的底板；
将先前第二参考电压耦接到所述多个二进制加权电容器的第二部分的底板；
将所述多个二进制加权电容器以及所述第一虚拟电容器和所述第二虚拟电容器的所述底板与相应的第一参考电压、第二参考电压和第三参考电压解耦；
将所述多个二进制加权电容器以及所述第一虚拟电容器和所述第二虚拟电容器的所述底板耦接在一起；
将正输入电压Vinp耦接到所述多个二进制加权电容器的所述第一部分和所述第一虚拟电容器的所述底板；
将负输入电压Vinn耦接到所述多个二进制加权电容器的所述第二部分和所述第二虚拟电容器的所述底板；
将所述多个二进制加权电容器的所述第一部分和所述第一虚拟电容器的所述底板与所述多个二进制加权电容器的所述第二部分和所述第二虚拟电容器的所述底板解耦；以及
比较所述多个二进制加权电容器的所述第一部分和所述第一虚拟电容器的所述顶板处的电压Vx与所述多个二进制加权电容器的所述第二部分和所述第二虚拟电容器的所述顶板处的电压Vy。
11.根据权利要求10所述的SAR ADC，其中所述电路还被配置为，如果所述电压Vx大于所述电压Vy，则：
将第四参考电压耦接到所述多个二进制加权电容器的所述第一部分中最高有效位(MSB)电容器的所述底板；
将第五参考电压耦接到所述多个二进制加权电容器的所述第二部分中MSB电容器的所述底板；以及
将所述第三参考电压耦接到剩余的多个二进制加权电容器以及所述第一虚拟电容器和所述第二虚拟电容器的所述底板。
12.根据权利要求10所述的SAR ADC，其中所述电路还被配置为，如果所述电压Vx小于所述电压Vy，则：
将第五参考电压耦接到所述多个二进制加权电容器的所述第一部分中MSB电容器的所述底板；
将第四参考电压耦接到所述多个二进制加权电容器的所述第二部分中MSB电容器的所述底板；以及
将所述第三参考电压耦接到剩余的多个二进制加权电容器以及所述第一虚拟电容器和所述第二虚拟电容器的所述底板。
13.根据权利要求11或12所述的SAR ADC，其中所述电路还被配置为继续进行逐次逼近模数转换直到所述转换完成。
14.根据权利要求11或12所述的SARADC，其中
所述第一参考电压来自第一数模转换器；
所述第二参考电压来自第二数模转换器；
所述第三参考电压为值Vref/2；
所述第四参考电压为零伏；并且
所述第五参考电压为值Vref。
15.根据权利要求10所述的SAR ADC，其中所述SAR ADC为差分输入SAR ADC。
16.根据权利要求10所述的SAR ADC，其中所述SAR ADC在集成电路器件中制造。
17.根据权利要求16所述的SAR ADC，其中所述集成电路器件为微控制器。
18.一种用于逐次逼近寄存器(SAR)模数转换器(ADC)的方法，所述方法包括根据权利要求1-17中所述的任一个SAR ADC的操作。
CN201880054006.3A 2017-10-24 2018-10-24 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 Active CN111034052B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762576350P 2017-10-24 2017-10-24
US62/576,350 2017-10-24
US16/166,733 US10547321B2 (en) 2017-10-24 2018-10-22 Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US16/166,733 2018-10-22
PCT/US2018/057212 WO2019084085A1 (en) 2017-10-24 2018-10-24 METHOD AND APPARATUS ACTIVATING AN EXTENDED INTEGRATED COMMON MODE RANGE IN SAR CANs WITHOUT AN ADDITIONAL ACTIVE CIRCUIT ARRANGEMENT

Publications (2)

Publication Number Publication Date
CN111034052A CN111034052A (zh) 2020-04-17
CN111034052B true CN111034052B (zh) 2024-02-23

Family

ID=66169551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054006.3A Active CN111034052B (zh) 2017-10-24 2018-10-24 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置

Country Status (7)

Country Link
US (1) US10547321B2 (zh)
JP (1) JP6944047B2 (zh)
KR (1) KR102656345B1 (zh)
CN (1) CN111034052B (zh)
DE (1) DE112018004698B4 (zh)
TW (1) TWI778155B (zh)
WO (1) WO2019084085A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903843B1 (en) * 2020-02-14 2021-01-26 Analog Devices International Unlimited Company SAR ADC with variable sampling capacitor
CN115473534A (zh) * 2021-06-11 2022-12-13 瑞昱半导体股份有限公司 连续逼近暂存器式模数转换器及其信号转换方法
US11711094B2 (en) 2021-12-22 2023-07-25 Analog Devices International Unlimited Company Algorithm for high speed SAR ADC
US12074611B2 (en) 2022-06-01 2024-08-27 Analog Devices International Unlimited Company High speed SAR ADC

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852254B1 (en) * 2009-06-23 2010-12-14 Mstar Semiconductor, Inc. 1-bit cell circuit used in a pipelined analog to digital converter
CN103688468A (zh) * 2011-05-04 2014-03-26 德克萨斯仪器股份有限公司 零功率采样sar adc电路和方法
CN106059589A (zh) * 2016-05-25 2016-10-26 西安电子科技大学昆山创新研究院 一种n位低功耗逐次逼近型模数转换器
US9716513B1 (en) * 2016-08-03 2017-07-25 Analog Devices, Inc. Systems and methods for generating a common mode compensation voltage in a SAR ADC

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4813568B2 (ja) * 2006-02-02 2011-11-09 ナショナル ユニヴァーシティー オブ シンガポール アナログ−ディジタル変換器
US7675452B2 (en) * 2008-05-01 2010-03-09 Analog Devices, Inc. Successive approximation register analog to digital converter with improved immunity to time varying noise
DE102008035215B4 (de) * 2008-07-29 2010-09-09 Texas Instruments Deutschland Gmbh Elektronisches Bauelement und Verfahren zur Analog-Digital-Wandlung unter Verwendung von sukzessiver Approximation
US8638248B2 (en) * 2011-10-07 2014-01-28 Nxp, B.V. Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
KR101927272B1 (ko) * 2012-09-27 2018-12-11 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터
US20160105194A1 (en) * 2014-10-10 2016-04-14 Analog Devices Technology Passive analog sample and hold in analog-to-digital converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852254B1 (en) * 2009-06-23 2010-12-14 Mstar Semiconductor, Inc. 1-bit cell circuit used in a pipelined analog to digital converter
CN103688468A (zh) * 2011-05-04 2014-03-26 德克萨斯仪器股份有限公司 零功率采样sar adc电路和方法
CN106059589A (zh) * 2016-05-25 2016-10-26 西安电子科技大学昆山创新研究院 一种n位低功耗逐次逼近型模数转换器
US9716513B1 (en) * 2016-08-03 2017-07-25 Analog Devices, Inc. Systems and methods for generating a common mode compensation voltage in a SAR ADC

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YANFEI CHEN等.A 9-bit 100MS/s 1.46mW Tri-Level SAR ADC in 65nm CMOS.《IEICE TRANSCATIONS ON FUNDAMENTALS OF ELECTRONICS,COMMUNICATIONS AND COMPUTER SCIENCES》.2010,2600-2608. *
邓红辉等.一种基于65 nm CMOS工艺的10位10 MS/s SAR ADC.《微电子学》.2017,298-303. *

Also Published As

Publication number Publication date
KR102656345B1 (ko) 2024-04-09
US10547321B2 (en) 2020-01-28
US20190123758A1 (en) 2019-04-25
WO2019084085A1 (en) 2019-05-02
CN111034052A (zh) 2020-04-17
DE112018004698T5 (de) 2020-06-18
JP6944047B2 (ja) 2021-10-06
DE112018004698B4 (de) 2023-09-07
TW201924227A (zh) 2019-06-16
JP2020537368A (ja) 2020-12-17
KR20200074084A (ko) 2020-06-24
TWI778155B (zh) 2022-09-21

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
US9654132B2 (en) Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
EP3090488B1 (en) Combining a coarse adc and a sar adc
JP6353267B2 (ja) Ａｄ変換器及びａｄ変換方法
US8525720B2 (en) Non-binary successive approximation analog to digital converter
US7796079B2 (en) Charge redistribution successive approximation analog-to-digital converter and related operating method
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
US10804920B2 (en) A/D converter
US10651811B2 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
CN114793118A (zh) ∑-δ模数转换器中的数模转换器线性化技术
US20210105018A1 (en) Signal converting apparatus
CN109802680B (zh) 一种基于分数基准的电容阵列及模数转换器
EP3457573B1 (en) Analog-to-digital converter with noise elimination
CN207410329U (zh) 一种Pipeline SAR-ADC装置
Elkafrawy et al. Design of a current steering DAC for a high speed current mode SAR ADC
CN113556127B (zh) 数字斜率式模拟数字转换器装置与信号转换方法
CN113315519B (zh) 一种逐次比较型模数转换器
US10044368B2 (en) Sigma delta analog to digital converter
JPH0879078A (ja) 直並列型アナログ／ディジタル変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant