CN103688468A - 零功率采样sar adc电路和方法 - Google Patents

零功率采样sar adc电路和方法 Download PDF

Info

Publication number
CN103688468A
CN103688468A CN201280033287.7A CN201280033287A CN103688468A CN 103688468 A CN103688468 A CN 103688468A CN 201280033287 A CN201280033287 A CN 201280033287A CN 103688468 A CN103688468 A CN 103688468A
Authority
CN
China
Prior art keywords
capacitor
switched
terminal
conductor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280033287.7A
Other languages
English (en)
Other versions
CN103688468B (zh
Inventor
Y·王
T·V·卡尔特霍夫
M·A·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103688468A publication Critical patent/CN103688468A/zh
Application granted granted Critical
Publication of CN103688468B publication Critical patent/CN103688468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种开关电容器电路（10，32或32A），其通过将第一电容器（C1或CIN1）的顶极板经求和导体（13）切换到第一基准电压（VSS），并将其底极板切换到第一信号（VIN +），将该第一信号（VIN +）采样到该第一电容器（C1或CIN1）上。通过将第二电容器（C3或CIN3）的顶极板切换到第二信号（VIN -）并将其底极板切换到第一基准电压，将该第二信号（VIN -）采样到该第二电容器（C3或CIN3）上。在采样后，第二电容器的顶极板耦合到第一电容器的顶极板。第二电容器的底极板耦合到第一基准电压。第一电容器的底极板耦合到第二基准电压（VDD或VREF），由此抵消源自第一导体（13）的共模输入电压分量的至少一部分，在求和导体上保持采样差分电荷并在其上建立预定共模电压，并防止求和导体具有允许电荷从那里漏泄的电压。开关电容器电路可以是SAR、积分器或放大器。

Description

零功率采样SAR ADC电路和方法
技术领域
本发明一般涉及包括SAR ADC（逐次逼近寄存器模数转换器）的开关电容器电路，并更特别涉及用于避免通过集成电路衬底二极管的电荷漏泄的改善技术，该电荷漏泄由开关电容器电路、SAR ADC中可接受范围外的模拟求和节点电压摆动引起，并且本发明仍更特别涉及比在现有技术中可得的SARADC更简单且更便宜的SAR ADC。
背景技术
现有技术图1A是基础的众所周知的单端SAR ADC的简化图，其执行常规SAR算法从而将模拟输入电压VIN转换成数字输出信号DOUT。例如见于图13.5、13.6和13.7，以及在David Johns和Ken Martin的“Analog IntegratedCircuit Design”（1997John Wiley&Sons，Inc.）中的关联文本。
在现有技术图1A中的SAR ADC包括接收输入电压VIN的采样/保持电路19。采样/保持电路19的输出施加到比较器20的（+）输入。比较器20的输出23施加到SAR/控制逻辑电路21的输入，该SAR/控制逻辑电路21控制基础SAR算法的操作从而循序生成N个位b1，b2…bN。N个位b1，b2…bN控制DAC16以便导致其输出电压VDAC精确等于VIN。在模数转换过程结束，SAR/控制逻辑21生成“转换结束”信号EOC，并且N个位b1，b2…bN可以视为VIN转换成的数字输出信号DOUT。
采样/保持电路19的输出由比较器20与VDAC比较。比较器20的输出导致SAR/控制逻辑21根据SAR算法，以导致DAC16强制导体13上VDAC的值随着SAR转换循环进行变得越来越接近VIN的值的方式确定位b1，b2…bN的值。基础SAR转换过程在采样和保持操作完成后开始。第一，位b1设定成“1”并且其他位b2，b3…bN设定成“0”。DAC16生成等于采样输入信号VIN与其比较的值VREF/2的中级“半电压”，其中VREF代表VIN的满标值。如果VIN大于VDAC则比较器20导致位b1的最终值设定成“1”，否则b1设定成“0”，并且在任一情况下剩余位b2，b3…bN设定成“0”。在下个转换循环中，SAR算法导致比较器20以相同方式测试位b2。DAC16生成采样输入信号VIN与其比较的VDAC的调整值。如果VIN大于VDAC则比较器20导致位b2的最终值设定成“1”，否则b2设定成“0”，并且在任一情况下剩余位b3，b4…bN设定成“0”。基本相同的进程为剩余位b3，b4…bN中的每个在剩余位循环中的每个期间分别重复。
最近的现有技术据信包括美国专利6，667，707，其标题为“Analog-to-Digital Converter with the Ability to Asynchronously Sample Signalswithout Bias or Reference Voltage Power Consumption”，在2003年12月23日授予Mueck等人，并且包括在此作为参考。现有技术图1B在此与Mueck等人专利的图4基本相同，并示出现有技术图1A的SAR ADC的改善的差分CDAC实施。
在现有技术图1B中，差分输入电荷再分配SAR ADC系统300采样关于共模偏压Vcm的一对输入电压Vinp和Vinn。在SAR算法/引擎控制下，对应于Vrefp-Vrefn的数字等效的一连串二元判定在输出OUT产生。ADC系统300包括两个DAC，DAC-P和DAC-N，比较器32，以及驱动DAC的SAR引擎（未示出）。注意CDAC阵列除用于响应输入电压在比较器输入提供CDAC输出电压的位判定“反馈”功能之外，还执行现有技术图1A中采样/保持电路19的采样/保持功能。在该例子中，每个DAC包括6-位二进制加权电容器阵列34P、34N，其中每个阵列34P、34N的总电容是C。DAC进一步包括两个对应组开关36P、36N从而将分别的DAC输入连接到Vinp/n，并包括对应组开关38P、38N从而将分别的DAC输入连接到Vrefp/n，并且进一步包括开关20P、20N从而将DAC输出TOP-P、TOP-N连接到Vcm。与DAC-N关联的加权电容器34N阵列和与DAC-P关联的加权电容器34P阵列中的每个包括电容器C1、C2、C3、C4、C5、C6和C7，这些电容器具有电容C1=C/2，C2=C/4，C3=C/8，C4=C/16，C5=C/32，C6=C/64和C7=C/64，它们之和约等于C。与DAC-N关联的开关组36N和与DAC-P关联的开关组36P中的每个包括开关S1、S2、S3、S4、S5和S6。与DAC-N关联的开关群38N和与DAC-P关联的开关群38P中的每个包括开关S21、S22、S23、S24、S25和S26。DAC输出TOP-P、TOP-N向比较器32提供输入电压。直接连接到TOP-P、TOP-N的电容器极板称为“顶极板”，并且另一电容器极板称为“底极板”。到Vcm的开关称为“顶极板开关”20P和20N。
在操作期间，输入电压作为电荷跨输入电容器采样。借助在顶极板开关20P和20N闭合时通过开关36P和36N连接到输入电压Vinp和Vinn的DAC底极板，DAC据称“将输入采样”，并在顶极板开关断开的时刻，DAC据称“取得样本”。在采样输入电压后，SAR ADC300执行重复SAR过程。使用电路的P-侧为例，通过将电容器阵列34P电容器C1…C6中的每个的底极板通过其在开关排（switch bank）36P中的对应开关S1…S6与在开关排38P中的对应开关S21…S26连接到正基准电压Vrefp或负基准电压Vrefn，开始SAR重复过程。每个电容器例如C4代表ADC300的数字输出字中的位的一个，其最高有效位（MSB）对应于电容器C1并且其最低有效位（LSB）对应于电容器C6。
在现有技术图1B中，当关联电容器例如C4的底极板连接到正基准电压Vrefp时位具有二进制值1，并且当电容器例如C4的底极板通过开关排38连接到负基准电压Vrefn时位具有二进制值0。在该例子中，开关S4经切换将电容器C4连接到Vref组，并且开关S24经校准根据C4是否代表逻辑1或0将电容器C4分别连接到Vrefp或Vrefn。通过用MSB电容器开始并用LSB电容器结束的这样的一连串SAR重复，在每次重复期间每个电容器切换到Vrefp或Vrefn，以使顶极板电压TOP-P和TOP-N随着每次重复收敛。当重复完成时，最后使用的数字字（电容器连接到的位的值）选为ADC300的输出。
DAC顶极板采样到Vcm，该Vcm是任意但恒定的电压并且可以是用于零功率采样的VSS。在采样期间，TOP-P和TOP-N由顶极板开关额定保持在约Vcm。
在现有技术图1B中，在采样输入电压之后但在开始SAR过程之前，比较器输出引导SAR算法修改DAC输入，以使两个DAC输出收敛。DAC的共模输出电压仅在重复中的一些期间升压。通过在重复中的一些期间将共模电压升压耦合到比较器输入来将到比较器的输入电容地升压，由此避免采样电荷通过衬底二极管的关联漏泄。然而在SAR过程进行时，在TOP-P和TOP-N之间的压差变得越来越小，直到其中在DAC输出节点上的电压不再可以接通衬底二极管，并然后到比较器输入的电容升压移除的点。
对于常规零功率采样SAR ADC例如在现有技术图1B中示出的SARADC，在CDAC顶极板的求和节点可以摆动远超过供电或接地电压。在现有技术图1B中的SAR ADC300中，这导致源自CDAC电容器的重分配电荷漏泄从而通过与顶极板开关关联的衬底二极管放电，由此导致转换错误。在现有技术图1B中，两个开关在比较器32的输入连接到Vcm。需要升压电容器331P和311N以及包括开关313P和313N的关联另外电路通过将求和节点电压从不可接受的范围外值升压/移位到可接受值，即不再低于VSS约100mV的值，在比较器32的输入将求和节点电压保持在可接受范围内，从而防止到衬底的结漏。同样，常规SAR算法经修改以便通过为数个初始位循环可操作连接升压电容器，并然后可操作断开该升压电容器来适应升压/移位操作。求和节点电压必须监控并控制从而将求和节点的共模电压保持在可接受范围内。
因此具有开关电容器电路和方法的未满足需要，该开关电容器电路和方法在求和导体上提供固定共模电压分量，否则该求和导体的电压在正常操作期间超过安全操作电压范围。
也具有SAR ADC和方法的未满足需要，该SAR ADC和方法不需要在比较器的输入将模拟求和电压升压，从而防止由模拟求和电压的范围外值引起的从模拟求和节点通过集成电路的衬底二极管漏泄。
也具有SAR ADC和方法的未满足需要，该SAR ADC和方法不需要在比较器的输入将模拟求和电压升压，从而防止由模拟求和电压的范围外值引起的从模拟求和节点通过集成电路的衬底二极管漏泄，并且该SAR ADC和方法比最近现有技术SAR ADC更简单且便宜。
也具有SAR ADC和方法的未满足需要，该SAR ADC和方法不需要在比较器的输入将模拟求和电压升压，从而防止由模拟求和电压的范围外值引起的从模拟求和节点通过集成电路的衬底二极管漏泄，并且该SAR ADC和方法不需要修改正常SAR ADC判定过程。
也具有SAR ADC和方法的未满足需要，该SAR ADC和方法避免与现有技术中的在比较器输入的模拟求和电压的电容器升压的使用关联的降低SNR（信噪比），以便防止源自模拟求和节点衬底二极管的漏泄。
也具有避免需要提供用于监控并控制电路的求和导体的共模电压的特殊电路，例如ADC、开关电容器滤波器、开关电容器积分器或开关电容器放大器的未满足需要。
发明内容
本发明的目标是提供开关电容器电路和方法，该开关电容器电路和方法在求和导体上提供预定共模电压分量，否则该求和导体的电压在正常操作期间超过安全操作电压范围。
本发明的另一目标是提供开关电容器电路，该开关电容器电路可以在操作期间不需要提升任何导体的电压从而防止导体的电压超过安全操作范围的情况下，适应宽范围的输入共模电压。
本发明的另一目标是提供ADC和方法，该ADC和方法不需要在其比较器的输入提升任何模拟求和电压，从而防止由模拟求和电压的范围外值引起，从模拟求和节点通过集成电路的衬底二极管或其他寄生漏泄路径（例如MOS晶体管）的漏泄。
本发明的另一目标是提供SAR ADC和方法，该SAR ADC和方法不需要在其比较器的输入提升任何模拟求和电压，从而防止由模拟求和电压的范围外值引起，从模拟求和节点通过集成电路的衬底二极管的漏泄，并且该SARADC和方法比最近现有技术SAR ADC更简单且便宜。
本发明的另一目标是为ADC提供零功率采样方法，以便不论施加到ADC的模拟输入信号如何在比较器输入实现最优共模电压。
本发明的另一目标是提供SAR ADC和方法，该SAR ADC和方法不需要在其比较器的输入提升任何模拟求和电压，从而防止由模拟求和电压的范围外值引起，从模拟求和节点通过集成电路的衬底二极管的漏泄，并且该SARADC和方法不需要修改正常SAR ADC判定过程。
本发明的另一目标是提供SAR ADC和方法，该SAR ADC和方法避免与现有技术中的在比较器输入的模拟求和电压的电容器升压的使用关联的降低SNR（信噪比），以便防止从模拟求和节点通过衬底二极管的漏泄。
本发明的另一目标是避免提供如在现有技术中所需要的特殊电路，以监控并控制并监控求和导体的共模电压从而将该共模电压保持在可接受范围内的需要。
简要描述并根据一个实施例，本发明提供开关电容器电路（10，32或32A），其通过将第一电容器（C1或CIN1）的顶极板经求和导体（13）切换到第一基准电压（VSS），并将其底极板切换到第一信号（VIN+），将该第一信号（VIN+）采样到该第一电容器（C1或CIN1）上。通过将第二电容器（C3或CIN3）的顶极板切换到第二信号（VIN-）并将其底极板切换到第一基准电压，将该第二信号（VIN-）采样到该第二电容器（C3或CIN3）上。在采样后，第二电容器的顶极板耦合到第一电容器的顶极板。第二电容器的底极板耦合到第一基准电压。第一电容器的底极板耦合到第二基准电压（VDD或VREF），由此抵消源自第一导体（13）的共模输入电压分量的至少一部分，在求和导体上保持采样差分电荷并在其上建立预定共模电压，并防止求和导体具有允许电荷从那里漏泄的电压。
在一个实施例中，本发明提供开关电容器电路（10，32或32A），其包括第一级（16或33），该第一级（16或33）接收第一（VIN+）和第二（VIN-）输入信号，并包括第一（CIN1）、第二（CIN2）、第三（CIN3）和第四（CIN4）输入电容器，并也包括开关的第一排列，该第一排列经配置在第一阶段期间（1）将第一输入信号（VIN+）耦合到第一输入电容器（CIN1）的底极板和第四输入电容器（CIN4）的顶极板，（2）将第二输入信号（VIN-）耦合到第二输入电容器（CIN2）的底极板和第三输入电容器（CIN3）的顶极板，以及（3）将第一（CIN1）和第二（CIN2）输入电容器的顶极板耦合到第一基准电压（VSS）。第三（CIN3）和第四（CIN4）输入电容器的底极板耦合到第一供电电压（VSS），第一（VIN+）和第二（VIN-）输入信号由此在第一阶段期间采样。第二级（20或34）具有第一（13）和第二（14）求和导体，该第一（13）和第二（14）求和导体耦合到第一级（16或33），以便处理第一求和导体信号（VA+）和第二求和导体信号（VA-）从而产生第一（VOUT+）和第二输出信号（VOUT-）。第一级（32）也包括开关的第二排列，该第二排列经配置在第二阶段期间将第一（CIN1）和第二（CIN2）输入电容器的底极板耦合到第二基准电压（VREF或VDD），从而（1）将第一输入电容器（CIN1）的顶极板耦合到第三输入电容器（CIN3）的顶极板，以及（2）将第二输入电容器（CIN2）的顶极板耦合到第四输入电容器（CIN4）的顶极板，以便抵消与源自第一（VA+）和第二（VA-）求和导体信号的第一（VIN+）和第二（VIN-）输入信号关联的共模输入电压分量的至少一部分，并也在第一（13）和第二（14）求和导体上建立预定共模电压，由此在与第一输入信号（VIN+）关联的电荷从第一（CIN1）和第三（CIN3）输入电容器转移到第一求和导体（13）时，并在与第二输入信号（VIN-）关联的电荷从第四（CIN4）和第二（CIN2）输入电容器转移到第二求和导体（14）时，将第一（VA+）和第二（VA-）求和导体信号保持在预定安全操作范围内。
在一个实施例中，开关电容器电路包括SAR ADC（10），该SAR ADC（10）包括在第二级（20或34）中的比较器（20），以便在数个位测试操作中的每个期间比较在第一求和导体（13）上的第一求和导体信号（VA+），以及在第二求和导体（14）上的第二求和导体信号（VA-）。在第一级（16或33）中的第一CDAC（16）包括第一群二进制加权电容器和第一群开关（S1，2，…N，SDUMMY），该第一群二进制加权电容器包括每个都具有耦合到第一求和导体（13）的第一端子的MSB电容器（C3）和多个LSB电容器（C1=29-2，3…N，26），该第一群开关用于将第一群的对应电容器的第二端子选择性耦合到第一基准电压（VSS）或第二基准电压（VREF），第一群的LSB电容器的第二端子在采样操作期间选择性耦合到第一输入信号（VIN+）。SAR和控制电路（在图1中的21）响应于由比较器（20）生成的输出信号（23，24）控制第一群的开关（S1，2，…N，SDUMMY）。在采样操作完成之后并在第一位（b1）测试之前，SAR和控制电路（21）控制第一群的开关（S1，2，…N，SDUMMY），从而连接在第一（VSS）和第二（VREF）基准电压之间串联的第一群的MSB电容器（C3）和LSB电容器（C1=29-2，3…N，26）的第二端子，以充当在第一求和导体（13）上生成预定共模电压信号分量（VCM）的电容分压器。在第一求和导体（13）上的共模电压信号分量（VCM）具有在第一（VSS）和第二（VREF）基准电压中间的电压。在所描述实施例中，位测试操作根据SAR算法响应于比较器（20）与SAR和控制电路（21）执行。
在一个实施例中，第一开关（SW5）在采样操作期间将第一求和导体（13）耦合到第一基准电压（VSS）。第一CDAC（16）包括第二开关（SW3），在采样操作之后并在第一位（b1）测试之前的电荷保持操作期间，该第二开关（SW3）将第一求和导体（13）耦合到MSB电容器（C3）的第一端子。
在一个实施例中，第二CDAC（17）包括第二群二进制加权电容器和第二群开关（S1，2，…N，SDUMMY），该第二群二进制加权电容器包括每个都具有经耦合在第二求和导体（14）上产生第二信号（VA+）的第一端子的MSB电容器（C2）和多个LSB电容器（C4=30-2，3…N，27），该第二群开关用于将第二群的对应电容器选择性耦合到第一基准电压（VSS）或第二基准电压（VREF）。第二群的LSB电容器的第二端子在采样操作期间耦合到第二输入信号（VIN-）。第一群的MSB电容器（C3）的第一端子经耦合在采样操作期间接收第一输入信号（VIN-），并且第二群的MSB电容器（C2）的第一端子经耦合在采样操作期间接收第二输入信号（VIN+）。电荷保持操作依靠第一群的MSB电容器（C3）和LSB电容器（C1=29-2，3…N，26）执行。
在一个实施例中，第一群的第一开关（S1）在采样操作期间将第一群的MSB电容器（C3）的第二端子耦合到第一基准电压（VSS），并且第一群的其他开关（S2，3…N，SDUMMY）在采样操作期间将第一群的LSB电容器（C1=29-2，3…N，26）的第二端子分别耦合到第一输入信号（VIN+）。第一群的第一开关（S1）在电荷保持操作期间将MSB电容器（C3）的第二端子耦合到第一基准电压（VSS），并且第一群的其他开关（S2，3…N，SDUMMY）在电荷保持操作期间将LSB电容器（C1=29-2，3…N，26）的第二端子分别耦合到第二基准电压（VREF）。第一（VA-）和第二（VA+）信号在所有位测试操作期间保持在第一（VSS）和第二（VREF）基准电压之间，并在位测试进行时向预定共模电压信号分量（VCM）收敛。
在一个实施例中，模数转换器是全差分模数转换器。在一个实施例中，开关电容器电路（32）在第二级（34）中包括积分器（35）、第一积分电容器（CINTA）和第二积分电容器（CINTB）。在另一实施例中，开关电容器电路包括在第二级（34A）中包括放大器（36）的开关电容器放大器电路（32A）。
在一个实施例中，本发明提供用于防止从差分输入信号采样的差分输入电荷漏泄的方法，该差分输入信号等于在第一输入信号（VIN+）和第二输入信号（VIN-）之间的差。该方法包括通过将第一电容器（C1或CIN1）的第一端子（顶极板）通过求和导体（13）切换到第一基准电压（VSS），并将第一电容器（C1或CIN1）的第二端子（底极板）切换到第一输入信号（VIN+），将该第一输入信号（VIN+）采样到该第一电容器（C1或CIN1）上；通过将第二电容器（C3或CIN3）的第一端子（顶极板）切换到第二输入信号（VIN-），并将第二电容器（C3或CIN3）的第二端子（底极板）切换到第一基准电压（VSS），将该第二输入信号（VIN-）采样到该第二电容器（C3或CIN3）上；在采样操作完成后，将第一导体（13）从第一基准电压（VSS）退耦；并将第二电容器（C3或CIN3）的第一端子（顶极板）切换到第一导体（13），从而将第二电容器（C3或CIN3）的第一端子（顶极板）耦合到第一电容器（C1或CIN1）的第一端子（顶极板），将第二电容器（C3或CIN3）的第二端子（底极板）切换到第一基准电压（VSS），并将第一电容器（C1或CIN1）的第二端子（底极板）切换到第二基准电压（VDD或VREF），由此抵消源自第一导体（13）的共模输入电压分量的至少一部分，在第一导体（13）上保持采样差分电荷，在第一导体（13）上建立预定共模电压分量，并也防止第一导体（13）的电压具有允许漏泄发生的值。
在一个实施例中，该方法包括将在第一输入信号（VIN+）和第二输入信号（VIN-）之间的差转换成数字信号（DOUT）。
在一个实施例中，该方法包括通过将第一群的二进制加权LSB电容器（C1=29-2，3…N，26）的第一端子（顶极板）通过第一求和导体（13）切换到第一基准电压（VSS），并将第一群的二进制加权LSB电容器（C1=29-2，3…N，26）的第二端子（底极板）切换到第一输入信号（VIN+），将该第一输入信号（VIN+）采样到第一群的二进制加权LSB电容器（C1=29-2，3…N，26）中的每个上，其中第一群的二进制加权LSB电容器（C1=29-2，3…N，26）包括在第一电容器（C1）中；将第一MSB电容器（C3）的第二端子（底极板）切换到第一基准电压（VSS），并将第一MSB电容器（C3）的第一端子（顶极板）切换到第二输入信号（VIN-），其中第一MSB电容器（C3）包括在第二电容器（C3）中，第一导体（13）连接到比较器（20）的第一输入（-）；在第一位（b1）测试之前将第一导体（13）从第一基准电压（VSS）退耦；并将第一MSB电容器（C3）的第一端子（顶极板）切换到第一导体（13），由此将第一MSB电容器（C3）的第一端子（顶极板）耦合到第一群的二进制加权LSB电容器（C1=29-2，3…N，26）的第一端子（顶极板），将第一MSB电容器（C3）的第二端子（底极板）切换到第一基准电压（VSS），并将第一群的二进制加权LSB电容器（C1=29-2，3…N，26）的第二端子（底极板）切换到第二基准电压（VREF）；以及根据SAR算法通过操作比较器（20）和各种开关产生数字信号（DOUT），从而测试并设定与第一MSB电容器（C3）和第一群的LSB电容器（C1=29-2，3…N，26）分别对应的数字信号（DOUT）的连续位。
在一个实施例中，该方法包括将比较器（20）的第二输入（+）耦合到在第一（VSS）和第二（VREF）基准电压中间的基准电压。
在一个实施例中，该方法包括通过将第二群的二进制加权LSB电容器（C4=30-2，3…N，27）的第一端子（顶极板）通过第二求和导体（14）切换到第一基准电压（VSS），并将第二群的二进制加权LSB电容器（C4=30-2，3…N，27）的第二端子（底极板）切换到第二输入信号（VIN-），将该第二输入信号（VIN-）采样到第二群的二进制加权LSB电容器（C4=30-2，3…N，27）中的每个的第一端子（顶极板）上，并且其中该方法也包括通过将第二MSB电容器（C2）的第一端子（顶极板）切换到第一输入信号（VIN+），并将第二MSB电容器（C3）的第二端子（底极板）切换到第一基准电压（VSS），将第一输入信号（VIN+）采样到第二MSB电容器（C3）的第二端子（底极板）上；以及将第二群的二进制加权LSB电容器（C4=30-2，3…N，27）的第二端子（底极板）切换到第一基准电压（VSS），将第二MSB电容器（C2）的第一端子（顶极板）切换到第二导体（14），并将第二MSB电容器（C2）的第二端子（底极板）切换到第二基准电压（VREF）。
在一个实施例中，该方法包括操作第一MSB电容器（C3）和第一群的LSB电容器（C1=29-2，3…N，26）作为电容分压器，从而在第一求和导体（13）上生成固定共模电压信号分量（VREF/2）。在所描述实施例中，提供具有与最低有效的LSB电容器（29-N）相同电容的虚拟电容器（26）。
在一个实施例中，本发明提供开关电容器电路（10，32或32A），其用于将在第一输入信号（VIN+）和第二输入信号（VIN-）之间的差转换成数字信号（DOUT），以便防止采样输入电荷通过集成电路衬底二极管（25）漏泄，其包括装置（图1A中的21和图2中的16或图9中的33），该装置用于通过将第一电容器（C1或CIN1）的第一端子（顶极板）通过第一导体（13）切换到第一基准电压（VSS），并将第一电容器（C1或CIN1）的第二端子（底极板）切换到第一输入信号（VIN+），将该第一输入信号（VIN+）采样到该第一电容器（C1或CIN1）上；装置（图1A中的21和图2中的16或图9中的33），该装置用于通过将第二电容器（C3或CIN3）的第一端子（顶极板）切换到第二输入信号（VIN-），并将第二电容器（C3或CIN3）的第二端子（底极板）切换到第一基准电压（VSS），将该第二输入信号（VIN-）采样到该第二电容器（C3或CIN3）上；以及装置（图2中的SW3或图9中的S3A、B），该装置用于将第二电容器（C3或CIN3）的第一端子（顶极板）耦合到第一导体（13），从而将第二电容器（C3或CIN3）的第一端子（顶极板）耦合到第一电容器（C1或CIN1）的第一端子（顶极板），将第二电容器（C3或CIN3）的第二端子（底极板）耦合到第一基准电压（VSS），并将第一电容器（C1或CIN1）的第二端子（底极板）耦合到第二基准电压（VDD或VREF），由此抵消源自第一导体（13）的共模输入电压分量的至少一部分，在第一导体（13）上保持采样差分电荷，在第一导体（13）上建立预定共模电压分量，并防止第一导体（13）的电压具有允许漏泄发生的值。
附图说明
图1A是基础的现有技术SAR ADC的框图。
图1B是现有技术SAR ADC的差分CDAC实施的示意图。
图2是具有经配置用于采样差分输入电压的开关的SAR ADC的示意图。
图3是图2的SAR ADC的示意图，该SAR ADC具有经配置用于保持采样差分输入电压并将该电压转换成其数字表示的开关。
图4是用于图解并分析图2和3的SAR ADC的零功率采样技术的简化示意图。
图5是用于为图2和3的SAR ADC图解并分析在采样和保持差分输入电压的转换期间CDAC电容器改变的简化示意图。
图6是图解图2和3中输入电压信号VIN+和VIN-，并也图解在图2和3的SAR ADC的分析中使用的电压信号VSIG的图表。
图7是图解作为图2和3的SAR ADC中差分输入电压的函数的信号VA+和VA-的图表。
图8是图解作为图2和3的SAR ADC的16位实施中位测试循环的函数的信号VA+和VA-的图表。
图9是本发明的零功率采样开关电容器积分器电路实施例的示意图。
图10是用于图解并分析图9的开关电容器积分器电路的零功率采样技术的示意图。
图11是用于图解并分析在图9的开关电容器积分器电路的积分期间电荷转移的简化示意图。
图12是本发明的零功率采样开关电容器放大器实施例的示意图。
具体实施方式
现在参考图2，SAR ADC10包括上CDAC（电容器数模转换器）16、下CDAC17和常规比较器20。SAR ADC10也包括常规SAR和控制逻辑电路，例如在现有技术图1中示出的SAR/控制逻辑21。差分模拟输入电压VIN+-VIN-在输入导体9和11之间施加。
上CDAC16包括N个二进制加权电容器29-1，2…N、虚拟电容器26、N个开关S1，S2…SN，以及虚拟开关SDUMMY。（在一个实施中，N等于16（或等效于16，例如如果使用常规缩放电容器）。）电容器29-1是上CDAC16的MSB电容器，并具有连接到导体15的其“顶极板”和连接到开关S1的极端子的其“底极板”。（注意在图2中为CDAC示出的符号“A”表示哪个极板是“顶极板”和哪个极板是“底极板”）。上CDAC16的剩余电容器29-2，3…N称为其“LSB电容器”，并且每个都具有连接到第一求和导体13的顶极板，该第一求和导体13传导模拟电压VA-并连接到SAR比较器20的（-）输入。在上CDAC16中的电容器29-1，2，3…N分别具有等于C/2，C/4，…C/2N电容。在上CDAC16中的虚拟电容器26具有与最低有效LSB电容器29-N相同的电容C/2N。（虚拟电容器26对将SAR ADC10的LSB错误保持在LSB值的一半内有用。）求和导体13由衬底二极管25耦合到其中制造SAC ADC10的集成电路的衬底。
LSB电容器29-2，3…N具有分别连接到开关S1，2…SN的极端子的底极板。虚拟电容器26的顶极板耦合到求和导体13。虚拟电容器26的底极板连接到开关SDUMMY的极端子。开关SW5在求和导体13和VSS之间连接。导体15由开关SW3连接到上求和导体13，并也由开关SW1可操作地连接到输入导体11。（应认识到虚拟电容器26及其关联开关SDUMMY可以是任选的。此外，常规缩放电容器可以在CDAC的区段之间串联耦合，以便减小更高加权的（MSB）电容器中的一些的尺寸。）
开关S1，2…N中的每个的第一端子连接到通常是接地电压（GND）的供电电压VSS。开关S1，2…N中的每个的第二端子连接到基准电压VREF。开关S2，3…N中的每个的第三端子连接到导体9从而接收VIN+。虚拟开关SDUMMY的第一、第二和第三端子分别连接到VSS、VREF和VIN+。
相似地，下CDAC17包括N个二进制加权电容器30-1，2…N、虚拟电容器27、N个开关S1，S2…SN，以及虚拟开关SDUMMY。电容器30-1是下CDAC17的MSB电容器，并具有连接到导体18的其“顶极板”和连接到开关S1的极端子的其底极板。下CDAC17的剩余电容器30-2，3…N称为其LSB电容器，并且每个都具有连接到第一求和导体14的顶极板，该第二求和导体14传导模拟电压VA+并连接到SAR比较器20的（+）输入。在下CDAC17中的电容器30-1，2，3…N分别具有等于C/2，C/4，…C/2N电容。在下CDAC17中的虚拟电容器27具有等于C/2N的电容。求和导体14由衬底二极管28耦合到其中制造SAC ADC10的集成电路的衬底。下CDAC17的LSB电容器30-2，3…N具有分别连接到开关S2，3…SN的极端子的底极板。虚拟电容器27的顶极板连接到求和导体14。虚拟电容器27的底极板连接到开关SDUMMY的一个端子。开关SW6在求和导体14和供电电压VSS之间连接。导体18由开关SW4耦合到求和导体14，并也由开关SW2可操作地连接到输入导体9。开关S1，2…N中的每个的第一端子连接到VSS。开关S1，2…N中的每个的第二端子连接到基准电压VREF。开关S2，3…N中的每个的第三端子连接到导体11从而接收VIN-。虚拟开关SDUMMY的第一、第二和第三端子分别连接到VSS、VREF和VIN-。
比较器20的输出导体23和24耦合到SAR和控制逻辑电路（其可以相似于在现有技术图1中示出的SAR/控制逻辑21）的输入，以生成N个位信号b1，b2，…bN，从而在SAR转换过程期间控制上CDAD16和下CDAC17中的开关S1，S2…SN。在数模转换过程结束b1，b2，…bN的逻辑电平形成SAR ADC10的数字输出信号DOUT。应注意如果VA+或VA-低于VSS/接地多于约100mV，则与上CDAC16中的开关SW3、SW5和SW1，以及下CDAC17中的开关SW4、SW6和SW2关联的集成电路衬底二极管（例如二极管25和28和图2）可以变得稍向前偏压并导致电荷从求和导体13/14漏泄，该漏泄导致转换错误。
在图2中示出的上CDAD16和下CDAC17中各种开关的断开/闭合配置在输入电压VIN+和VIN-采样期间利用。具体地，在输入采样操作期间上CDAD16中的开关S1将电容器29-1的底极板可操作地连接到VSS，并且开关S2，3…N和SDUMMY将电容器29-2，3…N和26的底极板连接到VIN+。相似地，在输入采样操作期间，下CDAC17中的开关S1将电容器30-1的底极板连接到VSS，并且开关S2，3…N和SDUMMY将电容器30-2，3…N和27连接到VIN+。在采样期间，开关SW1、SW2、SW5和SW6闭合并且开关SW3和SW4断开。
图3示出在“保持”或存储电荷期间使用的上CDAC16和下CDAC17中的各种开关的不同断开/闭合配置，该电荷与在图2中图解的采样过程期间采样的输入电压VIN+和VIN-关联。具体地，在上CDAC16中，在采样电荷保持操作期间，开关S1将电容器29-1的底极板可操作地连接到VSS，并且开关S2，3…N和SDUMMY将电容器29-2，3…N和26的底极板分别可操作地连接到VREF。在下CDAC17中在采样电荷保持操作期间，开关S1将电容器30-1的底极板可操作地连接到VREF，并且开关S2，3…N和SDUMMY将电容器30-2，3…N和27分别可操作地连接到VSS。在采样电荷保持操作期间，开关SW3和SW4闭合并且开关SW1、SW2、SW5和SW6断开。
图4示出简化等效电路，其代表如在图2中示出的采样操作期间上CDAC16和下CDAC17中开关和CDAC电容器的配置。在图4和随后描述的图5中，电容器C1代表上CDAC LSB电容器29-2，3…N和虚拟电容器26的组合电容。电容器C2代表下CDAC MSB电容器30-1。电容器C3代表上CDACMSB电容器29-1，并且电容器C4代表下CDAC LSB电容器30-2，3…N和虚拟电容器27的组合电容。电容器C1、C2、C3和C4的电容都设为等于C。（然而，C1、C2和C4不总是基本上都精确等于C；在一些情况下它们可以仅约等于C。）
在图4中，电容器C1的顶和底极板分别连接到VSS和VIN+。电容器C2的顶和底极板以相反顺序分别连接到VIN+和VSS。相似地，电容器C4的顶和底板分别连接到VSS和VIN-，并且电容器C3的顶和底板以相反顺序分别连接到VIN-和VSS。（然而可替换地，电容器C1和C4的顶极板与电容器C2和C3的底极板可以连接到VDD，代替连接到VSS或接地。）
图5示出简化等效电路，其代表在采样电荷保持期间上CDAC16和下CDAC17中的各种开关和CDAC电容器的配置，该采样电荷保持在图2中图解的采样完成后立即发生。具体地，在图5中电容器C1的顶和底极板分别连接到VA-和VREF。电容器C2的顶和底极板分别连接到VA+和VREF。相似地，电容器C3的顶和底极板分别连接到VA-和VSS。电容器C4的顶和底极板分别连接到VA+和VSS。
在这点上，参考图6可以是有帮助的，图6示出在以下方程A、D和C并也在方程（1）到（6）中使用信号VIN+、VIN-、VSIG和共模输入电压分量VCM的波形。
图6中的VSIG示出输入电压VIN+和VIN-的AC分量，并也示出VIN+和VIN-的共模电压分量VCM。施加到SAR ADC10的输入的信号包括差分输入信号分量VIN+-VIN-和共模输入信号分量VCM，其中VIN+等于VCM+VSIG并且VIN-等于VCM-VSIG。将VIN+和VIN-求平均产生表达式（VIN++VIN-）/2，其为共模信号VCM，以及因为VIN+等于VCM+VSIG并且VIN-等于VCM-VSIG，所以差分输入信号VIN+-VIN-等于2×VSIG。
共模信号分量VCM取决于生成差分输入信号VIN+-VIN-的电路或应用。其从在VIN+、VIN-、VSIG和VCM之间存在的以下关系容易可见：
方程（A）  VIN+=VCM+VSIG，
方程（B）  VIN-=VCM-VSIG，以及
方程（C）  VIN+-VIN-=2VSIG。
开关SW5和SW6将求和导体13和14分别连接到VSS。VIN+采样到电容器C1的底极板上和电容器C2的顶极板上。输入电压VIN+包括差分电压VIN+-VIN-的共模电压分量VCM。SAR ADC10的输入电压可以认为是差分输入电压VIN+-VIN-与共模电压VCM的组合。在采样完成后，在电容器C1的底极板上的采样电荷等于（VCM+（VIN+-VIN-）/2）乘以C1。
由于电容器顶极板和底极板具有等量电荷但具有不同极性，因此在C1的顶极板上的电荷等于（-VCM-（VIN+-VIN-）/2）乘以C1。总采样电荷在采样完成后保持在电容器C1的顶极板上。VIN-采样到电容器C3的顶极板上。在采样完成后保持在电容器C3的顶极板上的电荷等于（VCM-（VIN+-VIN-））乘以C3。仅“VCM-感应”电荷具有相反极性，而差分输入电压（VIN+-VIN-）电荷具有相同极性。因此在电容器C1和C3的顶极板上，VCM-感应电荷具有相反极性，而差分电荷具有相同极性。
在采样阶段结束后，差分输入信号VIN+、VIN-已采样到图4的电容器C1-C4上，其中在这些电容器的顶和底极板上存储的电荷由以下方程给出：
方程（1）  QC1，top=QC2，bottom=-CVIN+=-C（VCM+VSIG）。
这是因为在采样阶段的结束，在C1的底极板上的采样电荷等于QC1，bottom=C1VIN+。由于C1的顶极板具有与C1的底极板同量电荷但相反极性，因此C1的顶极板电荷为QC1，top=-QC1，bottom=-C1VIN+。由于C2的顶极板具有与C2的底极板同量电荷但相反极性，因此C2的底极板电荷为
方程（2）QC2，bottom=C2VIN+。由于C1=C2=C3=C4=C，那么QC1，top=-QC2，bottom=-CVIN+。
方程（3）  QC3，bottom=QC4，top=-CVIN-=-C（VCM-VSIG）。
方程（4）  QC1，bottom=QC2，top=-CVIN+=-C（VCM+VSIG）。
方程（5）  QC3，top=QC4，bottom=CVIN-=C（VCM-VSIG）。
当采样完成时并刚好在SAR ADC10开始第一位判定操作之前，电容器C3从图4中示出的其连接切换到图5中的其到电容器C1的连接。同样，电容器C2从图4中示出的其连接切换到图5中的其到电容器C4的连接。
在采样操作完成后，电容器C1和C3的顶极板连接在一起并且电容器C2和C4的顶极板连接在一起，如在图5中示出，因此共模电荷抵消。电容器C1和C3充当导致导体13上的共模电压等于VREF/2的电容分压器。相似地，电容器C1和C3也充当导致导体14上的共模电压等于VREF/2的电容分压器。因此在随后的位测试过程继续时，求和导体电压VA+、VA-保持在安全范围内并且经安排基本上等于VREF/2。
因此在图2和3的SAR ADC10中，比较器输入共模电压固定，并因此在CDAC求和导体13和14上的电压VA+和VA-分别总是在供电电压和接地之间内，因此没有采样电荷通过与各种CDAC开关关联的衬底二极管漏泄。本发明因此使得必需使用各种现有技术，以便在SAR位测试过程期间在比较器的输入提升求和节点导体的电压。
这与在现有技术图1B中示出的SAR ADC直接相反，其中在比较器输入的电压的模拟求和导体基本上作为共模输入电压的函数变化，并因此通常具有在供电电压和接地电压之间安全范围之外的值（由此导致采样电荷通过集成电路衬底二极管漏泄），除非利用现有技术电容升压技术和修改的SAR算法。
更具体地，当SAR ADC10从在图2和4中示出的采样配置切换到在图3和5中示出的采样电荷保持配置时，因为共模电荷的相反极性所以它们平均化或抵消，而因为差分信号电荷具有相同极性所以它们相加。此外，由于图5中电容器C1的底极板连接到VREF并且电容器C3的底极板连接到接地，因此它们充当分压器从而在导体13上建立等于VREF/2的VA-的共模电压分量VCM。
在图5中，在电容器C1和C3的顶极板上存储的电荷一起相加，并且在电容器C2和C4的顶极板上存储的电荷一起相加。如在图5中示出耦合的各种电容器的顶极板和底极板上的电荷等于：
方程（6）  QC1，C3=QC1，top+QC3，top=-2CVSIG，以及
方程（7）  QC2，C4=QC2，top+QC4，top=2CVSIG。
因此对应于图5中初始输入共模信号VCM的电荷抵消，并且仅对应于VIN+-VIN-的差分电荷转换成数字输出信号DOUT。导体13和14上VIN+-VIN-的共模电压分量VCM分别仅取决于基准电压VREF，并由于C1=C3且C2=C4因此VCM等于VREF/2。在CDAC求和导体13和14上的共模电压分量VCM具有VREF/2的固定值。因此，随后SAR位判定独立于差分信号VIN+-VIN-的共模电压分量VCM。
在采样电荷由如在图4中示出来配置的开关在SAR ADC10中保持或存储不久之后，比较器20生成用来判定位1是否应设定成“1”或“0”的输出。
在第一位b1测试期间，上MSB电容器C3连接到VSS，并且剩余上电容器即上LSB电容器C1连接到VREF。由于C3=C1，因此这两个电容充当分压器，导致求和导体电压VA-等于VREF/2。并且相似地在第一位b1测试期间，下MSB电容器C2连接到VREF，并且剩余下电容器即下LSB电容器C4连接到接地。由于C2=C4，因此这两个电容充当分压器，导致求和导体电压VA+等于VREF/2。
在图2和3的全差分SAR ADC10例子中，MSB电容器C3和C2在它们的顶极板上采样，并且LSB电容器C1和C4在它们的底极板上采样。在输入电压采样完成后并在第一位判定过程开始前，MSB电容器C3的顶极板连接到LSB电容器C1的顶极板从而抵消输入共模电压。因此，上CDAC16仅含有在求和导体13上的差分输入信号电荷，并且其DC电压等于VREF/2并独立于输入共模电压VCM。同样，在输入电压采样完成后并在第一位判定过程开始前，MSB电容器C2的顶极板连接到LSB电容器C4的顶极板从而抵消输入共模电压。因此，下CDAC17仅含有在求和导体14上的差分输入信号电荷，并且其DC电压等于VREF/2并独立于输入共模电压VCM。
因此，CDAC顶极板电压总是在供电电压VREF和接地之间，因此采样电荷可以在CDAC电容器上可靠存储，并且不受到通过与求和导体13和14关联的集成电路衬底二极管达到的漏泄。
图7图解作为归一化差分输入信号VIN+-VIN-的函数、刚好在输入电压采样完成后（但在做出位1判定前）、分别在求和导体13和14上的归一化电压（normalized voltage）。在图7中的图表示出VA+和VA-总是在0-1.0伏的归一化电压范围内，因此与代表差分输入信号VIN+-VIN-的采样电荷的损耗关联的问题完全避免，该损耗由电荷通过集成电路衬底二极管漏泄引起。
图8的图表图解在16个SAR位测试操作（对于SAR ADC10的16位实施）的每个期间求和节点电压的归一化值。在转换过程开始，求和节点电压VA+和VA-在“安全区”（其中无采样电荷通过衬底二极管漏泄可以发生）内，并在SAR位测试进行时收敛到归一化共模基准电压VREF/2。由于VA+和VA-保持在安全区内直到求和节点电压VA+和VA-收敛，因此没有导致位判定错误的到衬底的采样电荷漏泄的任何危险。
在SAR ADC10中，由于求和导体13和14上的求和导体共模电压Vcm，cmp（其由表达式Vcm，cmp=（VA++VA-）/2给出）总是等于最优值VREF/2，并且因此通过每个位测试和转换循环保持不变，因此Vcm，cmp独立于ADC输入信号共模电压（由表达式VCM=（VIN++VIN-）/2给出）。该Vcm，cmp值在没有任何产生的通过衬底结二极管的电荷漏泄的情况下提供最大ADC输入信号范围。这与最近的现有技术直接相反，在该现有技术中求和导体共模电压Vcm，cmp与Vcm强相关，并且在每个位测试和转换循环期间经历巨大改变。
应理解尽管图2和3图解全差分ADC，但本发明也可应用于伪差分ADC，其中输入中的一个例如VIN-保持在通常接近或等于接地电压的固定电压。此外，VIN-输入可以在单端ADC中内部连接到接地，否则该单端ADC与上述伪差分ADC相同。
此外，也应理解仅需要单个CDAC。例如在图2中CDAC17可以省略，并且代替地比较器20的（+）输入可以连接到等于VREF/2的基准电压。在此情况下，VIN+采样到由C1代表的LSB电容器（即电容器29-2，3…N，26）的底极板上，并且VIN-采样到MSB电容器的顶极板上。在保持阶段期间，开关SW3经闭合将C1和C3的顶极板连接在一起，并且由C1代表的LSB电容器的底极板切换到VREF，以及MSB电容器的底极板连接到节点。这导致撤销源自求和导体13的输入共模电压，并在导体13和14上提供VREF/2共模电压。
总之，通过在VREF和接地之间耦合的分压器，在连接到SAR比较器的输入的求和导体上，SAR ADC10中的共模电压信号分量和关联共模电荷自动抵消，并且等于VREF/2的固定共模电压自动建立。该共模电压分量独立于SAR ADC输入电压的共模电压分量。这完全防止范围外或不安全的求和导体电压。
因此，SAR ADC10避免由现有技术需要从而在SAR比较器的输入将输入共模电压升压的另外升压电容器的需要。SAR ADC10也避免由现有技术需要从而适应升压电容器的升压操作的SAR算法对应修改的需要。SAR ADC10也避免由升压电容器导致的SNR（信噪比）降低。SAR ADC10超过最近现有技术的益处包括减小量的所需要集成电路芯片面积、更简单的电路和降低的采样功率。
图9示出本发明的另一实施例，其包括零功率采样开关电容器积分器电路32。图10示出用于图解并分析零功率采样的简化图，并且图11示出用于图解并分析在积分操作期间的电荷的简化图。
在图9中，开关电容器积分器电路32包括开关电容器电路33，该开关电容器电路33接收输入信号VIN+-VIN-并在求和导体13和14上分别生成电压VA+和VA-。求和导体13连接到积分器35的（-）输入和积分电容器CINTA的顶极板，该CINTA的底极板连接到积分器35的（+）输出。求和导体14连接到积分器35的（+）输入和积分电容器CINTB的顶极板，该CINTB的底极板连接到积分器35的（-）输出。积分器输出电压VOUT+-VOUT-在积分器35的（+）和（-）输出之间生成。
图9中的开关电容器电路33包括每个都具有耦合到VIN+的一个端子的开关S1A和S2B，并也包括每个都具有耦合到VIN-的一个端子的开关S1B和S2A。开关S1A具有连接到输入或采样电容器CIN1的底极板与开关S6A的一个端子的第二端子，该开关S6A具有连接到VDD的另一端子。开关S1B具有连接到输入或采样电容器CIN2的底极板与开关S6B的一个端子的第二端子，该开关S6B具有连接到VDD的另一端子。输入电容器CIN1具有连接到开关S3A的一个端子、开关S4A的一个端子和开关S5A的一个端子的顶极板。输入电容器CIN2具有连接到开关S3B的一个端子、开关S4B的一个端子和开关S5B的一个端子的顶极板。开关S3A的其他端子连接到开关S2A的其他端子与输入或采样电容器CIN3的顶极板，该CIN3的底极板连接到VSS。开关S3B的其他端子连接到开关S2B的其他端子与输入或采样电容器CIN4的顶极板，该CIN4的底极板连接到VSS。开关S4A和S4B的其他端子连接到VSS。开关S5A的其他端子连接到求和导体13，并且开关S5B的其他端子连接到求和导体14。
CK1和CK2是互补非重叠时钟信号。开关S1A、S1B、S2A、S2B、S4A和S4B由CK1控制，并且开关S3A、S3B、S6A、S6B、S5A和S5B由CK2控制。（注意CK1的稍微延迟的版本可以代替地用来控制开关S1A和S1B。）
在图9中，当开关S5A和S5B断开时，即在采样阶段期间，在积分电容器CINTA和CINTB上的电荷存储或“保持”。
当开关电容器积分器电路32在其采样阶段时，如在图10中示出，CK1是逻辑“1”，因此S1A、S1B、S2A、S2B、S4A和S4B闭合。然后CIN1的顶极板、CIN3的底极板、CIN2的顶极板和CIN4的底极板连接到接地。同样，VIN+连接到CIN1的底极板和CIN4的顶极板，并且VIN-连接到CIN2的底极板和CIN3的顶极板。因此，与差分输入信号VIN+-VIN-关联的差分输入信息和共模输入信息被采样。理想地，全部四个输入电容器CIN1、CIN2、CIN3和CIN4相等。积分电容器CINTA和CINTB为积分器35提供负反馈，以便导致CINTA和CINTB保持源自先前循环的电荷。
在图10中图解的采样完成后，开关电容器积分器电路32的操作然后切换到其中CIN3和CIN2连接的积分操作，如在图11中示出。当CIN1的底极板耦合到VDD并且CIN3的底极板耦合到VSS时，这导致抵消源自导体13的共模电荷分量。这也将求和导体13上的共模电压设定成VDD/2。在求和导体14上建立等于VDD/2的共模电压的操作相似。与VIN+关联的差分信号电荷从CIN1和CIN3转移到积分电容器CINTA并改变输出电压VOUT+，并且与VIN-关联的差分信号电荷从CIN2和CIN4转移到积分电容器CINTB并改变输出电压VOUT-，从而完成本积分阶段。
因此，差分电荷转移到积分电容器CINTA和CINTB，并提供确定VOUT+和VOUT-的值的差分电荷，并且共模电压已抵消，没有对差分输出电压VOUT+-VOUT-的影响。在每个积分阶段后，开关电容器积分器电路32回到其采样模式，并且VOUT+和VOUT-的新值保持或维持直到下个积分阶段。
图12是本发明的零功率开关电容器放大器实施例的简化示意图。在图12中，开关电容器放大器32A包括开关电容器电路33A，除开关S5A和S5B省略之外该开关电容器电路33A可以与图9中相同。开关电容器放大器32A包括放大器36而不是图9中的积分器35，该放大器36具有由求和导体13连接到电容器CIN1的顶极板的其（-）输入和由求和导体14连接到电容器CIN2的顶极板的其（+）输入。
放大器36的（-）输入也连接到反馈电容器CFB1的顶极板和开关S7A的一个端子。（作为定义，图2和3中的比较器20、图9中的积分器35和图12中的放大器36认为是“处理”电路。）反馈电容器CFB1的底极板连接到开关S8A和S9A中的每个的一个端子。开关S8A的其他端子连接到开关S7A的其他端子，并且开关S9A的其他端子连接到放大器36的（+）输出，该（+）输出生成输出电压VOUT+。相似地，放大器36的（+）输入也连接到反馈电容器CFB2的顶极板和开关S7B的一个端子。反馈电容器CFB2的底极板连接到开关S8B和S9B中的每个的一个端子。开关S8B的其他端子连接到开关S7B的其他端子，并且开关S9B的其他端子连接到放大器36的（-）输出，该（-）输出生成输出电压VOUT+。时钟信号CK1和CK2与图9中相同，并如图9中开关电容器电路33控制图12中开关电容器电路33A中的相同开关。在图12中，时钟信号CK1也控制开关S7A、S7B、S8A和S8B，并且时钟信号CK2也控制开关S9A和S9B。开关电容器电路33A抵消输入共模信号分量，并在导体13和14上建立固定共模信号电平的操作与图9中基本相同。
应理解基本相似于图9中开关电容器电路33的开关电容器电路也可以用于增量累加调制器或增量累加ADC。
尽管本发明参考其若干特别实施例描述，但本领域技术人员能够不背离本发明的真实精神和保护范围对其所描述实施例做出各种修改。意图与权利要求中详述无实质不同，但以基本相同方式分别执行基本相同功能从而实现与所要求相同的结果的所有元素或步骤在本发明的保护范围内。例如，尽管图2和3中示出的本发明的实施例将MSB电容器C3和C2的连接从图4中示出的配置切换到图5中示出的配置，其中电容器C1、C2、C3和C4理想地相等以便实现共模输入电压分量的效果完全抵消，并同时在求和导体13和14的每个上建立固定共模电压VREF/2，但合适结果在一些情况下可以通过将LSB电容器中的一个与对应MSB电容器一起，并且以与该对应MSB电容器精确相同的方式来实现。这提供共模输入电压分量的较不完全的抵消，并也导致在求和导体13和14上建立的共模电压不同于VREF/2。这可以用求和导体电压VA+和VA-仍然保持在预定安全操作电压范围内的方式完成。

Claims (22)

1.一种开关电容器电路，包括：
（a）第一级，所述第一级接收第一和第二输入信号，并包括第一、第二、第三和第四输入电容器，并也包括开关的第一排列，所述第一排列经配置在第一阶段期间将所述第一输入信号耦合到所述第一输入电容器的底极板和所述第四输入电容器的顶极板，将所述第二输入信号耦合到所述第二输入电容器的底极板和所述第三输入电容器的顶极板，并将所述第一和第二输入电容器的所述顶极板耦合到第一基准电压，将所述第三和第四输入电容器的所述底极板耦合到所述第一供电电压，所述第一和第二输入信号由此在所述第一阶段期间采样；
（b）第二级，所述第二级具有第一和第二求和导体，所述第一和第二求和导体耦合到所述第一级，以便处理第一求和导体信号和第二求和导体信号从而产生第一和第二输出信号；
（c）所述第一级也包括开关的第二排列，所述第二排列经配置在第二阶段期间将所述第一和第二输入电容器的所述底极板耦合到第二基准电压，从而将所述第一输入电容器的所述顶极板耦合到所述第三输入电容器的所述顶极板，并将所述第二输入电容器的所述顶极板耦合到所述第四输入电容器的所述顶极板，从而抵消与源自所述第一和第二求和导体信号的所述第一和第二输入信号关联的共模分量的至少一部分，并也在所述第一和第二求和导体上建立预定共模电压，以便在与所述第一输入信号关联的电荷从所述第一和第三输入电容器转移到所述第一求和导体时，并在与所述第二输入信号关联的电荷从所述第四和第二输入电容器转移到所述第二求和导体时，将所述第一和第二求和导体信号保持在预定安全操作范围内。
2.根据权利要求1所述的开关电容器电路，包括SAR ADC，所述SAR ADC包括
（1）在所述第二级中的比较器，所述比较器用于在数个位测试操作中的每个期间比较所述第一求和导体信号和所述第二求和导体信号；
（2）在所述第一级中的第一CDAC，所述第一CDAC包括第一群二进制加权电容器和第一群开关，所述第一群二进制加权电容器包括每个都具有耦合到所述第一求和导体的第一端子的MSB电容器和多个LSB电容器，所述第一群开关用于将所述第一群的对应电容器的第二端子选择性耦合到所述第一基准电压或所述第二基准电压，所述第一群的所述LSB电容器的所述第二端子在所述采样期间选择性耦合到所述第一输入信号；
（3）SAR和控制电路，所述SAR和控制电路用于响应由所述比较器生成的输出信号控制所述第一群的所述开关；以及
（4）其中，在所述采样完成之后并在第一位的测试之前，所述SAR和控制电路控制所述第一群的所述开关，从而连接在所述第一和第二基准电压之间串联的所述第一群的所述MSB电容器和所述LSB电容器的所述第二端子，以充当在所述第一求和导体上生成所述预定共模电压信号分量的电容分压器。
3.根据权利要求2所述的开关电容器电路，包括在所述采样操作期间将所述第一求和导体耦合到所述第一基准电压的第一开关。
4.根据权利要求3所述的开关电容器电路，其中所述第一CDAC包括第二开关，在所述采样之后并在所述第一位的所述测试之前的电荷保持操作期间，所述第二开关将所述第一求和导体耦合到所述MSB电容器的所述第一端子。
5.根据权利要求4所述的开关电容器电路，包括第二CDAC，所述第二CDAC包括第二群二进制加权电容器和第二群开关，所述第二群二进制加权电容器包括每个都具有经耦合在第二求和导体上产生第二信号的第一端子的MSB电容器和多个LSB电容器，所述第二群开关用于将所述第二群的对应电容器选择性耦合到所述第一基准电压或所述第二基准电压，所述第二群的所述LSB电容器的所述第二端子在所述采样期间耦合到第二输入信号，其中所述第一群的所述MSB电容器的所述第一端子经耦合在所述采样期间接收所述第一输入信号，并且所述第二群的所述MSB电容器的所述第一端子经耦合在所述采样期间接收所述第二输入信号。
6.根据权利要求4所述的开关电容器电路，其中所述电荷保持操作依靠所述第一群的所述MSB电容器和所述LSB电容器执行。
7.根据权利要求4所述的开关电容器电路，其中所述第一群的第一开关在所述采样期间将所述第一群的所述MSB电容器的所述第二端子耦合到所述第一基准电压，并且所述第一群的其他开关在所述采样期间将所述第一群的所述LSB电容器的所述第二端子分别耦合到所述第一输入信号。
8.根据权利要求7所述的开关电容器电路，其中第一群的第一开关在电荷保持操作期间将MSB电容器的第二端子耦合到第一基准电压，并且第一群的其他开关在电荷保持操作期间将LSB电容器的第二端子分别耦合到第二基准电压。
9.根据权利要求2所述的开关电容器电路，其中所述第一和第二信号在所有位测试操作期间保持在所述第一和第二基准电压之间，并在所述位测试进行时向所述预定共模电压信号分量收敛。
10.根据权利要求2所述的开关电容器电路，其中在所述第一求和导体上的所述共模电压信号分量具有在所述第一和所述第二基准电压中间的电压。
11.根据权利要求2所述的开关电容器电路，其中所述位测试操作根据SAR算法响应于所述比较器与所述SAR和控制电路执行。
12.根据权利要求1所述的开关电容器电路，包括分别耦合到所述第一和第二求和二极管的第一和第二集成电路衬底二极管。
13.根据权利要求1所述的开关电容器电路，包括开关电容器积分器电路，所述开关电容器积分器电路在所述第二级中包括积分器、第一积分电容器和第二积分电容器。
14.根据权利要求1所述的开关电容器电路，包括开关电容器放大器电路，所述开关电容器放大器电路在所述第二级中包括放大器。
15.根据权利要求2所述的开关电容器电路，其中所述SAR ADC是差分模数转换器。
16.一种用于防止从差分输入信号采样的差分输入电荷漏泄的方法，所述差分输入信号等于在第一输入信号和第二输入信号之间的差，所述方法包括：
（a）通过将第一电容器的第一端子通过第一导体切换到第一基准电压，并将所述第一电容器的第二端子切换到所述第一输入信号，将所述第一输入信号采样到所述第一电容器上；
（b）通过将第二电容器的第一端子切换到第二输入信号，并将所述第二电容器的第二端子切换到所述第一基准电压，将所述第二输入信号采样到所述第二电容器上；
（c）在所述采样完成后，将所述第一导体从所述第一基准电压退耦；以及
（d）将所述第二电容器的所述第一端子切换到所述第一导体，从而将所述第二电容器的所述第一端子耦合到所述第一电容器的所述第一端子，将所述第二电容器的所述第二端子切换到所述第一基准电压，并将所述第一电容器的所述第二端子切换到第二基准电压，由此抵消源自所述第一导体的共模输入电压分量的至少一部分，在所述第一导体上保持所述采样差分电荷，在所述第一导体上建立预定共模电压分量，并也防止所述第一导体的所述电压具有允许所述漏泄发生的值。
17.根据权利要求16所述的方法，包括将所述第一输入信号和所述第二输入信号之间的差转换成数字信号，
其中步骤（a）包括通过将第一群的二进制加权LSB电容器的第一端子通过第一求和导体切换到第一基准电压，并将所述第一群的所述二进制加权LSB电容器的第二端子切换到第一输入信号，将所述第一输入信号采样到所述第一群的二进制加权LSB电容器中的每个上，其中所述第一群的二进制加权LSB电容器包括在所述第一电容器中；
其中步骤（b）包括将第一MSB电容器的第二端子切换到所述第一基准电压，并将所述第一MSB电容器的第一端子切换到所述第二输入信号，其中所述第一MSB电容器包括在所述第二电容器中，所述第一导体连接到比较器的第一输入；
其中步骤（c）包括在第一位的测试之前将所述第一导体从所述第一基准电压退耦；以及
其中步骤（d）包括将所述第一MSB电容器的所述第一端子切换到所述第一导体，由此将所述第一MSB电容器的所述第一端子耦合到所述第一群的所述二进制加权LSB电容器的所述第一端子，将所述第一MSB电容器的所述第二端子切换到所述第一基准电压，并将所述第一群的所述二进制加权LSB电容器的所述第二端子切换到第二基准电压；
所述方法进一步包括根据SAR算法通过操作所述比较器和各种开关产生所述数字信号，从而测试并设定与所述第一MSB电容器和所述第一群的LSB电容器分别对应的所述数字信号的连续位。
18.根据权利要求17所述的方法，包括将所述比较器的第二输入耦合到在所述第一和第二基准电压中间的基准电压。
19.根据权利要求17所述的方法，其中步骤（a）包括通过将第二群的二进制加权LSB电容器的第一端子通过第二求和导体切换到第一基准电压，并将所述第二群的所述二进制加权LSB电容器的第二端子切换到第二输入信号，将所述第二输入信号采样到所述第二群的所述二进制加权LSB电容器中的每个的所述第一端子上，并且其中步骤（a）也包括通过将第二MSB电容器的第一端子切换到所述第一输入信号，并将所述第二MSB电容器的第二端子切换到所述第一基准电压，将所述第一输入信号采样到所述第二MSB电容器的所述第二端子上；
并且其中步骤（b）包括将所述第二群的LSB电容器的所述第二端子切换到所述第一基准电压，将所述第二MSB电容器的所述第一端子切换到第二导体，并将所述第二MSB电容器的所述第二端子切换到所述第二基准电压。
20.根据权利要求19所述的方法，其中步骤（d）包括操作所述第一MSB电容器和所述第一群的LSB电容器作为电容分压器，从而在所述第一求和导体上生成所述预定共模电压信号分量。
21.根据权利要求17所述的方法，包括提供具有与所述最低有效的所述LSB电容器相同电容的虚拟电容器。
22.一种开关电容器电路，所述开关电容器电路用于将在第一和第二输入信号之间的差转换成数字信号，以便防止采样输入电荷漏泄，所述开关电容器电路包括：
（a）装置，所述装置用于通过将第一电容器的第一端子通过第一导体切换到第一基准电压，并将所述第一电容器的第二端子切换到第一输入信号，将信号输入到所述第一电容器上；
（b）装置，所述装置用于通过将第二电容器的第一端子切换到第二输入信号，并将所述第二电容器的第二端子切换到所述第一基准电压，将所述第二输入信号采样到所述第二电容器上；以及
（c）装置，所述装置用于将所述第二电容器的所述第一端子耦合到所述第一导体，从而将所述第二电容器的所述第一端子耦合到所述第一电容器的所述第一端子，将所述第二电容器的所述第二端子耦合到所述第一基准电压，并将所述第一电容器的所述第二端子耦合到第二基准电压，由此抵消源自所述第一导体的共模输入电压分量的至少一部分，在所述第一导体上保持所述采样差分电荷，在所述第一导体上建立所述预定共模电压分量，并防止所述第一导体的所述电压具有允许所述漏泄发生的值。
CN201280033287.7A 2011-05-04 2012-05-04 零功率采样sar adc电路和方法 Active CN103688468B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/068,192 2011-05-04
US13/068,192 US8581770B2 (en) 2011-05-04 2011-05-04 Zero-power sampling SAR ADC circuit and method
PCT/US2012/036529 WO2012151491A2 (en) 2011-05-04 2012-05-04 Zero-power sampling sar adc circuit and method

Publications (2)

Publication Number Publication Date
CN103688468A true CN103688468A (zh) 2014-03-26
CN103688468B CN103688468B (zh) 2017-01-18

Family

ID=47089900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280033287.7A Active CN103688468B (zh) 2011-05-04 2012-05-04 零功率采样sar adc电路和方法

Country Status (4)

Country Link
US (1) US8581770B2 (zh)
JP (1) JP6167100B2 (zh)
CN (1) CN103688468B (zh)
WO (1) WO2012151491A2 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135291A (zh) * 2014-07-15 2014-11-05 苏州大学 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
CN105591651A (zh) * 2014-11-07 2016-05-18 联发科技股份有限公司 逐次逼近寄存器型模数转换器及其相关方法
CN106059586A (zh) * 2016-05-27 2016-10-26 中国电子科技集团公司第二十四研究所 采样装置
CN107046422A (zh) * 2016-02-08 2017-08-15 美国亚德诺半导体公司 模数转换器中减少偏移的技术
CN107222214A (zh) * 2017-05-04 2017-09-29 深圳大学 一种电荷重分频数模转化器和主次逼近型模数转化器
CN107534416A (zh) * 2015-04-24 2018-01-02 瑞士优北罗股份有限公司 使用电荷消除器电路混频信号的方法和设备
CN108306644A (zh) * 2018-01-18 2018-07-20 西安电子科技大学 基于10位超低功耗逐次逼近型模数转换器前端电路
CN108880553A (zh) * 2018-07-05 2018-11-23 福建工程学院 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN109643191A (zh) * 2016-08-31 2019-04-16 麦孚斯公司 触碰检测方法及触碰检测装置
CN110365338A (zh) * 2018-03-26 2019-10-22 三星电子株式会社 用于跳过复位的模数转换器（adc）和模数转换方法
CN111034052A (zh) * 2017-10-24 2020-04-17 微芯片技术股份有限公司 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
CN111245438A (zh) * 2020-02-14 2020-06-05 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器
CN112313532A (zh) * 2018-06-19 2021-02-02 伟摩有限责任公司 共享采样转换电容器架构
CN113037287A (zh) * 2021-04-07 2021-06-25 西安交通大学 一种高精度逐次逼近性模数转换器的后台校准方法及系统

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570205B2 (en) * 2012-02-01 2013-10-29 Texas Instruments Incorporated Analog to digital converter with leakage current correction circuit
US9425758B2 (en) * 2012-09-17 2016-08-23 Samsung Electronics Co., Ltd. Wireless communication system with power amplifier mechanism and method of operation thereof
US8847805B1 (en) * 2013-06-17 2014-09-30 Power Integrations, Inc. Delta-sigma modulator with high input impedance
JP6155918B2 (ja) * 2013-07-11 2017-07-05 サンケン電気株式会社 サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路
US9300316B2 (en) * 2014-02-28 2016-03-29 Qualcomm Incorporated Voltage doubling circuit for an analog to digital converter (ADC)
CN104124973A (zh) * 2014-08-11 2014-10-29 东南大学 一种逐次逼近型模数转换器及其转换方法
CN106160745B (zh) * 2015-03-31 2019-05-24 智原微电子(苏州)有限公司 模拟数字转换装置及其初始化方法
KR101670440B1 (ko) * 2015-05-07 2016-10-28 고려대학교 산학협력단 저전력 고속 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
US9391627B1 (en) 2015-05-15 2016-07-12 Texas Instruments Incorporated Method and apparatus for reducing SAR input loading
KR20170010515A (ko) 2015-07-20 2017-02-01 삼성전자주식회사 적분기 및 sar adc를 포함하는 반도체 장치
US9608656B2 (en) * 2015-07-30 2017-03-28 National University Of Singapore Symmetrical capacitor arrays succesive approximation register (SAR) analog-to-digital converter (ADC)
CN105227142B (zh) * 2015-09-25 2017-10-17 中国电子科技集团公司第二十四研究所 一种低压折叠式共源共栅跨导放大器
WO2017079514A1 (en) * 2015-11-04 2017-05-11 Board Of Regents, The University Of Texas System Noise-shaping successive-approximation-register analog-to-digital converter
US9520891B1 (en) * 2015-11-17 2016-12-13 International Business Machines Corporation Successive approximation register converter
JP6650788B2 (ja) * 2016-03-07 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
WO2017158678A1 (ja) 2016-03-14 2017-09-21 オリンパス株式会社 Ａｄ変換器およびイメージセンサ
US10291249B2 (en) * 2016-07-18 2019-05-14 Analog Devices, Inc. Common mode rejection in a reservoir capacitor SAR converter
US10256831B2 (en) * 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
US10311962B2 (en) * 2017-02-23 2019-06-04 Mediatek Inc. Differential sampling circuit
US10284187B1 (en) * 2017-12-29 2019-05-07 Texas Instruments Incorporated High speed dynamic comparator with common mode stabilization
US10483994B2 (en) 2017-12-29 2019-11-19 Texas Instruments Incorporated Kickback compensation for a capacitively driven comparator
KR102664009B1 (ko) * 2018-03-26 2024-05-10 삼성전자주식회사 리셋을 스킵하는 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법
US10673455B2 (en) 2018-05-11 2020-06-02 Texas Instruments Incorporated Sample and hold circuit with indefinite holding time
US10516411B1 (en) 2018-07-11 2019-12-24 Analog Devices Global Unlimited Company Common mode rejection in reservoir capacitor analog-to-digital converter
EP3716487A1 (en) * 2019-03-27 2020-09-30 Nxp B.V. A capacitive sampling circuit
CN111756379B (zh) * 2019-03-27 2023-09-26 中芯国际集成电路制造(上海)有限公司 一种电容型sar adc
CN110324043B (zh) * 2019-04-24 2023-06-30 矽力杰半导体技术(杭州)有限公司 伪差分模数转换器
US10756748B1 (en) 2019-04-26 2020-08-25 Xilinx, Inc. Capacitor-enhanced comparator for switched-capacitor (SC) circuits with reduced kickback
CN110138387B (zh) * 2019-06-05 2020-11-03 中国电子科技集团公司第二十四研究所 一种基于单通道时间交织采样的sar adc及采样方法
KR102084918B1 (ko) * 2019-06-14 2020-03-05 울산과학기술원 Sar 기반의 증가형 아날로그 디지털 변환기
TWI685210B (zh) * 2019-06-14 2020-02-11 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
US11445137B2 (en) * 2019-07-17 2022-09-13 Semiconductor Components Industries, Llc Systems and methods for reference settling
US10715160B1 (en) 2019-09-13 2020-07-14 Analog Devices International Unlimited Company Low noise analog-to-digital converter
US11551745B2 (en) * 2020-01-30 2023-01-10 Texas Instruments Incorporated Computation in-memory architecture for analog-to-digital conversion
US11031946B1 (en) * 2020-02-19 2021-06-08 Dialog Semiconductor Apparatus and method for low-latency low-power analog-to-digital conversion with high input signals
TWI748735B (zh) * 2020-11-06 2021-12-01 瑞昱半導體股份有限公司 取樣暨保持電路及方法
TWI751958B (zh) * 2021-06-22 2022-01-01 國立中山大學 連續漸進式類比數位轉換器
KR102533579B1 (ko) * 2021-07-12 2023-05-16 금오공과대학교 산학협력단 잡음 변형 축차근사형 아날로그-디지털 변환기의 비교기 전압 이득 보정장치
KR20230057907A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 랜덤 리셋 신호를 이용한 커패시터 기반 디지털-아날로그 변환기 및 이를 포함하는 집적 회로
KR102520454B1 (ko) * 2021-11-25 2023-04-11 재단법인대구경북과학기술원 차동 바이폴라 구조에 기반하는 펄스 부스트 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US20030098808A1 (en) * 2001-11-12 2003-05-29 Nec Corporation Differential input A/D converter
US7432844B2 (en) * 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US20100194619A1 (en) * 2009-01-14 2010-08-05 Texas Instruments Incorporated Adc with low-power sampling
CN101807923A (zh) * 2009-06-12 2010-08-18 香港应用科技研究院有限公司 具有二进制加权电容器采样阵列和子采样电荷分配阵列的混合模数转换器(adc)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600322A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS analog-to-digital converter
JP3211793B2 (ja) * 1999-01-08 2001-09-25 日本電気株式会社 Ａｄ変換器
US6667707B2 (en) 2002-05-02 2003-12-23 Analog Devices, Inc. Analog-to-digital converter with the ability to asynchronously sample signals without bias or reference voltage power consumption
US7151475B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Minimized differential SAR-type column-wide ADC for CMOS image sensors
JP4652214B2 (ja) * 2005-11-18 2011-03-16 富士通セミコンダクター株式会社 アナログデジタル変換器
DE102008035215B4 (de) * 2008-07-29 2010-09-09 Texas Instruments Deutschland Gmbh Elektronisches Bauelement und Verfahren zur Analog-Digital-Wandlung unter Verwendung von sukzessiver Approximation
EP2296280B1 (en) 2009-09-10 2012-12-19 Stichting IMEC Nederland Asynchronous SAR ADC
US8223044B2 (en) * 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
JP5182351B2 (ja) * 2010-11-15 2013-04-17 富士通セミコンダクター株式会社 アナログデジタル変換器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US20030098808A1 (en) * 2001-11-12 2003-05-29 Nec Corporation Differential input A/D converter
US7432844B2 (en) * 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US20100194619A1 (en) * 2009-01-14 2010-08-05 Texas Instruments Incorporated Adc with low-power sampling
CN101807923A (zh) * 2009-06-12 2010-08-18 香港应用科技研究院有限公司 具有二进制加权电容器采样阵列和子采样电荷分配阵列的混合模数转换器(adc)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135291B (zh) * 2014-07-15 2017-08-11 苏州大学 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
CN104135291A (zh) * 2014-07-15 2014-11-05 苏州大学 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
CN105591651B (zh) * 2014-11-07 2018-12-14 联发科技股份有限公司 逐次逼近寄存器型模数转换器及其相关方法
CN105591651A (zh) * 2014-11-07 2016-05-18 联发科技股份有限公司 逐次逼近寄存器型模数转换器及其相关方法
CN107534416A (zh) * 2015-04-24 2018-01-02 瑞士优北罗股份有限公司 使用电荷消除器电路混频信号的方法和设备
CN107046422A (zh) * 2016-02-08 2017-08-15 美国亚德诺半导体公司 模数转换器中减少偏移的技术
CN106059586A (zh) * 2016-05-27 2016-10-26 中国电子科技集团公司第二十四研究所 采样装置
CN106059586B (zh) * 2016-05-27 2019-07-02 中国电子科技集团公司第二十四研究所 采样装置
CN109643191A (zh) * 2016-08-31 2019-04-16 麦孚斯公司 触碰检测方法及触碰检测装置
CN107222214A (zh) * 2017-05-04 2017-09-29 深圳大学 一种电荷重分频数模转化器和主次逼近型模数转化器
CN107222214B (zh) * 2017-05-04 2020-10-23 深圳大学 一种电荷重分配数模转化器和逐次逼近型模数转化器
CN111034052B (zh) * 2017-10-24 2024-02-23 微芯片技术股份有限公司 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
CN111034052A (zh) * 2017-10-24 2020-04-17 微芯片技术股份有限公司 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
CN108306644A (zh) * 2018-01-18 2018-07-20 西安电子科技大学 基于10位超低功耗逐次逼近型模数转换器前端电路
CN108306644B (zh) * 2018-01-18 2021-04-20 西安电子科技大学 基于10位超低功耗逐次逼近型模数转换器前端电路
CN110365338A (zh) * 2018-03-26 2019-10-22 三星电子株式会社 用于跳过复位的模数转换器（adc）和模数转换方法
CN110365338B (zh) * 2018-03-26 2024-03-19 三星电子株式会社 用于跳过复位的模数转换器（adc）和模数转换方法
CN112313532A (zh) * 2018-06-19 2021-02-02 伟摩有限责任公司 共享采样转换电容器架构
CN112313532B (zh) * 2018-06-19 2024-03-22 伟摩有限责任公司 共享采样转换电容器架构
CN108880553B (zh) * 2018-07-05 2021-12-10 福建工程学院 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN108880553A (zh) * 2018-07-05 2018-11-23 福建工程学院 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN111245438A (zh) * 2020-02-14 2020-06-05 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器
CN111245438B (zh) * 2020-02-14 2022-05-20 西安交通大学 一种前馈式无源噪声整形逐次逼近型模数转换器
CN113037287A (zh) * 2021-04-07 2021-06-25 西安交通大学 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN113037287B (zh) * 2021-04-07 2023-10-20 西安交通大学 一种高精度逐次逼近性模数转换器的后台校准方法及系统

Also Published As

Publication number Publication date
US8581770B2 (en) 2013-11-12
CN103688468B (zh) 2017-01-18
WO2012151491A3 (en) 2013-01-31
US20120280841A1 (en) 2012-11-08
WO2012151491A2 (en) 2012-11-08
JP2014513496A (ja) 2014-05-29
JP6167100B2 (ja) 2017-07-19

Similar Documents

Publication Publication Date Title
CN103688468A (zh) 零功率采样sar adc电路和方法
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
US7965218B2 (en) Sar adc
CN101523727B (zh) 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器
US8786484B2 (en) Analogue to digital converter, an integrated circuit and medical device
CN104124970B (zh) 可编程放大输入信号振幅的sar模拟数字转换器及其方法
US20030206038A1 (en) Analog-to-digital converter with the ability to asynchronously sample signals without bias or reference voltage power consumption
US8441386B2 (en) Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters
EP2171853B1 (en) Sar analog-to-digital converter with large input range
WO2016127824A1 (zh) 应用于单端sar adc的二进制电容阵列及其冗余校准方法
CN105959006A (zh) 逐次逼近型模数转换器校准电路
CN106063131B (zh) 用于模数转换器(adc)的电压倍增电路
US9748965B2 (en) Pipeline ADC and reference load balancing circuit and method to balance reference circuit load
CN105720979A (zh) 具有片内储能电容的sar adc的校准技术
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
US10218268B1 (en) Voltage reference circuit and method of providing a voltage reference
CN107248864B (zh) 基于权重校准的高精度模数转换器及转换方法
TWI778155B (zh) 用於在sar adc中實現寬輸入共模範圍而無額外的主動電路系統之方法及設備
JP4684028B2 (ja) パイプラインａ／ｄ変換器
CN102177658B (zh) 开关电容器流水线级
CN107171667B (zh) 逐次逼近型模数转换器及其自检测方法
US9935648B1 (en) Reducing reference charge consumption in analog-to-digital converters
TWI509996B (zh) 可編程放大輸入信號振幅之逐漸逼近式類比數位轉換器（ｓａｒ ａｄｃ）及其方法
JP3851305B2 (ja) アナログ−デジタル変換回路
Zhang et al. A 11-bit 1.2 V 40.3 μW SAR ADC with self-dithering technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant