CN110365338B - 用于跳过复位的模数转换器(adc)和模数转换方法 - Google Patents
用于跳过复位的模数转换器(adc)和模数转换方法 Download PDFInfo
- Publication number
- CN110365338B CN110365338B CN201910234763.5A CN201910234763A CN110365338B CN 110365338 B CN110365338 B CN 110365338B CN 201910234763 A CN201910234763 A CN 201910234763A CN 110365338 B CN110365338 B CN 110365338B
- Authority
- CN
- China
- Prior art keywords
- digital
- analog
- capacitor
- bit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 486
- 230000004044 response Effects 0.000 claims description 56
- 238000005070 sampling Methods 0.000 claims description 34
- 230000008859 change Effects 0.000 claims description 15
- 230000001276 controlling effect Effects 0.000 description 15
- 230000015654 memory Effects 0.000 description 11
- 230000002441 reversible effect Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- UDQDXYKYBHKBTI-IZDIIYJESA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (2e,4e,6e,8e,10e,12e)-docosa-2,4,6,8,10,12-hexaenoate Chemical compound CCCCCCCCC\C=C\C=C\C=C\C=C\C=C\C=C\C(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 UDQDXYKYBHKBTI-IZDIIYJESA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 102100038693 5'(3')-deoxyribonucleotidase, mitochondrial Human genes 0.000 description 1
- 101100410404 Arabidopsis thaliana PUMPKIN gene Proteins 0.000 description 1
- 102100028449 Arginine-glutamic acid dipeptide repeats protein Human genes 0.000 description 1
- 101150095057 DPB2 gene Proteins 0.000 description 1
- 101001061654 Homo sapiens Arginine-glutamic acid dipeptide repeats protein Proteins 0.000 description 1
- 101150049144 Nt5m gene Proteins 0.000 description 1
- 101100117352 Schizosaccharomyces pombe (strain 972 / ATCC 24843) dnt1 gene Proteins 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
提供一种用于跳过复位的模数转换器(ADC)和模数转换方法。所述ADC跳过复位操作,在维持先前周期中的与第二位组对应的电容器单元的连接的同时,调节与第一位组对应的电容器单元的连接,并输出与模拟信号对应的数字信号。
Description
本申请要求于2018年3月26日提交至韩国知识产权局的第10-2018-0034596号韩国专利申请的权益和于2018年12月24日提交至韩国知识产权局的第10-2018-0168593号韩国专利申请的权益,所述韩国专利申请的全部公开出于所有目的通过引用包含于此。
技术领域
以下描述涉及一种模数转换技术。
背景技术
由人使用的用于通信的物理量(诸如,电压、电流和信号的电平)是模拟值,然而,包括在电子装置中的数字电路使用数字值进行操作。因此,模数转换器(ADC)是用于人与电子装置之间的通信或不同的电子装置之间的通信的必要电路。ADC是包括在用于执行各种功能的模块中的组件,并且用在各种领域中。例如,在无线通信系统中,ADC将接收到的模拟信号转换为数字信号。由于技术进步的速度,总是需要更快、更小且更有效的ADC。
特别地,被配置为使用逐次逼近(successive approximation)方法从模拟信号生成数字信号的逐次逼近寄存器(SAR)ADC可以以相对小的面积来实现,并可消耗相对少量的功率,以便适用于便携式电子装置(诸如,便携式多媒体播放器(PMP)、移动电话和笔记本电脑)。
发明内容
提供本发明内容以简化的形式介绍将在以下具体实施方式中进一步描述的构思的选择。本发明内容不意在标识要求保护的主题的关键特征或必要特征,也不意在用于帮助确定要求保护的主题的范围。
在一个总体方面,一种模数转换器(ADC)包括:数模转换器(DAC);第一开关单元,被配置为:控制是否连接DAC和被配置为接收输入信号的输入端子;比较器;第二开关单元,被配置为:控制DAC与比较器之间的连接;控制器,被配置为:控制第一开关单元、第二开关单元、DAC以及比较器。
输入端子可包括:被配置为接收第一输入信号的第一输入端子和被配置为接收第二输入信号的第二输入端子。DAC可包括:第一电容器组和第二电容器组。第一电容器组可包括:与被配置为接收数字控制信号的第一控制输入端子和第一公共节点连接的电容器,第二电容器组可包括与被配置为接收数字控制信号的第二控制输入端子和第二公共节点连接的电容器。比较器可包括正输入端和负输入端。
第一开关单元可被配置为:在输入信号的采样期间,连接DAC和输入端子,并被配置为:响应于采样被终止,将DAC与输入端子断开。
第一电容器组可包括:第一电容器控制开关单元,被配置为:响应于数字控制信号,控制施加到与每个位对应的电容器的电压。第二电容器组可包括:第二电容器控制开关单元,被配置为:响应于数字控制信号,控制施加到与每个位对应的电容器的电压。
第一开关单元可被配置为:在第一连接配置状态期间,维持第一输入端子与第二公共节点之间的断开,并维持第二输入端子与第一公共节点之间的断开。第二开关单元可被配置为:在第一连接配置状态期间,维持第一公共节点与负输入端之间的断开,并维持第二公共节点与正输入端之间的断开。
第一开关单元可被配置为:在第二连接配置状态期间,维持第一输入端子与第一公共节点之间的断开,并维持第二输入端子与第二公共节点之间的断开。第二开关单元可被配置为:在第二连接配置状态期间,维持第一公共节点与正输入端之间的断开,并维持第二公共节点与负输入端之间的断开。
所述ADC可被配置为:交替地切换第一连接配置状态和第二连接配置状态。
DAC可包括与第一位范围和第二位范围对应的多个电容器单元,并可被配置为:调节供应给第一位范围内的与从控制器接收的数字控制信号对应的电容器单元的一端的电压。
第一位范围可以是包括最低有效位(LSB)到第m位的低位范围,第二位范围可以是包括第(m+1)位到最高有效位(MSB)的高位范围,m可以是LSB与MSB之间的整数。
控制器可被配置为:生成用于从MSB到低位范围内的LSB顺序地改变供应给与每个位对应的电容器单元的一端的电压的数字控制信号。
DAC可被配置为:在维持与高位范围对应的电容器单元的先前模数转换周期中的连接的同时,对针对当前模数转换周期的输入信号进行采样。
DAC可被配置为:初始化与低位范围对应的电容器单元并对输入信号进行采样。
DAC可被配置为:将第一电源连接到与低位范围对应的电容器单元中的电容器对的一个电容器的一端,并将第二电源连接到另一个电容器的一端,以初始化与低位范围对应的电容器单元。
DAC可被配置为:响应于在第二连接配置状态期间与低位范围对应的电容器单元被初始化并且输入端子和DAC被断开,将分配给与高位范围对应的电容器单元的控制信号的值设置为初始设置值。
控制器可被配置为:响应于完成所述多个电容器单元的电压的调节,生成与所述多个电容器单元的每个连接状态对应的数字输出。
比较器可被配置为:基于从DAC接收的第一转换电压与第二转换电压之间的比较的结果,生成比较信号。
比较器可被配置为:在当前模数转换周期期间以低位范围内的位的降序生成针对每个位的比较信号。控制器可被配置为:基于比较信号,生成用于确定是否改变供应给与每个位对应的电容器单元的电压的数字控制信号。
控制器可被配置为:响应于与输入信号对应的值超出低位范围,从高位范围的MSB到低位范围的LSB顺序地生成用于调节DAC的电容器单元的控制信号。
控制器可被配置为:响应于DAC中的与低位范围对应的电容器单元指示最小值或最大值,确定与输入信号对应的值超出低位范围。
在另一总体方面,一种模数转换方法包括:使用输入端子接收输入信号,通过第一开关单元控制是否接DAC和输入端子,通过第二开关单元控制DAC与比较器之间的连接,控制第一开关单元、第二开关单元、DAC以及比较器。
其他特征和方面从以下具体实施方式、附图和权利要求将是清楚的。
附图说明
图1示出模数转换的示例。
图2和图3示出模数转换的示例。
图4示出在模数转换期间跳过复位操作的示例。
图5是示出模数转换器(ADC)的配置的示例的框图。
图6A和图6B示出数模转换器(DAC)的配置的示例。
图7示出与一个位对应的的电容器单元的配置的示例。
图8示出ADC的配置的另一示例。
图9示出ADC的路径的选择的示例。
图10示出ADC的时序。
图11和图12简要地示出图9的ADC的路径的示例。
图13是示出模数转换方法的示例的流程图。
图14示出通过ADC控制每个电容器单元的示例。
图15是示出图13的模数转换方法的另一示例的流程图。
图16A至图16J示出控制包括在ADC中的DAC的电容器单元的处理的示例。
图17示出ADC的功耗的示例。
贯穿附图和具体实施例方式,除非另有描述或提供,否则相同的附图参考标号将被理解为表示相同的元件、特征和结构。附图可能不按比例绘制,并且为了清楚、说明和方便,附图中的元件的相对尺寸、比例和描绘可被夸大。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而,在理解本申请的公开之后,在此描述的方法、设备和/或系统的各种改变、修改和等同物将是明显的。例如,在此描述的操作的顺序仅是示例,并且操作的顺序不限于在此阐述的顺序,除了必须按特定顺序发生的操作之外,可在理解本申请的公开之后,对在此描述的操作的顺序进行改变将是清楚的。此外,为了更加清楚和简明,可省略对本领域中已知的特征的描述。
在此描述的特征可以以不同形式实现,并且将不被解释为限于在此描述的示例。相反,在此描述的示例仅被提供以示出实施在此描述的方法、设备和/或系统的许多可能的方式中的一些方式,这在理解本申请的公开之后将是清楚的。
可对以下示例进行各种修改。这里,示例不被解释为限于本公开,而应被理解为包括本公开的理念和技术范围内的所有变化、等同物和替代物。
在此使用的术语仅为了描述特定示例的目的,而不意在限制示例。如在此使用的,除非上下文另外清楚地指示,否则单数形式也意在包括复数形式。还应理解,当在本说明书中使用术语“包括”和/或“包含”时,表明存在陈述的特征、整数、步骤、操作、元件、组件或它们的组合,但不排除存在或增加一个或多个其他的特征、整数、步骤、操作、元件、组件和/或它们的组。
除非在此另外定义,否则在此使用的所有术语(包括技术术语和科学术语)具有与通常理解的含义相同的含义。除非在此另外定义,否则通用词典中定义的术语应被解释为具有与在相关领域中的上下文含义匹配的含义,并且将不被解释为理想化或过于形式化的含义。
在下文中,将参照附图详细描述示例,附图中的相同的参考标号始终表示相同的元件。
图1示出模数转换的示例。
模数转换器(ADC)110将模拟类型的输入信号101转换为数字类型的输出信号102。例如,ADC 110被实现为逐次逼近寄存器(SAR)ADC。
SAR ADC针对每个逐次逼近周期确定单个位。SAR ADC针对“N”个逐次逼近周期中的每个周期执行位确定操作,以获取指示模拟信号的N位数字信号。“N”是等于或大于“1”的整数。例如,输入信号101的幅度范围(例如,信号幅度的最小值和最大值)被相等地划分为2N个值,N位数字码被映射到2N个值中的每个值。SAR ADC生成指示2N个值之中的与输入信号101的实际幅度最相似的值的输出信号102。使用SAR ADC的模拟信号的转换需要与数字信号的分辨率成线性比例的转换时间。
在下文中,描述模数转换的逐步操作。
图2和图3示出模数转换的示例。在图3中,Vref+指示供应到电路的最高参考电压,Vref-表示供应到电路的最低参考电压。
例如,当输入信号微小地改变时,ADC在维持与高位(upper bit)对应的电容器的连接的同时,控制与低位(low bit)对应的电容器的连接,以节省功率。例如,生物信号(例如,心电图(ECG)信号)的幅度随着时间微小地改变,生物信号的差分信号的幅度随着时间更加微小地改变。因此,ADC通过控制与部分位范围对应的电容器,将微小地改变的输入信号表示为适当的数字信号。例如,随着时间微小地改变的输入信号是指示在先前模数转换周期中采样的信号的值与在当前模数转换周期中采样的信号的值之间的差趋向于小于预定阈值的信号。
ADC通过经由改变如上所述的随着时间微小地改变的输入信号的部分有效位而不是改变全部有效位,生成与在任意模数转换周期中获取的模拟输入对应的最终数字输出,以低功率进行操作。例如,ADC从在先前模数转换周期中存储的采样值,存储针对先前模数转换周期而确定的数字输出中的部分高位。ADC通过针对每个单独位增加或减少剩余低位,来搜索与在当前模数转换周期中采样的模拟输入对应的值。
如上所述,以下对ADC的用于将模拟输入的输入电压Vin转换为N位数字码(digitalcode)的操作进行分类。
参照图2,ADC执行采样操作210。采样操作210是使用电容器对输入信号进行采样的操作。输入信号具有输入电压Vin。在采样操作210中,共模电压VCM被施加到电容器的一端。此外,如图3的曲线图300中所示,在采样操作210期间,转换电压Vtop被采样并被保持为输入电压Vin。
此外,ADC执行转换操作220。转换操作220是通过切换到采样的输入信号被保持的状态来调节施加到电容器的电压的操作。例如,如图2中所示,漏极电压VDD被施加到部分电容器,源极电压VSS被施加到其他电容器。ADC基于以施加到电容器的电压为基础确定的转换电压Vtop来生成数字输出。ADC顺序地控制电容器的与位对应的连接,以如曲线图300中所示地分阶段调节转换电压Vtop。
ADC执行复位操作230。复位操作230是对电容器的连接进行复位以生成用于下一个模数转换周期的数字输出的操作。例如,ADC将施加到每个电容器的电压复位为共模电压VCM。如曲线图300中所示,当电容器的连接被ADC复位时,转换电压Vtop返回至采样操作210期间的输入电压Vin。
上述采样操作210、转换操作220和复位操作230仅是被逻辑地区分的操作的示例。例如,部分或全部操作被合并并且被执行,或者操作在操作被清楚地物理地分离的状态下操作被执行。
针对低功率操作,ADC被设计为跳过上述复位操作230。以下将描述与跳过复位操作230相关联的结构。
图4示出在模数转换期间跳过复位操作的示例。
用于如上所述地微小地改变信号的ADC主要改变施加到与低位对应的电容器的组合的电压,并维持施加到与高位对应的电容器的组合的电压。图4示出ADC通过跳过复位操作在当前模数转换周期中使用在先前模数转换周期中施加到与高位对应的电容器的组合的电压的示例。
ADC类似于图2和图3地执行转换操作。例如,在图4的第一转换操作410中,ADC将施加到每个电容器的一端的电压从共模电压VCM调节到漏极电压VDD或源极电压VSS。在图4中,例如,由与调节的连接对应的电容器指示的参考电压Vref是0.375V。
在第一转换操作410之后,ADC通过跳过复位操作执行采样操作420。例如,ADC将电源(例如,具有电压V0的电源)连接到每个电容器的另一端,并对电源进行采样。
ADC执行第二转换操作430以调节参考电压Vref。例如,ADC对电源进行采样,并隔离对电源的连接,以保持与电源对应的电荷。ADC将施加到每个电容器的另一端的电压调节为共模电压VCM。例如,由电容器指示的参考电压Vref是-0.375V。
因此,即使当在先前模数转换周期中与高位对应的电容器的连接未被复位时,ADC也在当前模数转换周期中恢复与高位对应的电压。
然而,如以上参照图4所述,当ADC仅控制电容器的连接时,参考电压Vref的符号被反转。在下文中,给出了如下操作的描述:在逐次模数转换周期(例如,第一周期和第二周期)期间,ADC通过将电容器的连接切换并转到输入电源和控制器,在维持与高位对应的电压的适当的符号和幅度的同时,生成与模拟输入对应的数字输出。
图5示出ADC的配置的示例。
参照图5,ADC包括路径切换单元510、数模转换器(DAC)520以及控制器530。
路径切换单元510针对每个模数转换周期交替地改变DAC 520的与控制器530的节点和输入端子连接的节点。路径切换单元510包括至少一个开关元件。
例如,每个输入端子是被配置为接收第一输入信号的第一输入端子和被配置为接收第二输入信号的第二输入端子中的一个。具有第一输入信号的幅度和第二输入信号的幅度的中间值的信号被假设为参考信号。第一输入信号是通过将差分值(differentialvalue)加到参考信号而获得的信号,第二输入信号是通过从参考信号减去差分值而获得的信号。
例如,路径切换单元510可包括第一开关单元511和第二开关单元512。第一开关单元511控制是否连接DAC 520和被配置为接收输入信号的输入端子。例如,第一开关单元511控制输入端子与DAC 520的前端之间的连接。第二开关单元512控制DAC 520与比较器531之间的连接。例如,第二开关单元512控制DAC 520的后端与控制器530的前端之间的连接。在本公开中,前端和后端分别与任意元件的输入节点和输出节点对应。例如,DAC 520的前端的第一节点和后端的第一节点是公共节点,DAC 520的前端的第二节点和后端的第二节点是公共节点。第一开关单元511和第二开关单元512中的每个包括至少一个开关元件。
第一开关单元511在第一周期期间切换第一输入端子与DAC 520的第一前端之间的连接。第一开关单元511在第一周期期间切换第二输入端子与DAC 520的第二前端之间的连接。第一开关单元511在第一周期之后的第二周期期间切换第一输入端子与DAC 520的第二前端之间的连接。第一开关单元511在第二周期期间切换第二输入端子与DAC 520的第一前端之间的连接。第一开关单元511进行操作,使得DAC 520对输入信号501进行采样,并且第一开关单元511在每个周期的部分(例如,采样间隔)期间连接输入端子和DAC 520的前端。第一开关单元511在输入信号的采样期间连接输入端子和DAC 520,并在采样被终止时将输入端子与DAC 520断开。
第二开关单元512在第一周期期间连接DAC 520的第一后端和控制器530的第一前端。第二开关单元512在第一周期期间连接DAC 520的第二后端和控制器530的第二前端。第二开关单元512在第一周期之后的第二周期期间连接DAC 520的第一后端和控制器530的第二前端。第二开关单元512在第二周期期间连接DAC 520的第二后端和控制器530的第一前端。
因此,上述第一开关单元511和上述第二开关单元512通过针对每个模数转换周期交替地改变与DAC 520的节点连接的节点,来适当地将DAC 520的输出传送至控制器530。第一周期是元件在正常连接状态下连接的周期,第二周期是元件在反向连接(inverseconnection)状态下连接的周期。第一周期和第二周期被交替地重复。
DAC 520包括第一电容器组和第二电容器组。第一电容器组包括与第一公共节点和被配置为接收数字控制信号的第一控制输入端子连接的电容器。第二电容器组包括与第二公共节点和被配置为接收数字控制信号的第二控制输入端子连接的电容器。以下将描述第一控制输入端子、第一公共节点、第二控制输入端子以及第二公共节点。DAC 520基于第一电容器组和第二电容器组采样并保持通过输入端子获取的模拟输入。例如,响应于DAC520连接到输入端子,DAC 520对通过输入端子获取的输入信号501进行采样。响应于在输入信号501被采样之后DAC 520通过上述路径切换单元510与输入端子断开,DAC 520保持电荷。
DAC 520基于从控制器530反馈的保持模拟信号和控制信号来确定转换信号。例如,DAC 520将与每个位对应的电容器连接到地(GND)或电源,以基于多个电容器的电容来分布保持的电荷。从控制器530反馈的控制信号是用于确定是否将每个电容器连接到地或电源的信号。
DAC 520将确定的转换信号传送至控制器530。在本公开中,转换信号表示与由控制信号指示的数字码对应的电压。例如,当控制信号与具有“N”位的数字码对应时,转换信号的电压范围被划分为2N个电压值。转换信号具有2N个电压值之中的由控制信号指示的电压值。转换信号表示由电容器指示的电压,在电容器中,电荷基于响应于控制信号而改变的连接状态被重新分布。
控制器530控制第一开关单元511、第二开关单元512、DAC 520以及比较器531。例如,控制器530响应于转换信号生成控制信号,并响应于当前模数转换周期的结束生成与模拟输入对应的数字输出。控制器530通过基于控制信号顺序地控制与预定位范围对应的电容器的连接,来调节转换信号。当预定位范围内的所有电容器的连接被控制时,控制器530生成最后的控制信号作为输出信号509。响应于位超出需要被改变以表示输入信号501的位范围,控制器530生成通过控制与所有位对应的电容器的连接而生成的控制信号作为输出信号509。如图5中所示,控制器530包括比较器531和控制元件532,然而,示例不限于此,例如,比较器531可以是独立的元件。比较器531包括正输入端和负输入端,并基于从DAC 520输出的转换电压生成比较信号。响应于比较信号,控制元件532生成用于控制DAC 520的控制信号。例如,控制元件532基于比较信号来生成用于确定是否改变供应给与每个位对应的电容器单元的电压的控制信号。
位范围是指示可由DAC 520表示的部分位的范围。例如,当DAC 520的位的总数是“n”时,预定位范围包括“m”个位。在这个示例中,“n”和“m”是大于或等于“1”的整数,并且“m”小于或等于“n”。
此外,控制器530控制路径切换单元510。例如,控制器530指示第一开关单元511和第二开关单元512中的每个开关单元改变路径的时序。
图6A和图6B示出DAC的配置的示例。
图6A示出图5的DAC 520的电容器单元的结构的示例。
在本公开中,电容器单元包括与任意位对应的电容器对。例如,与任意位对应的电容器单元包括第一电容器组中的与该位对应的第一电容器对672,以及与该位对应的第二电容器对682。第一电容器对672包括第一电容器组中的与该位对应的两个第一电容器。第二电容器对682包括第二电容器组中的与该位对应的两个第二电容器。第一电容器组是连接到第一公共节点的电容器的集合,第二电容器组是连接到第二公共节点的电容器的集合。电容器单元基于位来分类,并且电容器组基于公共节点连接关系来分类。
参照图6A,DAC 520包括与低位范围610和高位范围620对应的多个电容器单元。例如,当“n”个电容器单元被提供时,低位范围610是最低有效位(LSB)(例如,第一位)到第m位的范围,高位范围620是第(m+1)位到最高有效位(MSB)(例如,第n位)的范围。在这个示例中,“n”和“m”是大于或等于“1”的整数,并且“m”小于或等于“n”。多个电容器单元中的每个电容器单元包括具有与每个位位置对应的电容的电容器。例如,与LSB对应的电容器单元包括具有基本电容Cu的电容器,与从LSB之后的位的第i位(例如,第二位)对应的第i电容器单元包括具有电容2i-2Cu的电容器。因此,与第一位和第二位对应的电容器包括具有基本电容Cu的电容器。在附图中,通过省略基本电容Cu来表示每个电容器的电容。
DAC 520调节低位范围610内的与从控制器反馈的控制信号对应的电容器单元的电压。
每个电容器单元包括第一电容器控制开关单元671、第一电容器对672、第二电容器控制开关单元681以及第二电容器对682。第一电容器控制开关单元671切换第一电容器对672与第一电源691之间的连接。第二电容器控制开关单元681切换第二电容器对682与第二电源692之间的连接。如图6中所示,第一电容器控制开关单元671和第一电容器对672属于上电容器组(upper capacitor group),第二电容器控制开关单元681和第二电容器对682属于下电容器组(lower capacitor group),然而,示例不限于此。
第一电容器控制开关单元671响应于数字控制信号,控制施加到与每个位对应的电容器的电压。例如,第一电容器控制开关单元671基于从控制器接收的控制信号,将第一电容器对672连接到第一电源691(例如,用于供应漏极电压VDD的电源)或第二电源692(例如,用于供应源极电压VSS的电源)。第二电容器控制开关单元681响应于数字控制信号,控制施加到与每个位对应的电容器的电压。例如,第二电容器控制开关单元681基于从控制器接收的控制信号,将第二电容器对682连接到第一电源691或第二电源692。例如,与从LSB的第i位对应的第i电容器单元的第一电容器对672和第二电容器对682具有电容2i-2Cu。在这个示例中,当控制信号指示针对第i位的值“1”时,第i电容器单元的第一电容器控制开关单元671将第一电容器对672连接到第一电源691,第i电容器单元的第二电容器控制开关单元681将第二电容器对682连接到第二电源692。在这个示例中,“i”是大于或等于“2”且小于或等于“n”的整数。第一电容器单元的电容器和第二电容器单元的电容器具有电容Cu。
图6B示出与任意位对应的电容器单元的部分。为了便于描述,图6B示出电容器单元的上部(upper portion)(例如,与第一电容器组对应的部分)。图6B的描述同样适用于电容器单元的下部(lower portion)(例如,与第二电容器组对应的部分)。
参照图6B,电容器单元的上部包括第一电容器控制开关单元671和第一电容器对672。例如,第一电容器对672包括包含两个第一电容器的电容器对。第一电容器的一端连接到第一电源691或第二电源692。例如,第一电容器控制开关单元671基于控制信号将第一电源691或第二电源692连接到每个电容器。控制信号表示需要由每个电容器单元指示的位值,并且电容器与第一电源691和第二电源692之间的连接状态基于需要由相应的电容器单元指示的位值来确定。第一电容器的另一端和另一电容器单元的其他端形成公共节点,并且公共节点连接到比较器的前端。
在一个示例中,在操作601中,当位值“1”由电容器单元指示时,第一电容器控制开关单元671将第一电容器的一端连接到第一电源691。在另一示例中,在操作602中,当位值“0”由电容器单元指示时,第一电容器控制开关单元671将第一电容器的一端连接到第二电源692。在另一示例中,在操作603中,当电容器单元被初始化时,第一电容器控制开关单元671将第一电容器对672的一个第一电容器的一端连接到第一电源691,并将另一个第一电容器的一端连接到第二电源692。
在本公开中,初始化与任意位对应的电容器单元的操作指示调节电源与电容器单元的连接的操作。例如,初始化电容器单元的操作是将电容器单元中的电容器对的一个电容器的一端连接到第一电源691并将另一个电容器的一端连接到第二电源692的操作。与任意位对应的电容器单元被初始化的状态是电容器对的一个电容器的一端连接到第一电源691并且另一个电容器的一端连接到第二电源692的状态。
DAC将包括在电容器单元中的电容器的一端连接到第一电源691或第二电源692,以控制电容器单元指示与控制信号对应的位。
图7示出电容器单元的配置的示例。
参照图7,电容器单元包括如上所述的第一电容器控制开关单元671和第一电容器对672。例如,第一电容器控制开关单元671包括反相器对,第一电容器对672包括电容器对。
在电容器单元中,被配置为控制电容器720与第一电源791或第二电源792之间的连接的开关被实现为反相器710。反相器710响应于控制信号(例如,控制电压Vctrl)将电容器720的一端连接到第一电源791或第二电源792。如图7中所示,虽然第一电源791供应漏极电压VDD并且第二电源792供应源极电压VSS,但是示例不限于此。例如,如图7中所示,电容器720的另一端连接到公共节点,公共节点的电压由Vtop来表示。第一电容器组(例如,上电容器组)包括与第一公共节点和被配置为接收上述数字控制信号的第一控制输入端子连接的电容器。第二电容器组(例如,下电容器组)包括与第二公共节点和被配置为接收上述数字控制信号的第二控制输入端子连接的电容器。
图8示出ADC的配置的另一示例。
如图8中所示,第一开关单元811和第二开关单元812被实现为复用器(MUX)。然而,示例不限于此。响应于路径控制信号从异步控制元件832被反馈,第一开关单元811和第二开关单元812交替地改变第一信号VinP和第二信号VinN被提供的路径。以下将参照图11和图12描述通过第一开关单元811和第二开关单元812改变路径的示例。
在图8中,DAC 820被实现为10位分裂电容器(split capacitor)DAC(CDAC)。如图8中所示,10位分裂CDAC包括与每个位对应的电容器对。与第i位对应的电容器对的每个电容器具有与2i-2倍基本电容对应的电容。例如,在10位分裂CDAC中,与第一位和第二位对应的电容器对的电容器均具有与20倍基本电容对应的电容,与第十位对应的电容器对的电容器均具有与28倍基本电容对应的电容。为了便于描述,图8仅示出上电容器,下电容器的描述在此被省略。
如图8中所示,控制器830可包括比较器831和异步控制元件832。
比较器831基于从DAC 820接收的第一转换电压与第二转换电压之间的比较的结果,生成比较信号。第一转换电压和第二转换电压是从DAC 820的第一电容器组和第二电容器组输出的电压,这将在以下参照图11和图12进一步被描述。比较器831在当前模数转换周期期间以低位范围内的位的降序针对每个位生成比较信号。
异步控制元件832基于比较信号,生成指示电源之中的连接到与每个位对应的电容器单元的电源的控制信号。例如,电容器单元的电容器连接到第一电源(例如,用于供应漏极电压的电源)或第二电源(例如,用于供应源极电压的电源)。
在一个示例中,对于任意模数转换周期中的每个位,当比较器831的第一前端的电压小于比较器831的第二前端的电压时,比较器831输出“1”作为比较信号。当比较信号具有逻辑值“1”时,模拟输入的差分信号小于参考电压,并且异步控制元件832将相应的位的位值设置为“0”。DAC 820将包括在与该位对应的电容器单元中的电容器连接到地。
在另一示例中,在相应的位中,当比较器831的第一前端的电压大于第二前端的电压时,比较器831输出“0”作为比较信号。当比较信号具有逻辑值“0”时,模拟输入的差分信号大于参考电压,并且异步控制元件832将该位的位值设置为“1”。DAC 820将包括在与该位对应的电容器单元中的电容器连接到电源。
每当与每个位对应的电容器的连接被确定时,电荷基于电容被分布到DAC 820的每个电容器单元。基于分布的电荷施加到电容器单元的电压近似为模拟输入的差分值。异步控制元件832生成最终确定的数字输出DOUT。
然而,示例不限于上述示例,并且基于逻辑值的不同操作根据设计来设置。
图9示出ADC的路径的选择的示例,图10示出ADC的时序。
图10示出从第k周期到第(k+3)周期的ADC的操作。在这个示例中,“k”是大于或等于“1”的整数。例如,第k周期和第(k+2)周期对应于第一周期。例如,第(k+1)周期和第(k+3)周期对应于第二周期。
参照图9,异步控制元件932基于第一前向开关信号和第一反向开关信号来控制第一开关单元911。此外,异步控制元件932基于第二前向开关信号/>和第二反向开关信号/>来控制第二开关单元912。异步控制元件932基于比较器931的控制信号来控制比较器931。此外,异步控制元件932基于控制信号CtrlDAC来改变每个电容器的连接。异步控制元件932生成最终确定的数字输出Dout。
在第k周期中,异步控制元件932在采样间隔期间通过施加第一前向开关信号将第一差分信号VinP采样到第一电容器组921。响应于采样间隔过去,异步控制元件932通过切断第一前向开关信号/>来保持第一差分信号VinP。同时,异步控制元件932在采样间隔期间通过施加第一前向开关信号/>将第二差分信号VinN采样到第二电容器组922。响应于采样间隔过去,异步控制元件932通过切断第一前向开关信号/>来保持第二差分信号VinN。
如以上参照图6A所述,第一电容器组921包括连接到DAC内的第一公共节点Ncm1的电容器,第二电容器组922包括连接到第二公共节点Ncm2的电容器。在本公开中,第一电容器组主要在顶部被示出,第二电容器组主要在底部被示出。第一电容器组921被称为上电容器组921,第二电容器组922被称为下电容器组922。
在第k周期中的采样间隔之后,异步控制元件932基于控制信号CtrlDAC调节上电容器组921的第二位组(例如,高位组(upper bit group))和下电容器组922的高位组的连接。上电容器组921的高位组是包括上电容器组921中的与高位范围对应的电容器的组。下电容器组922的高位组是包括下电容器组922中的与高位范围对应的电容器的组。
当高位组被调节时,异步控制元件932调节与低位组(lower bit group)对应的电容器的连接。上电容器组921的低位组是包括上电容器组921中的与低位范围对应的电容器的组。下电容器组922的低位组是包括下电容器组922中的与低位范围对应的电容器的组。异步控制元件932基于第二前向开关信号将上电容器组921连接到比较器931的第一前端,并将下电容器组922连接到比较器931的第二前端。异步控制元件932针对第一位组的每个位生成比较器931的控制信号/>并将控制信号/>提供给比较器931。基于以第一位组的调节为基础而确定的转换电压,异步控制元件932生成数字输出Dout。
在第(k+1)周期中,异步控制元件932在采样间隔期间通过施加第一反向开关信号将第一差分信号VinP采样到下电容器组922。响应于采样间隔过去,异步控制元件932通过切断第一反向开关信号/>来保持第一差分信号VinP。同时,异步控制元件932在采样间隔期间通过施加第一反向开关信号/>将第二差分信号VinN采样到上电容器组921。响应于采样间隔过去,异步控制元件932通过切断第一反向开关信号/>来保持第二差分信号VinN。
在第(k+1)周期中的采样间隔之后执行的操作与第k周期的操作相似。与第k周期不同,在第(k+1)周期中,异步控制元件932基于第二反向开关信号将上电容器组921连接到比较器931的第二前端,并将下电容器组922连接到比较器931的第一前端。
第(k+2)周期中的操作与第k周期中的操作相同,第(k+3)周期中的操作与第(k+1)周期中的操作相同,因此,在此不重复其描述。
图11和图12简要地示出图9的ADC的路径的示例。
参照图11,在第一周期期间,路径切换单元将第一输入端子和控制器的第一前端连接到DAC 1120的上电容器组1121,并将第二输入端子和控制器的第二前端连接到DAC1120的下电容器组1122。
在图11的前向连接(forward connection)(例如,第一连接配置状态)中,上电容器组1121连接到比较器1131的第一前端。上电容器组1121是包括第一电容器控制开关单元和第一电容器对的组。下电容器组1122连接到比较器1131的第二前端。下电容器组1122是包括第二电容器控制开关单元和第二电容器对的组。例如,当完成第二位组的电容器连接调节时,电压“VinP+VDAC”被输入到比较器1131的第一前端,电压“VinN-VDAC”被输入到比较器1131的第二前端。在这个示例中,VDAC包括通过重新分布到上电容器组1121内的电容器的电荷施加到上电容器组1121的电压和通过重新分布到下电容器组1122内的电容器的电荷施加到下电容器组1122的电压。
在第一周期之后的第二周期期间,路径切换单元将第一输入端子和控制器的第一前端连接到下电容器组1122,并将第二输入端子和控制器的第二前端连接到上电容器组1121。例如,在第一连接配置状态下,第一开关单元维持第一输入端子与第二公共节点之间的断开以及第二输入端子与第一公共节点之间的断开。在第一连接配置状态下,第二开关单元维持第一公共节点与负输入端之间的断开以及第二公共节点与正输入端之间的断开。
在图12的反向连接(例如,第二连接配置状态)中,DAC 1220的上电容器组1221连接到比较器1231的第二前端。DAC 1220的下电容器组1222连接到比较器1231的第一前端。例如,当完成第二位组的电容器连接调节时,电压“VinP-VDAC”被输入到比较器1231的第一前端,并且电压“VinN+VDAC”被输入到比较器1231的第二前端。
例如,在第二连接配置状态下,第一开关单元维持第一输入端子与第一公共节点之间的断开以及第二输入端子与第二公共节点之间的断开。在第二连接配置状态下,第二开关单元维持第一公共节点与正输入端之间的断开以及第二公共节点与负输入端之间的断开。
ADC交替地切换第一连接配置状态和第二连接配置状态。
图13是示出模数转换方法的示例的流程图。
参照图13,在操作1310中,ADC针对每个模数转换周期交替地改变与输入端子和控制器的节点连接的DAC的节点。
在操作1320中,ADC对通过输入端子获取的模拟输入(例如,输入信号)进行采样。例如,DAC在维持先前模数转换周期中的与高位范围对应的电容器单元的连接的同时,对当前模数转换周期的模拟输入进行采样。
当与低位范围对应的电容器单元被初始化时,DAC对采样的模拟输入进行采样。当与低位范围对应的电容器单元连接到电源时,DAC将与低位范围对应的电容器单元连接到输入端子中的一个输入端子,以初始化与低位范围对应的电容器单元。
在操作1330中,ADC通过从控制器接收的控制信号输出转换电压。例如,转换电压是基于每个电容器与每个电源之间的连接确定的公共节点的电压。转换电压包括第一转换电压和第二转换电压,公共节点包括第一公共节点和第二公共节点。第一公共节点是第一电容器组的电容器的其他端共同连接的节点,第一转换电压由第一电容器组输出。第二公共节点是第二电容器组的电容器的其他端共同连接的节点,第二转换电压由第二电容器组输出。
DAC调节高位范围内的与在先前模数转换周期中指定的位对应的电容器单元的电压。DAC顺序地改变针对低位范围中的每个位的电容器单元的连接。
在操作1340中,ADC响应于从DAC输出的转换电压生成控制信号。例如,控制器响应于从DAC输出的转换电压生成控制信号。控制器的比较器基于由第一电容器组指示的第一转换电压与由第二电容器组指示的第二转换电压之间的差分值,针对每个位生成比较信号。控制器的异步控制元件响应于比较信号生成用于将对应位的逻辑值设置为“0”或“1”的控制信号。
在操作1350中,ADC通过重复地控制DAC,来生成与模拟输入对应的数字输出。例如,响应于完成多个电容器单元的电压调节,控制器生成与多个电容器单元的每个连接状态对应的数字输出。以下将参照图14进一步描述重复地控制DAC的示例。
在本公开中,高位范围指示比低位范围的位位置更高的位位置,然而示例不限于此。
图14示出通过ADC控制每个电容器单元的示例。
图14示出第一电容器组(例如,上电容器组)的连接状态在DAC中被改变的处理。为了便于描述,第二电容器组(例如,下电容器组)的连接状态在此被省略。在以下描述中,低位范围包括例如包括LSB(即,第零位)至第一位的位范围,高位组包括例如从LSB的第二位到第三位的位范围。基于与包括在如以上参照图6B描述的电容器单元中的电容器对的一端连接的电源来确定由与每个位对应的电容器单元指示的逻辑值。参照图14,为了促进直观理解,连接到第一电源的电容器位于公共节点之上,连接到第二电源的电容器位于公共节点之下。图14示出电连接的改变,而不管实际元件的布置结构。
例如,在操作1410中,ADC维持与高位范围对应的电容器的连接。例如,如图14中所示,在当前模数转换周期期间,ADC维持先前模数转换周期中的与高位范围对应的电容器1401的连接状态。由第一电容器组输出的转换电压1490被维持为与在先前模数转换周期中相同。例如,与第三位和第四位对应的每个电容器的一端被维持在与先前模数转换周期中的连接状态相同的连接状态下。
在操作1420中,ADC初始化与低位范围对应的电容器1402。例如,如图14中所示,ADC将第一电源连接到与低位范围对应的电容器单元中的电容器对的一个电容器的一端,并将第二电源连接到另一个电容器的一端,以初始化与低位范围对应的电容器单元。例如,DAC将第一电源连接到与第零位和第一位对应的每个电容器对的一个电容器的一端,并将第二电源连接到另一个电容器的一端。在这个示例中,ADC在与低位范围对应的电容器1402被初始化的连接状态下和在先前模数转换周期中的与高位范围对应的电容器1401的连接状态下,对输入信号进行采样。由第一电容器组输出的转换电压1490等于输入信号的电压(例如,图14中的电压VinN)。
在操作1430中,ADC调节与高位范围对应的电容器的部分。例如,在采样操作之后,ADC初始化在先前模数转换周期中指定的电容器1403。在采样操作之后,DAC和输入端子被电断开。通过电容器1403的初始化,转换电压1490被调节为与在先前模数转换周期中指定的位对应的电压。响应于在与低位范围对应的电容器单元被初始化之后DAC与输入端子断开,DAC改变供应给高位范围内的与在先前模数转换周期中指定的位对应的电容器单元的一端的电压。例如,DAC将第一电源连接到与第二位和第三位对应的电容器对的一个电容器,将第二电源连接到另一个电容器。例如,当与低位范围对应的电容器单元被初始化时并且当DAC和输入端子被断开时,DAC将分配给与高位范围对应的电容器单元的控制信号的值设置为初始值(例如,图16A至图16J中DPT2=DNT2=1和DPB2=DNB2=0)。
在操作1440中,ADC顺序地调节与低位范围对应的电容器1404。例如,异步控制元件生成用于顺序地从低位范围内的MSB到LSB改变提供给与每个位对应的电容器单元的一端的电压的控制信号。ADC调节供应给低位范围内的与从控制器接收的控制信号对应的电容器单元的一端的电压。例如,响应于控制信号,ADC以低位范围内的位的降序将电源连接到每个电容器对。如图14中所示,针对每个位来调节转换电压1490。
当在操作1440中完成低位范围的电容器调节时,在操作1450中,ADC输出数字信号。在图14中,数字信号被表示为“0101”。
以上已经描述了作为反向连接的第二周期中的ADC的操作的示例。ADC在作为前向连接的第一周期中进行操作。
例如,在操作1410中,在第一周期期间,ADC维持与高位范围对应的电容器的连接。例如,ADC维持与高位范围对应的电容器1405的连接状态。
在操作1420中,ADC初始化与低位范围对应的电容器1406并对输入信号进行采样。因为ADC在第一周期中进行操作,所以输入信号对应于前向电压VinP。
在操作1430中,ADC调节高位范围内的在先前周期中指定的电容器1407的连接。如图14中所示,转换电压1490基于与高位范围对应的电容器的连接的改变来调节。
在操作1440中,ADC顺序地调节与低位范围对应的电容器1408。在操作1450中,ADC输出最终数字信号。例如,最终数字信号是“0101”。
图15示出图13的模数转换方法的另一示例。
参照图15,在操作1551中,控制器确定位是否被改变为超过低位范围。例如,响应于与DAC中的低位范围对应的电容器单元指示最小值或最大值,控制器确定与模拟输入对应的值超出低位范围。例如,最小值表示位值“00…00”,最大值表示位值“11…11”。
在操作1552中,当位被确定为被改变为超过低位范围时,控制器搜索所有位。响应于与模拟输入对应的值超出低位范围,控制器顺序地生成用于从高位范围的MSB到低位范围的LSB调节DAC的电容器单元的控制信号。
当位被确定为被改变为低位范围内时,控制器通过以上参照图1至图14描述的电容器调节来生成数字输出。
如以上参照图14所述,ADC在初始化与低位范围对应的电容器并对输入信号进行采样之后(例如,在输入端子和DAC被断开之后),初始化与高位范围对应的电容器之中的在先前模数转换周期中指定的电容器。通过初始化与高位范围对应的电容器的部分,ADC用较小的功率和较少的操作时间将转换电压调节为与在先前模数转换周期中指定的位对应的电压。以上已经参照与图14的示例相关联的图15描述了在难以仅使用与低位范围对应的电容器表示差分信号的值时搜索所有位的操作。
然而,示例不限于此,ADC可在每个模数转换周期针对所有位顺序地调节电容器。图16A至图16J示出顺序地控制所有位的处理的示例。虽然第二电容器组(例如,下电容器组)的连接状态在图14中被省略,但是图16A至图16J示出第一电容器组(例如,上电容器组)和第二电容器组(例如,下电容器组)二者的连接状态。
图16A至图16J示出控制包括在ADC中的DAC的电容器单元的处理的示例。在附图中,RR指示VH与VL之间的电压范围。
图16A至图16J示出DAC中的电容器单元的顺序的调节和与DAC相关联的信号的时序。图16A至图16E和图16J示出在图11的前向连接下的DAC的示例。图16F至图16I示出在图12的反向连接下的DAC的示例。
在图16A至图16J中,f_SAMPLEP指示用于前向连接的第一开关信号,f_SAMPLEN指示用于反向连接的第一开关信号。如图16A至图16J中所示,图5的第一开关单元511包括四个开关元件(例如,开关元件SW1-1、开关元件SW1-2、开关元件SW1-3和开关元件SW1-4)。开关元件SW1-1和开关元件SW1-4响应于f_SAMPLEP进行操作。例如,响应于f_SAMPLEP的逻辑值为“H”,开关元件SW1-1和开关元件SW1-4中的每个开关元件中的两端被连接。响应于f_SAMPLEP的逻辑值为“L”,开关元件SW1-1和开关元件SW1-4中的每个开关元件中的两端被断开。开关元件SW1-2和开关元件SW1-3响应于f_SAMPLEN进行操作。例如,响应于f_SAMPLEN的逻辑值为“H”,开关元件SW1-2和开关元件SW1-3中的每个开关元件中的两端被连接。响应于f_SAMPLEN的逻辑值为“L”,开关元件SW1-2和开关元件SW1-3中的每个开关元件中的两端被断开。当第一开关单元511在如图16A中所示的前向连接配置下进行操作时,f_SAMPLEP的逻辑值被设置为“H”,并且f_SAMPLEN的逻辑值被设置为“L”。当第一开关单元511在如图16F中所示的反向连接配置下进行操作时,f_SAMPLEP的逻辑值被设置为“L”,f_SAMPLEN的逻辑值被设置为“H”。
在图16A至图16J中,f_mP指示用于前向连接的第二开关信号,f_mN指示用于反向连接的第二开关信号。如图16A至图16J中所示,图5的第二开关单元512包括四个开关元件(例如,开关元件SW2-1、开关元件SW2-2、开关元件SW2-3和开关元件SW2-4)。开关元件SW2-1和开关元件SW2-4响应于f_mP进行操作。例如,响应于f_mP的逻辑值为“H”,开关元件SW2-1和开关元件SW2-4中的每个开关元件中的两端被连接。响应于f_mP的逻辑值为“L”,开关元件SW2-1和开关元件SW2-4中的每个开关元件中的两端被断开。开关元件SW2-2和开关元件SW2-3响应于f_mN进行操作。例如,响应于f_mN的逻辑值为“H”,开关元件SW2-2和开关元件SW2-3中的每个开关元件中的两端被连接。响应于f_mN的逻辑值为“L”,开关元件SW2-2和开关元件SW2-3中的每个开关元件中的两端被断开。当第二开关单元512在如图16A中所示的前向连接配置下进行操作时,f_mP的逻辑值被设置为“H”,并且f_mN的逻辑值被设置为“L”。当第二开关单元512在如图16F中所示的反向连接配置下进行操作时,f_mP的逻辑值被设置为“L”,f_mN的逻辑值被设置为“H”。
Vip指示第一差分信号(例如,电压信号),Vin指示第二差分信号(例如,电压信号)。Vcip指示作为与比较器1131和比较器1231中的每个比较器的正输入端连接的节点的电压的第一转换电压。Vcin指示作为与比较器1131和比较器1231中的每个比较器的负输入端连接的节点的电压的第二转换电压。
Cu指示基本电容。包括在包括第一电容器组1610和第二电容器组1620的DAC中的电容器具有作为整数倍的基本电容的电容。CPTj指示第一电容器组1610的与第j位对应的电容器对的一个电容器,并且CPTj接收控制信号DPTj,CPBj指示第一电容器组1610的与第j位对应的电容器对的另一个电容器,并且CPBj接收控制信号DPBj。作为第二电容器组1620的与第j位对应的电容器对的一个电容器的CNTj连接到控制信号DNTj,作为第二电容器组1620的与第j位对应的电容器对的另一个电容器的CNBj连接到控制信号DNBj。在这个示例中,j是大于或等于“0”的整数。
此外,在图16A中,多个电容器之中的与高位范围1642对应的电容器的复位被跳过。虽然高位范围1642是包括多个位的范围,但是为了便于描述,图16A至图16J示出仅包括MSB的高位范围1642。多个电容器之中的与低位范围1641对应的电容器是与除了属于高位范围1642的位以外的位对应的电容器,并且模数转换操作中的复位应用于与低位范围1641对应的电容器。图16A示出与MSB对应的电容器单元1601、与MSB之后的位对应的电容器单元1602以及与所述位之后的位对应的电容器单元1603。
在以下描述中,ADC调节DAC的电容器单元并使第一转换电压Vcip与第二转换电压Vcin之间的差最小化,以获取与第一差分信号的电压Vip与第二差分信号的电压Vin之间的差对应的数字输出信号。
图16A示出DAC的所有电容器单元在前向连接状态下被初始化的状态。例如,如以上参照图6A和图6B所述,电容器单元被初始化的状态是电容器对的一个电容器的一端连接到第一电源(例如,与位“1”对应的电源)并且另一个电容器的一端连接到第二电源(例如,与位“0”对应的电源)的状态。在图16A中,用于前向连接的第一开关信号f_SAMPLEP和第二开关信号f_mp具有逻辑值“H”,并且被分别施加到第一开关单元和第二开关单元。例如,DAC将第一差分信号Vip采样到第一电容器组1610,并将第二差分信号Vin采样到第二电容器组1620。在这个示例中,第一差分信号Vip和第二差分信号Vin分别被假设为0.72V和0.28V。因此,0.72V的第一转换电压Vcip和0.28V的第二转换电压Vcin被输出。图16A的时序图1691示出在采样期间的每个信号的值。通过采样,第一转换电压Vcip和第二转换电压Vcin分别被调节为第一差分信号Vip和第二差分信号Vin。
虽然图16A的参考标号在图16B至图16I中被部分省略,但是不管参考标号如何,相同的参考标号被分配给相同的组件。
图16B示出比较器比较第一转换电压Vcip和第二转换电压Vcin的操作。例如,为了调节供应给与高位范围对应的电容器单元1601的控制信号DPT2、DPB2、DNT2和DNB2,DAC比较第一转换电压Vcip和第二转换电压Vcin。在图16B中,高位范围包括MSB。因为在以上示例中,0.72V的第一转换电压Vcip大于0.28V的第二转换电压Vcin,所以DAC如图16C中所示地调节与高位范围对应的电容器单元,以在减小第一转换电压Vcip的同时增大第二转换电压Vcin。图16B的时序图1692示出在采样之后基于第一转换电压Vcip与第二转换电压Vcin之间的比较而由比较器输出的比较信号COMP_out。响应于第一转换电压Vcip大于第二转换电压Vcin,比较器输出与“1”对应的比较信号COMP_out。
图16C示出控制器响应于上述比较信号COMP_out改变供应给与高位范围(例如,图16C中的MSB)对应的电容器单元1601的电压的操作。响应于图16B的比较信号COMP_out,DAC调节与MSB对应的电容器单元1601。例如,为了减小第一转换电压Vcip,控制器将与MSB对应的电容器单元1601中的第一电容器对1611的一端连接到第二电源。为了便于描述,图16C示出与DPT2对应的数字值从“1”到“0”的改变。此外,为了增大第二转换电压Vcin,控制器将与MSB对应的电容器单元1601中的第二电容器对1612的一端连接到第一电源。为了便于描述,图16C示出与DNB2对应的数字值从“0”到“1”的改变。在图16C中,分配给与MSB对应的电容器单元1601中的每个电容器的电压的变化被设计为0.25V。因此,第一转换电压Vcip通过“0.72-0.25”等于0.47V,第二转换电压Vcin通过“0.28+0.25”等于0.53V。如时序图1693中所示,因为第一转换电压Vcip小于第二转换电压Vcin,所以比较器输出“0”作为比较信号COMP_out。在图16D中,控制器调节与MSB之后的位对应的电容器单元,以增大第一转换电压Vcip并减小第二转换电压Vcin。例如,MSB之后的位属于低位范围。
图16D示出控制器响应于图16C中生成的比较信号COMP_out调节供应给与MSB之后的位对应的电容器单元1602的电压的操作。例如,为了增大第一转换电压Vcip,控制器将电容器单元1602中的第一电容器对1621的一端连接到第一电源。为了便于描述,图16D示出与DPB1对应的数字值从“0”到“1”的改变。此外,为了减小第二转换电压Vcin,控制器将电容器单元1602中的第二电容器对1622的一端连接到第二电源。为了便于描述,图16D示出与DNT1对应的数字值从“1”到“0”的改变。在图16D中,0.125V的电压被设计为被分配给与下一位(例如,MSB之后的位)对应的电容器单元1602中的每个电容器。因此,第一转换电压Vcip通过“0.47+0.125”等于0.595V,第二转换电压Vcin通过“0.53-0.125”等于0.405V。如时序图1694中所示,因为第一转换电压Vcip大于第二转换电压Vcin,所以比较器输出“1”作为比较信号COMP_out。在图16E中,为了减小第一转换电压Vcip,控制器调节与所述位之后的位对应的电容器单元。例如,所述位之后的位属于低位范围,并对应于低位范围中的LSB。
图16E示出控制器响应于图16D中生成的比较信号COMP_out调节供应给与图16D的位之后的位对应的电容器单元1603的电压的操作。例如,为了减小第一转换电压Vcip,控制器将电容器单元1603中的第一电容器对1631的一端连接到第二电源。为了便于描述,图16E示出与DPT0对应的数字值从“1”到“0”的改变。
ADC通过二分搜索(binary search)确定差分信号,因此需要以高位中的电压的变化的一半来改变转换电压。因此,在图16E中,控制器调节第一电容器对1631并跳过第二电容器对1632的调节。
在图16E中,0.0625V的电压被设计为被分配给电容器单元1603中的每个电容器。因此,第一转换电压Vcip通过“0.595-0.0625”等于0.5325V。如时序图1695中所示,因为第一转换电压Vcip大于第二转换电压Vcin,所以比较器输出“1”作为比较信号COMP_out。针对所有位的电容器单元的调节被完成,因此,控制器生成最后的控制信号作为输出信号ADC_out 1609。最后的控制信号被表示为顺序输出的一系列比较信号。在图16E中,控制器输出“1011”作为输出信号ADC_out 1609。
在以上示例中,ADC在“N”为4的逐次逼近周期中进行操作。控制信号被表示为4位数字码。例如,当最大电压VH为1V并且最小电压VL为0V时,与作为输出信号ADC_out 1609的值的“1011”对应的模拟估计值被计算为:0.46V=(″1011″/′1111″×2-1)。模拟估计值是与差分模拟输入0.44V=0.72V-0.28V对应的近似值。当由DAC支持的位数增加时,模拟估计值的误差减小。
以下描述输出数字码与差分模拟输入之间的关系。例如,当DAC被设计为具有最大电压1V和最小电压0V时,当Vip是作为最大电压的1V时并且当Vin是作为最小电压的0V时,输出数字码是“1111”。作为二进制数的“1111”与作为十进制数的“15”对应。当Vip是0V时并且当Vin是1V时,输出数字码是与作为十进制数的“0”对应的“0000”。因此,假设X表示通过将输出数字码的二进制值转换为十进制数而获得的值,Y表示差分模拟输入,“Y=2×X/15-1”的关系被满足。
以上已经参照图16A至图16E描述了在前向连接状态下的ADC的操作。当输出信号ADC_out 1609在前向连接状态下被生成时,ADC通过改变与输入端子和控制器的节点连接的DAC的节点来改变路径。以下将参照图16F至图16I描述在反向连接状态下的ADC的操作。
在图16F中,反向连接状态下的ADC维持DAC的电容器单元之中的与高位范围1642对应的电容器单元1601的电容器的连接,并初始化与另一低位范围1641对应的电容器单元的电容器的连接。例如,在图16F中,与图16E相似,与高位范围1642对应电容器单元1601中的第一电容器对1611的一端连接到第二电源(例如,与位“0”对应的电源)的状态被维持。与图16E相似,与高位范围1642对应的电容器单元1601中的第二电容器对1612的一端连接到第一电源(例如,与位“1”对应的电源)的状态被维持。与另一低位范围1641对应的电容器单元被初始化。与图6A和图6B的初始化操作相似,图16F的初始化操作是设置DPT1=DPT0=1、DPB1=DPB0=0、DNT1=DNT0=1以及DNB1=DNB0=0的操作。ADC在维持与高位范围1642对应的电容器单元1601的连接的同时,对第一差分信号Vip和第二差分信号Vin进行采样。因此,如时序图1696中所示,第一转换电压Vcip和第二转换电压Vcin分别通过第一差分信号Vip和第二差分信号Vin来调节。ADC跳过图16F中的针对高位范围的比较操作和复位操作,并调节与高位范围对应的电容器单元,这将在以下参照图16G进行描述。
图16G示出ADC调节与高位范围对应的电容器单元的操作。例如,ADC初始化与MSB对应的电容器单元1601的连接状态。与图6A和图6B的初始化操作相似,图16G的初始化操作是设置DPT2=1、DPB2=0、DNT2=1以及DNB2=0的操作。通过第一开关单元和第二开关单元的连接配置以及初始化与MSB对应的电容器单元的操作,第一转换电压Vcip被调节为:0.72-0.25=0.47V,第二转换电压Vcin被调节为:0.28+0.25=0.53V。图16G中的通过与MSB对应的电容器单元1601的调节的转换电压等于图16C中的通过与MSB对应的电容器单元1601的调节的转换电压。因此,即使针对高位范围的比较操作和复位操作在图16F中被跳过,ADC也通过针对先前模数转换周期中的高位范围记录的与控制信号“1”对应的转换电压,来调节与高位范围对应的电容器单元。在时序图1697中,针对高位范围(例如,MSB)的比较信号COMP_out被跳过。
当与MSB对应的电容器单元1601被调节时,比较器比较第一转换电压Vcip和第二转换电压Vcin。因为第一转换电压Vcip小于第二转换电压Vcin,所以比较器生成与“0”对应的比较信号COMP_out。控制器响应于比较信号COMP_out调节与MSB之后的位对应的电容器单元1602,这将在以下参照图16H进行描述。例如,电容器单元1602属于低位范围。
图16H示出ADC调节与MSB之后的位对应的电容器单元1602的操作。例如,在图16G中,因为第一转换电压Vcip小于第二转换电压Vcin,所以控制器增大第一转换电压Vcip并减小第二转换电压Vcin。为了增大第一转换电压Vcip,控制器将电容器单元1602中的第二电容器对1622的一端连接到第一电源。在图16H中,与DNB1对应的数字值从“0”改变为“1”。此外,为了减小第二转换电压Vcin,控制器将电容器单元1602中的第一电容器对1621的一端连接到第二电源。在图16H中,与DPT1对应的数字值从“1”改变为“0”。因此,第一转换电压Vcip通过“0.47+0.125”等于0.595V,第二转换电压Vcin通过“0.53-0.125”等于0.405V。如时序图1698中所示,因为第一转换电压Vcip大于第二转换电压Vcin,所以比较器输出“1”作为比较信号COMP_out。控制器调节与所述位之后的位对应的电容器单元1603,以减小第一转换电压Vcip,这将在以下参照图16I进行描述。例如,所述位之后的位属于低位范围,并对应于低位范围中的LSB。
图16I示出控制器响应于图16H中生成的比较信号COMP_out调节供应给与所述位之后的位对应的电容器单元1603的电压的操作。例如,为了减小第一转换电压Vcip,控制器将电容器单元1603中的第二电容器对1632的一端连接到第二电源。在图16I中,与DNT0对应的数字值从“1”改变为“0”。因此,第一转换电压Vcip通过“0.595-0.0625”等于0.5325V。如时序图1699中所示,因为第一转换电压Vcip大于第二转换电压Vcin,所以比较器输出“1”作为比较信号COMP_out。针对所有位的电容器单元的调节被完成,因此,控制器生成最后的控制信号作为输出信号ADC_out 1609。ADC对与针对前向连接的图16E的差分信号值相同的差分信号值进行采样,因此,与图16E相似,作为输出信号ADC_out 1609的“1011”被输出。
图16J示出在与图16A的电容器单元相同的状态下的电容器单元。在图16I之后,ADC在维持与高位范围1642对应的电容器单元1601的连接的同时,初始化与低位范围1641对应的电容器单元。图16G示出因为与高位范围1642对应的电容器单元1601被调节,所以在没有额外的初始化操作的情况下与高位范围1642对应的电容器单元1601被初始化的连接状态。因此,ADC通过交替地改变路径而不是执行与高位范围1642对应的电容器单元1601的额外的复位操作或初始化操作,来输出差分信号的数字值。ADC执行采样操作,并在采样操作之后重复地执行图16B至16J的操作。
图17示出ADC的功耗的示例。
图17示出应用了复位跳过技术的ADC的功耗降低比。在图17的曲线1700中,横轴表示跳过复位的第二位组中的位数,纵轴表示基于位数的功耗降低比。当跳过复位的位数增加时,DAC中消耗的参考功率和控制器中消耗的数字功率降低。
根据示例,ADC适用于被配置为测量生物信号的低功耗系统。此外,ADC与其它系统被实现为芯片,并被安装在医疗保健产品中。此外,因为在ADC应用于系统时不需要复杂的硬件设计改变,所以ADC可被容易地实现。
此外,已经参照图1至图17主要描述了差分信号是具有时间差的信号的示例,然而,示例不限于此。例如,ADC将具有测量样本之间的小的差异的信号近似为数字输出。因此,可以处理不同类型的生物信号,还可以将ADC应用于图像信号感测和转换设备。
通过硬件组件来实现在此针对图1和图5描述的ADC 110、路径切换单元510、DAC520、控制器530以及其他设备、单元、模块、装置和其他组件。可用于执行在本申请中描述的操作的硬件组件的示例适当地包括:控制器、传感器、生成器、驱动器、存储器、比较器、算术逻辑单元、加法器、减法器、乘法器、除法器、积分器以及被配置为执行在本申请中描述的操作的任何其他电子组件。在其他示例中,通过计算硬件(例如,通过一个或多个处理器或计算机)来实现执行在本申请中描述的操作的硬件组件中的一个或多个硬件组件。可通过一个或多个处理元件(诸如,逻辑门阵列、控制器和算术逻辑单元、数字信号处理器、微型计算机、可编程逻辑控制器、现场可编程门阵列、可编程逻辑阵列、微处理器或被配置为以限定的方式响应并执行指令以实现期望的结果的任何其他装置或装置的组合)来实现处理器或计算机。在一个示例中,处理器或计算机包括或连接到存储由处理器或计算机执行的指令或软件的一个或多个存储器。由处理器或计算机实现的硬件组件可执行用于执行在本申请中描述的操作的指令或软件(诸如,操作系统(OS)和在OS上运行的一个或多个软件应用)。硬件组件还可响应于指令或软件的执行来访问、操控、处理、创建和存储数据。为了简单起见,单数术语“处理器”或“计算机”可用于本申请中描述的示例的描述中,但是在其他的示例中,多个处理器或计算机可被使用,或者处理器或计算机可包括多个处理元件或多种类型的处理元件或二者。例如,单个硬件组件或者两个或更多个硬件组件可通过单个处理器、或者两个或更多个处理器、或者处理器和控制器来实现。一个或多个硬件组件可通过一个或多个处理器、或者处理器和控制器来实现,并且一个或多个其他硬件组件可通过一个或多个其他处理器,或者另外的处理器和另外的控制器来实现。一个或多个处理器、或者处理器和控制器可实现单个硬件组件或者两个或更多个硬件组件。硬件组件可具有不同的处理配置中的任何一个或多个,其中,不同的处理配置的示例包括:单个处理器、独立处理器、并行处理器、单指令单数据(SISD)多处理、单指令多数据(SIMD)多处理、多指令单数据(MISD)多处理以及多指令多数据(MIMD)多处理。
图13和图15中示出的执行在本申请中描述的操作的方法通过计算硬件(例如,通过一个或多个处理器或计算机)来执行,其中,计算硬件被实现为上面描述的执行用于执行在本申请中描述的通过该方法执行的操作的指令或软件。例如,单个操作或者两个或更多个操作可通过单个处理器或者两个或更多个处理器、或者处理器和控制器来执行。一个或多个操作可通过一个或多个处理器、或者处理器和控制器来执行,并且一个或多个其他操作可通过一个或多个其他处理器,或者另外的处理器和另外的控制器来执行。一个或多个处理器、或者处理器和控制器可执行单个操作或者两个或更多个操作。
用于控制处理器或计算机实现硬件组件并执行如上所述的方法的指令或软件被编写为计算机程序、代码段、指令或它们的任何组合,以单独地或共同地指示或配置处理器或者计算机作为机器或专用计算机进行操作,以执行由如上所述的硬件组件和方法执行的操作。在一个示例中,指令或软件包括由处理器或者计算机直接执行的机器代码(诸如,由编译器产生的机器代码)。在另一个示例中,指令或软件包括由处理器或者计算机使用解释器执行的高级代码。本领域的普通编程人员可基于附图中示出的框图和流程图以及说明书中的对应描述,容易地编写指令或软件,其中,附图中示出的框图和流程图以及说明书中的对应描述公开了用于执行由如上所述的硬件组件和方法执行的操作的算法。
用于控制处理器或计算机实现硬件组件并执行如上所述的方法的指令或软件以及任意相关联的数据、数据文件和数据结构被记录、存储或固定在一个或多个非暂时性计算机可读存储介质中,或者被记录、存储或固定在一个或多个非暂时性计算机可读存储介质上。非暂时性计算机可读存储介质的示例包括:只读存储器(ROM)、随机存取可编程只读存储器(PROM)、电可擦除可编程只读存储器(EEPROM)、随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存、非易失性存储器、CD-ROM、CD-R、CD+R、CD-RW、CD+RW、DVD-ROM、DVD-R、DVD+R、DVD-RW、DVD+RW、DVD-RAM、BD-ROM、BD-R、BD-R LTH、BD-RE、蓝光或光盘存储、硬盘驱动器(HDD)、固态驱动器(SSD)、卡式存储器(诸如,多媒体卡或微型卡(例如,安全数字(SD)或极限数字(XD)))、磁带、软盘、磁光数据存储装置、光学数据存储装置、硬盘、固态盘以及任意其他装置,所述任意其他装置被配置为以非暂时性方式存储指令或软件以及任何相关联的数据、数据文件和数据结构,并将所述指令或软件以及任何相关联的数据、数据文件和数据结构提供给处理器或者计算机,使得处理器或者计算机可执行指令。
尽管本公开包括特定的示例,但是对本领域普通技术人员将清楚的是,在不脱离权利要求和它们的等同物的精神和范围的情况下,可在这些示例中做出形式上和细节上的各种改变。在此描述的示例将被认为仅是描述性意义,而不是为了限制的目的。每个示例中的特征或方面的描述将被认为适用于其他示例中的相似的特征或方面。如果描述的技术以不同的顺序执行,和/或如果描述的系统、架构、装置或电路中的组件以不同的方式组合,和/或由其他的组件或它们的等同物代替或补充,则可实现合适的结果。因此,本公开的范围不是由具体实施方式限定,而是由权利要求和它们的等同物限定,并且权利要求和它们的等同物的范围内的所有变化将被解释为包括在本公开中。
Claims (16)
1.一种模数转换器,包括:
输入端子,包括分别被配置为接收模拟输入信号的第一输入端子和第二输入端子;
数模转换器;
第一开关单元,被配置为将从第一输入端子接收的模拟输入信号切换到数模转换器的第一公共节点,并且被配置为将从第二输入端子接收的模拟输入信号切换到数模转换器的第二公共节点;
比较器,包括正输入端和负输入端;
第二开关单元,被配置为将数模转换器的第一公共节点与比较器的正输入端连接,并且被配置为将数模转换器的第二公共节点与比较器的负输入端连接;
控制器,被配置为:控制第一开关单元、第二开关单元、数模转换器以及比较器;
输出端子,被配置为输出代表接收的模拟输入信号的转换后的数字信号,
其中,数模转换器包括第一公共节点和第二公共节点,第一公共节点连接与第一位范围对应的第一电容器组,第二公共节点连接与第二位范围对应的第二电容器组,并且数模转换器被配置为调节供应给第一位范围内的与从控制器接收的数字控制信号对应的第一电容器组和第二电容器组的一个或多个电容器的一端的电压,
其中,第一位范围是包括最低有效位到第m位的低位范围,第二位范围是包括第m+1位到最高有效位的高位范围,m是最低有效位与最高有效位之间的整数,
其中,数模转换器被配置为:在维持在先前模数转换周期中电源与对应于高位范围的电容器单元的一端之间的连接的同时,对针对当前模数转换周期的模拟输入信号进行采样,先前模数转换周期是在当前模数转换周期之前的时间点的周期,
其中,第一开关单元还被配置为:将第一输入端子与数模转换器的第二公共节点连接,并且将第二输入端子与数模转换器的第一公共节点连接,第二开关单元还被配置为:将数模转换器的第一公共节点与比较器的负输入端连接,并且将数模转换器的第一公共节点与比较器的正输入端连接。
2.根据权利要求1所述的模数转换器,其中,第一开关单元被配置为:在模拟输入信号的采样期间,连接数模转换器和输入端子,并被配置为:响应于采样被终止,将数模转换器与输入端子断开。
3.根据权利要求1所述的模数转换器,其中,
第一电容器组包括:第一电容器控制开关单元,被配置为:响应于数字控制信号,控制施加到与每个位对应的电容器的电压,
第二电容器组包括:第二电容器控制开关单元,被配置为:响应于数字控制信号,控制施加到与每个位对应的电容器的电压。
4.根据权利要求1所述的模数转换器,其中,
第一开关单元被配置为:在第一连接配置状态期间,维持第一输入端子与第二公共节点之间的断开,并维持第二输入端子与第一公共节点之间的断开,
第二开关单元被配置为:在第一连接配置状态期间,维持第一公共节点与负输入端之间的断开,并维持第二公共节点与正输入端之间的断开。
5.根据权利要求4所述的模数转换器,其中,
第一开关单元被配置为:在第二连接配置状态期间,维持第一输入端子与第一公共节点之间的断开,并维持第二输入端子与第二公共节点之间的断开,
第二开关单元被配置为:在第二连接配置状态期间,维持第一公共节点与正输入端之间的断开,并维持第二公共节点与负输入端之间的断开。
6.根据权利要求5所述的模数转换器,其中,所述模数转换器被配置为:交替地切换第一连接配置状态和第二连接配置状态。
7.根据权利要求1所述的模数转换器,其中,控制器被配置为:生成用于从最高有效位到低位范围内的最低有效位顺序地改变供应给与每个位对应的电容器单元的一端的电压的数字控制信号。
8.根据权利要求1所述的模数转换器,其中,数模转换器被配置为:初始化与低位范围对应的电容器单元并对模拟输入信号进行采样。
9.根据权利要求8所述的模数转换器,其中,数模转换器被配置为:将第一电源连接到与低位范围对应的电容器单元中的电容器对的一个电容器的一端,并将第二电源连接到另一个电容器的一端,以初始化与低位范围对应的电容器单元。
10.根据权利要求1所述的模数转换器,其中,数模转换器被配置为:响应于在第二连接配置状态期间与低位范围对应的电容器单元被初始化并且输入端子和数模转换器被断开,将分配给与高位范围对应的电容器单元的控制信号的值设置为初始设置值。
11.根据权利要求1所述的模数转换器,其中,控制器被配置为:响应于完成所述多个电容器单元的电压的调节,生成与所述多个电容器单元的每个连接状态对应的数字输出。
12.根据权利要求1所述的模数转换器,其中,比较器被配置为:基于从数模转换器接收的第一转换电压与第二转换电压之间的比较的结果,生成比较信号。
13.根据权利要求12所述的模数转换器,其中,
比较器被配置为:在当前模数转换周期期间以低位范围内的位的降序生成针对每个位的比较信号,
控制器被配置为:基于比较信号,生成用于确定是否改变供应给与每个位对应的电容器单元的电压的数字控制信号。
14.根据权利要求13所述的模数转换器,其中,控制器被配置为:响应于与模拟输入信号对应的值超出低位范围,从高位范围的最高有效位到低位范围的最低有效位顺序地生成用于调节数模转换器的电容器单元的控制信号。
15.根据权利要求14所述的模数转换器,其中,控制器被配置为:响应于数模转换器中的与低位范围对应的电容器单元指示最小值或最大值,确定与模拟输入信号对应的值超出低位范围。
16.一种模数转换方法,包括:
分别在第一输入端子和第二输入端子处接收模拟输入信号;
通过第一开关单元,将从第一输入端子接收的模拟输入信号连接到数模转换器的第一公共节点,并且将从第二输入端子接收的模拟输入信号连接到数模转换器的第二公共节点;
通过第二开关单元,将数模转换器的第一公共节点与比较器的正输入端连接,并且将数模转换器的第二公共节点与比较器的负输入端连接;
控制第一开关单元、第二开关单元、数模转换器以及比较器;
通过输出端子输出代表接收的模拟输入信号的转换后的数字信号,
其中,所述模数转换方法还包括:
调节供应给第一位范围内的与从控制器接收的数字控制信号对应的第一电容器组和第二电容器组的一个或多个电容器的一端的电压,第一电容器组连接到第一公共节点,第二电容器组连接到第二公共节点;
通过数模转换器,在维持在先前模数转换周期中电源与对应于高位范围的电容器单元的一端之间的连接的同时,对针对当前模数转换周期的模拟输入信号进行采样,先前模数转换周期是在当前模数转换周期之前的时间点的周期;
通过第一开关单元,将第一输入端子与数模转换器的第二公共节点连接,并且将第二输入端子与数模转换器的第一公共节点连接;
通过第二开关单元,将数模转换器的第一公共节点与比较器的负输入端连接,并且将数模转换器的第一公共节点与比较器的正输入端连接,
其中,第一位范围是包括最低有效位到第m位的低位范围,第二位范围是包括第m+1位到最高有效位的高位范围,m是最低有效位与最高有效位之间的整数。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0034596 | 2018-03-26 | ||
KR20180034596 | 2018-03-26 | ||
KR10-2018-0168593 | 2018-12-24 | ||
KR1020180168593A KR102664009B1 (ko) | 2018-03-26 | 2018-12-24 | 리셋을 스킵하는 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110365338A CN110365338A (zh) | 2019-10-22 |
CN110365338B true CN110365338B (zh) | 2024-03-19 |
Family
ID=65818287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910234763.5A Active CN110365338B (zh) | 2018-03-26 | 2019-03-26 | 用于跳过复位的模数转换器(adc)和模数转换方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10680636B2 (zh) |
EP (1) | EP3547543A1 (zh) |
CN (1) | CN110365338B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220033248A (ko) | 2020-09-09 | 2022-03-16 | 삼성전자주식회사 | 무선 전력 중계 장치 및 무선 전력 중계 방법 |
KR20220050658A (ko) | 2020-10-16 | 2022-04-25 | 삼성전자주식회사 | 듀티 사이클 저항을 포함하는 증폭 장치, 적분 장치 및 변조 장치 |
US20230058641A1 (en) * | 2021-08-19 | 2023-02-23 | International Business Machines Corporation | Analog-to-digital conversion with bit skipping functionality |
CN114879808B (zh) * | 2022-04-08 | 2024-01-23 | 北京智芯微电子科技有限公司 | 温度检测芯片及其ptat电路、温度传感器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102571094A (zh) * | 2010-12-10 | 2012-07-11 | 乐金显示有限公司 | 逐次逼近寄存器模数转换器以及利用其的模数转换方法 |
EP2590329A1 (en) * | 2011-11-07 | 2013-05-08 | Linear Technology Corporation | Systems and methods for randomizing component mismatch in an adc |
CN103688468A (zh) * | 2011-05-04 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 零功率采样sar adc电路和方法 |
CN104410419A (zh) * | 2014-12-08 | 2015-03-11 | 中国科学院微电子研究所 | 带有数字可编程选通窗的模数转换器 |
CN104917524A (zh) * | 2014-03-14 | 2015-09-16 | 联发科技股份有限公司 | 模数转换器 |
CN106992781A (zh) * | 2017-03-27 | 2017-07-28 | 电子科技大学 | 二进制电荷重分配型逐次逼近模数转换器的预测量化方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002351313A1 (en) | 2001-12-11 | 2003-07-09 | Thomson Licensing S.A. | Multiplexed analog-to-digital converter arrangement |
KR100840675B1 (ko) | 2002-01-14 | 2008-06-24 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
JP2006108893A (ja) | 2004-10-01 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 逐次比較型ad変換方法および逐次比較型ad変換装置 |
US7327994B2 (en) | 2004-11-04 | 2008-02-05 | Hamid Rafati | Architecture for multiple-antenna systems |
JP4470830B2 (ja) | 2005-07-26 | 2010-06-02 | 株式会社デンソー | 巡回型a/d変換器 |
JP4652214B2 (ja) | 2005-11-18 | 2011-03-16 | 富士通セミコンダクター株式会社 | アナログデジタル変換器 |
US7456768B2 (en) * | 2006-04-07 | 2008-11-25 | Washington State University | Analog-to-digital converters based on an interleaving architecture and associated methods |
US7468688B2 (en) * | 2006-09-06 | 2008-12-23 | Infineon Technologies Ag | Converter and method for converting an analog signal and comparator for use in such conversion |
JP4550144B2 (ja) * | 2006-12-04 | 2010-09-22 | パナソニック株式会社 | A/dコンバータ |
US7741981B1 (en) * | 2008-12-30 | 2010-06-22 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC |
US7916063B1 (en) * | 2009-09-28 | 2011-03-29 | Robert Bosch Gmbh | Charge-sharing digital to analog converter and successive approximation analog to digital converter |
TWI470939B (zh) * | 2009-11-04 | 2015-01-21 | Pixart Imaging Inc | 類比至數位轉換器及其相關之校準比較器 |
JP5427663B2 (ja) | 2010-03-24 | 2014-02-26 | スパンション エルエルシー | A/d変換器 |
US8610611B2 (en) | 2011-01-31 | 2013-12-17 | Qualcomm Incorporated | Analog-to-digital converter for biomedical signals |
US8390501B2 (en) | 2011-04-28 | 2013-03-05 | Ncku Research And Development Foundation | Successive approximation register ADC with a window predictive function |
KR20130068175A (ko) | 2011-12-14 | 2013-06-26 | 삼성전기주식회사 | Pfc 구동수단과 이를 포함하는 전원장치 및 pfc 구동방법. |
JP6136097B2 (ja) | 2012-03-30 | 2017-05-31 | セイコーエプソン株式会社 | A/d変換回路及び電子機器 |
US9136857B2 (en) | 2012-07-02 | 2015-09-15 | Ifineon Technologies Ag | ADC with sample and hold |
US8754800B2 (en) * | 2012-09-29 | 2014-06-17 | Intel Corporation | Methods and arrangements for high-speed analog-to-digital conversion |
US9059734B1 (en) * | 2013-09-10 | 2015-06-16 | Maxim Integrated Products, Inc. | Systems and methods for capacitive digital to analog converters |
US9413394B1 (en) | 2014-04-01 | 2016-08-09 | Microsemi Storage Solutions (U.S.), Inc. | Digital to-analog converter system and method |
KR101501881B1 (ko) | 2014-07-31 | 2015-03-19 | 중앙대학교 산학협력단 | 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기 |
US9385740B2 (en) * | 2014-11-07 | 2016-07-05 | Mediatek Inc. | SAR ADC and method thereof |
KR101666078B1 (ko) | 2015-04-01 | 2016-10-25 | 한국과학기술원 | 이미지 유사성을 이용한 이미지 센싱 장치 및 방법 |
KR101672875B1 (ko) | 2015-08-24 | 2016-11-07 | 고려대학교 산학협력단 | 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법 |
JP2016106521A (ja) | 2016-03-16 | 2016-06-16 | ルネサスエレクトロニクス株式会社 | デジタル制御電源装置 |
JP6769141B2 (ja) | 2016-07-06 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、物理量検出装置、電子機器及び移動体 |
US9923569B1 (en) | 2017-09-11 | 2018-03-20 | Analog Devices, Inc. | Self-adaptive analog-to-digital converter |
TWI657666B (zh) * | 2017-10-31 | 2019-04-21 | 聯陽半導體股份有限公司 | 類比至數位轉換器及其校正方法以及校正設備 |
-
2019
- 2019-03-13 US US16/352,501 patent/US10680636B2/en active Active
- 2019-03-18 EP EP19163378.3A patent/EP3547543A1/en active Pending
- 2019-03-26 CN CN201910234763.5A patent/CN110365338B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102571094A (zh) * | 2010-12-10 | 2012-07-11 | 乐金显示有限公司 | 逐次逼近寄存器模数转换器以及利用其的模数转换方法 |
CN103688468A (zh) * | 2011-05-04 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 零功率采样sar adc电路和方法 |
EP2590329A1 (en) * | 2011-11-07 | 2013-05-08 | Linear Technology Corporation | Systems and methods for randomizing component mismatch in an adc |
CN104917524A (zh) * | 2014-03-14 | 2015-09-16 | 联发科技股份有限公司 | 模数转换器 |
CN104410419A (zh) * | 2014-12-08 | 2015-03-11 | 中国科学院微电子研究所 | 带有数字可编程选通窗的模数转换器 |
CN106992781A (zh) * | 2017-03-27 | 2017-07-28 | 电子科技大学 | 二进制电荷重分配型逐次逼近模数转换器的预测量化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110365338A (zh) | 2019-10-22 |
US20190296760A1 (en) | 2019-09-26 |
US10680636B2 (en) | 2020-06-09 |
EP3547543A1 (en) | 2019-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110365338B (zh) | 用于跳过复位的模数转换器(adc)和模数转换方法 | |
US11640196B2 (en) | Unit element for performing multiply-accumulate operations | |
US8633844B2 (en) | Performing digital windowing in an analog-to-digital converter (ADC) | |
US7477177B2 (en) | A-D converter, A-D convert method, and A-D convert program | |
US7812757B1 (en) | Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation | |
JPH01133423A (ja) | 再分配形a/d変換器とアナログ信号をディジタル信号に変換する方法 | |
US9425815B2 (en) | Hybrid pipelined analog-to-digital converter | |
KR20180005525A (ko) | 아날로그 디지털 인터페이스 sram 구조 | |
US20220066740A1 (en) | Analog Dot Product Multiplier | |
US11645503B2 (en) | Multibit neural network | |
CN108990427A (zh) | 模数转换电路和方法 | |
KR102664009B1 (ko) | 리셋을 스킵하는 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법 | |
JP2007235379A (ja) | デジタル/アナログ変換回路 | |
US8633847B2 (en) | Analog-digital converter | |
US9197231B1 (en) | Systems and methods for data conversion | |
WO2022269403A1 (en) | Successive-approximation analog-to-digital converters | |
US20220083846A1 (en) | Computation system | |
US20040257257A1 (en) | A/D converter and A/D conversion method | |
KR102288352B1 (ko) | 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법 | |
US8274420B2 (en) | Successive approximation analog-to-digital converter | |
CN118138042A (zh) | 模拟数字转换器装置以及模拟前台校正方法 | |
RU2527187C1 (ru) | Аналого-цифровой преобразователь | |
CN116170014A (zh) | 模数转换器及用于在模数转换器中进行模数转换的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |