TWI657666B - 類比至數位轉換器及其校正方法以及校正設備 - Google Patents
類比至數位轉換器及其校正方法以及校正設備 Download PDFInfo
- Publication number
- TWI657666B TWI657666B TW106137537A TW106137537A TWI657666B TW I657666 B TWI657666 B TW I657666B TW 106137537 A TW106137537 A TW 106137537A TW 106137537 A TW106137537 A TW 106137537A TW I657666 B TWI657666 B TW I657666B
- Authority
- TW
- Taiwan
- Prior art keywords
- amount
- charge
- comparator
- input
- comparison result
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 168
- 238000010586 diagram Methods 0.000 description 9
- 238000003491 array Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本發明提出一種校正方法包括以下步驟：提供第一電荷量至比較器的第一輸入端；藉由多個切換電容組的其中之一提供第二電荷量至比較器的第二輸入端，並且藉由這些切換電容組的至少其中之另一提供補償電荷量至比較器的第二輸入端；藉由比較器比較第一輸入端接收的電壓值以及第二輸入端接收的電壓值，並且輸出電壓比較結果至控制器；以及若控制器依據電壓比較結果判斷提供至第二輸入端的電荷量近似於提供至第一輸入端的電荷量，則藉由控制器記錄校正電荷量至控制器儲存的查找表。另外，一種類比至數位轉換器以及一種校正設備亦被提出。
Description
本發明是有關於一種校正技術，且特別是有關於一種類比至數位轉換器及其校正方法以及校正設備。
在類比至數位轉換器(Analog-to-Digital Converter, ADC)的技術領域中，連續逼近式(Successive Approximation Register, SAR)類比至數位轉換器具有使用單位面積較小，功率消耗較低的優點，因此普遍應用於各式電子設備當中。然而，傳統的連續逼近式類比至數位轉換器往往會發生電容不匹配(Mismatch)的情況，而影響到類比至數位轉換器的解析度(Resolution)。但是，現有校正電容的方式會導致增加製造成本的增加，或是需要花費較多的時間來進行電容補償，而造成類比至數位轉換器的效能降低。有鑑於此，本發明將在以下提出幾個實施例的解決方案。
本發明提供一種類比至數位轉換器、校正方法以及校正設備可有效地校正電容不匹配的情況，並且具有便捷且低成本的優點。
本發明的校正方法適用於類比至數位轉換器。類比至數位轉換器包括控制器、比較器以及多個切換電容陣列。切換電容陣列包括多個切換電容組。校正方法包括：提供第一電荷量至比較器的第一輸入端；藉由這些切換電容組的其中之一提供第二電荷量至比較器的第二輸入端，並且藉由這些切換電容組的至少其中之另一提供補償電荷量至比較器的第二輸入端；藉由比較器比較第一輸入端接收的電壓值以及第二輸入端接收的電壓值，並且輸出電壓比較結果至控制器；以及若控制器依據電壓比較結果判斷提供至第二輸入端的電荷量近似於提供至第一輸入端的電荷量，則藉由控制器記錄校正電荷量至控制器儲存的查找表，其中校正電荷量等於補償電荷量相減或相加於一個單位電容提供的電荷量。
本發明的一種類比至數位轉換器包括控制器、比較器以及切換電容陣列。比較器具有第一輸入端、第二輸入端以及輸出端。比較器耦接控制器。切換電容陣列耦接控制器。切換電容陣列包括多個切換電容組。比較器的第一輸入端接收第一電荷量。控制器操作這些切換電容組，以藉由這些切換電容組的其中之一提供第二電荷量至比較器的第二輸入端，並且藉由這些切換電容組的至少其中之另一提供補償電荷量至比較器的第二輸入端。比較器比較第一輸入端接收的電壓值以及第二輸入端接收的電壓值，並且輸出電壓比較結果至控制器。若控制器依據電壓比較結果判斷提供至第二輸入端的電荷量近似於提供至第一輸入端的電荷量，則控制器記錄校正電荷量至控制器儲存的查找表。校正電荷量等於補償電荷量相減或相加於一個單位電容提供的電荷量。
本發明的一種校正設備適用於校正類比至數位轉換器。類比至數位轉換器包括控制器、比較器以及切換電容陣列。切換電容陣列包括多個切換電容組。校正設備包括處理器。處理器耦接類比至數位轉換器。處理器用以驅動控制器以執行校正操作，以使比較器的第一輸入端接收第一電荷量。控制器操作這些切換電容組，以藉由這些切換電容組的其中之一提供第二電荷量至比較器的第二輸入端，並且藉由這些切換電容組的至少其中之另一提供補償電荷量至比較器的第二輸入端。比較器比較第一輸入端接收的電壓值以及第二輸入端接收的電壓值，並且輸出電壓比較結果至控制器。若控制器依據電壓比較結果判斷提供至第二輸入端的電荷量近似於提供至第一輸入端的電荷量，則控制器記錄校正電荷量至控制器儲存的查找表。校正電荷量等於補償電荷量相減或相加於一個單位電容提供的電荷量。
基於上述，本發明的類比至數位轉換器、校正方法以及校正設備可校正類比至數位轉換器的多個切換電容組的一部分，其中本發明的校正方法是利用這些切換電容組的另一部分來提供補償電荷量，並且記錄這些切換電容組的一部分的校正電荷量至查找表，以使類比至數位轉換器於執行二分搜尋操作時，可依據查找表來進行補償。因此，本發明的類比至數位轉換器無需設置其他校正電路或編寫繁雜的編碼設定，即可有效地校正電容不匹配的情況。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為了使本發明之內容可以被更容易明瞭，以下特舉實施例做為本發明確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。
圖1繪示本發明一實施例的類比至數位轉換器的方塊圖。參考圖1，類比至數位轉換器100包括控制器110、比較器120以及切換電容陣列130。控制器110耦接比較器120以及切換電容陣列130，並且比較器120耦接切換電容陣列130。切換電容陣列130可包括多個切換電容組，並且切換電容陣列130可為數位至類比轉換器(Digital-to-Analog Converter, DAC)。在本實施例中，類比至數位轉換器100可為連續逼近式(Successive Approximation Register, SAR)類比數位轉換器(Analog-to-Digital Converter, ADC)。類比至數位轉換器100可用以依據二進位搜尋演算法(Binary search algorithm)執行二分搜尋操作(Binary search)，以進行類比訊號至數位訊號的轉換工作。
在本實施例中，類比至數位轉換器100可經由預先校正而建立查找表(Look-Up Table, LUT)，以使當類比至數位轉換器100在執行類比至數位轉換工作時，控制器110可依據切換電容陣列130的切換狀態來對應讀取查找表，以藉由記錄在查找表中對應的補償電荷量來校正切換電容陣列130提供至比較器120的電荷量。因此，本實施的比較器120可輸出正確的比較結果。
在本實施例中，控制器110例如是中央處理單元(Central Processing Unit, CPU)，或是其他可程式化之一般用途或特殊用途的微處理器(microprocessor)、數位訊號處理器(Digital Signal Processor, DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits, ASIC)、可程式化邏輯裝置(Programmable Logic Device, PLD)、其他類似處理電路或這些裝置的組合。控制器110可進一步包括儲存單元，其中儲存單元例如是動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)、快閃記憶體(Flash memory)或非揮發性隨機存取記憶體(Non-Volatile Random Access Memory, NVRAM)等。在本實施例中，儲存單元可用以儲存多個模組以及本發明各實施例所述的查找表。
圖2繪示圖1實施例的類比至數位轉換器的示意圖。參考圖2，比較器120耦接切換電容陣列130。比較器120具有第一輸入端121、第二輸入端122以及輸出端123。在本實施例中，類比至數位轉換器100可例如是十位元(10-bit)連續逼近式類比數位轉換器，但本發明並不限於此。在本實施例中，切換電容陣列130包括一個基本電容C0以及多個切換電容組C1~C10以及開關模組132。基本電容C0以及這些切換電容組C1~C10耦接開關模組132。在本實施例中，基本電容C0以及這些切換電容組C1~C10分別由一個至多個電容單元所組成，並且這些切換電容組C1~C10依據電容大小依序排列。在本實施例中，基本電容C0用以提供一個單位電容，以使切換電容陣列130的總電容值為1024庫倫(10-bit)。在本實施例中，切換電容組C1為最低有效位元(Least Significant Bit, LSB)，並且切換電容組C10為最高有效位元(Most Significant Bit, MSB)。在本實施例中，基本電容C0以及這些切換電容組C1~C10彼此並聯耦接，並且基本電容C0以及這些切換電容組C1~C10分別耦接開關模組132的多個開關元件。控制器110耦接開關模組132，以控制這些開關元件，以使基本電容C0以及這些切換電容組C1~C10選擇性地提供電荷至比較器120的第二輸入端122。
然而，本實施例的圖2所示的切換電容陣列130為等效示意圖。本實施例的切換電容陣列130的基本電容C0以及這些切換電容組C1~C10的具體電路架構與切換方式可依據所屬技術領域的連續逼近式類比數位轉換器的通常知識，而獲致足夠的教示、建議以及實施說明，因此不再贅述。
在本實施例中，開關模組132的這些開關元件的一端分別接收參考電壓Vref，控制器110控制開關模組132的這些開關元件，以選擇性地將參考電壓Vref提供至基本電容C0以及這些切換電容組C1~C10，以透過基本電容C0以及這些切換電容組C1~C10選擇性地提供電荷至比較器120的第二輸入端122。在本實施例中，比較器120的第一輸入端121用以接收對應於特定電荷量的輸入電壓Vin。在本實施例中，比較器120用以比較第一輸入端121接收的電壓值以及第二輸入端122接收的電壓值，並且比較器120藉由輸出端123輸出電壓比較結果至控制器110。
圖3繪示本發明一實施例的校正方法的流程圖。參考圖1，本實施例的校正方法可至少適用於圖1的類比至數位轉換器100。在本實施例中，類比至數位轉換器100為N位元的連續逼近式類比數位轉換器。須先說明的是，在本實施例中，切換電容陣列130具有N個切換電容組，其中第1個切換電容組為最低有效位元(Least Significant Bit, LSB)，並且第N個切換電容組為最高有效位元(Most Significant Bit, MSB)。在本實施例中，控制器110可將這些切換電容組當中的第1~K個切換電容組作為補償電容，並且將這些切換電容組當中的第(K+1)~N個切換電容組作為待校正電容。在本實施例中，這些切換電容組當中的第1~K個切換電容組的電容值低於這些切換電容組當中的第(K+1)~N個切換電容組的電容值。
具體而言，相較於低有效位元的切換電容組發生電容不匹配的情況，高有效位元的切換電容組發生電容不匹配的情況影響類比至數位轉換器100的解析度的情況較為嚴重。因此，因此本發明利用低有效位元的切換電容組來作為補償電容。
在步驟S310中，控制器110設定參數M=N，其中參數M以及參數N為大於0的正整數，並且參數M介於1至N之間。在步驟S320中，比較器120的第一輸入端接收輸入電壓Vin，其中輸入電壓Vin符合以下公式(1)。
……………......公式(1)
在步驟S330中，控制器110控制切換電容陣列130，以藉由參考電壓Vref充電第M個切換電容組，以使比較器的第二輸入端具有正電荷量。在步驟S340中，控制器110設定參數n=0，並且判斷比較器120的輸出端的比較結果。在本實施例中，若比較器120輸出的比較結果為1，則控制器110執行步驟S341。若比較器120輸出的比較結果為0，則控制器110執行步驟S342。也就是說，在本實施例中，控制器110依據步驟S340的比較結果來決定補償電荷量為正電荷量或負電荷量。
在步驟S341中，控制器110設定參數n=n+1，並且操作切換電容陣列130，以對比較器的第二輸入端進一步提供1單位電容大小的正電荷量。在步驟S343中，控制器110判斷比較器120的輸出端的比較結果。在本實施例中，若比較器120輸出的比較結果為0，則控制器110執行步驟S350。若比較器120輸出的比較結果為1，則控制器110重新執行步驟S341。
在步驟S342中，控制器110設定參數n=n+1，並且操作切換電容陣列130，以對比較器的第二輸入端進一步提供1單位電容大小的負電荷量。在步驟S344中，控制器110判斷比較器120的輸出端的比較結果。在本實施例中，若比較器120輸出的比較結果為1，則控制器110執行步驟S350。若比較器120輸出的比較結果為0，則控制器110重新執行步驟S342。
在步驟S350中，控制器110判斷參數M是否等於K。在本實施例中，若參數M不等於K，則控制器110設定參數M=M-1，並且重新執行步驟S320。若參數M等於K，則控制器110執行步驟S370，以結束N位元的類比至數位轉換器的校正操作。
舉例而言，圖4A至圖4D繪示圖2實施例的切換電容陣列的切換示意圖。參考圖1至圖4D，以下實施例將以圖2實施例所示的十位元連續逼近式類比數位轉換器為例來說明之。在圖4A中，基本電容C0為1C(庫倫)，並且這些切換電容組C1~C10的電容值依序為1C、2C、4C、8C、16C、32C、67C、125C、256C、517C，其中切換電容組C10、C8、C7正常電容值應為512C、128C、64C。也就是說，在此例中，切換電容組C10(517C)、C8(125C)以及C7(67C)發生電容不匹配的情況，而導致類比至數位轉換器100操作的中間電位為1029C/2=514.5C。
對此，在此例中，若比較器120的第一輸入端122接收輸入電壓Vin，以使比較器120的第一輸入端122具有513C的電荷量。然而，原先期望比較器120輸出為“1000000001”，但是由於切換電容組C10(517C)發生電容不匹配的情況，因此比較器120輸出為“0111111111”。並且，若比較器120的第一輸入端122接收輸入電壓Vin，以使比較器120的第一輸入端122具有514C的電荷量。然而，原先期望比較器120輸出為“1000000010”，但是由於切換電容組C10(517C)發生電容不匹配的情況，因此比較器120輸出同樣為“0111111111”。也就是說，比較器120的第一輸入端122無論接收513C或514C的電荷量，比較器120的輸出皆為“0111111111”。在此例中，類比至數位轉換器100發生編碼錯誤的情形(Miss code)。
因此，本實施例的類比至數位轉換器100可藉由執行圖3實施例的校正方法來解決電容不匹配的情況。在本實施例中，比較器120的第一輸入端121接收輸入電壓Vin，以使比較器120的第一輸入端121具有512C的電荷量。首先，參考圖4A，控制器110控制開關模組132，以使切換電容組C10(517C)提供電荷至比較器120的第二輸入端122。因此，比較器120的第二輸入端122具有約514.5C的電荷量((517C/1029C)×1024C≈514.5C)，並且控制器110的輸出端輸出的對應的電壓比較結果為“0”。
接著，參考圖4B，控制器110控制開關模組132，以使切換電容組C10(517C)以及切換電容組C1(-1C)提供電荷至比較器120的第二輸入端122，其中補償電荷量為-1C。因此，比較器120的第二輸入端122具有約513.5C的電荷量((517C-1C/1029C)×1024C≈513.5C)，因此控制器110的輸出端輸出的對應的電壓比較結果為“0”。
再接著，參考圖4C，控制器110控制開關模組132，以使切換電容組C10(517C)以及切換電容組C2(-2C)提供電荷至比較器120的第二輸入端122，其中補償電荷量為-2C。因此，比較器120的第二輸入端122具有約512.5C的電荷量((517C-2C/1029C)×1024C≈512.5C)，因此控制器110的輸出端輸出的對應的電壓比較結果為“0”。
最後，參考圖4D，控制器110控制開關模組132，以使切換電容組C10(517C)、切換電容組C2(-2C)以及切換電容組C1(-1C)提供電荷至比較器120的第二輸入端122，其中補償電荷量為-3C。因此，比較器120的第二輸入端122具有約511.5C的電荷量((517C-2C/1029C)×1024C≈511.5C)，因此控制器110的輸出端輸出的對應的電壓比較結果為“1”。
在本實施例中，控制器110依據比較器120輸出的電壓比較結果來判斷提供至第二輸入端122的電荷量近似於提供至第一輸入端121的電荷量。因此，類比至數位轉換器100藉由控制器110記錄校正電荷量至控制器儲存的查找表，其中校正電荷量等於補償電荷量(-3C)相加於一個單位電容提供的電荷量(-2C)。也就是說，同理於上述切換電容組C10的判斷方式，類比至數位轉換器100可例如針對第7個至第10個切換電容組C7~C10依序執行如上述的切換操作，以使建立查找表如以下表1。
切換電容組 校正電荷量 C10(517C) -2C C9(256C) 0C C8(125C) +3C C7(67C) -2C 表1
依據上述表1，由於切換電容組C10、C8、C7分別有電容不匹配的情況，但是切換電容組C9未有電容不匹配的情況，因此本實施例的控制器110記錄切換電容組C10、C9、C8、C7分別對應的校正電荷量為-2C、0C、+3C、-2C。因此，在本實施例中，類比至數位轉換器100經由上述校正後可預先儲存有如上述表1的查找表，並且當類比至數位轉換器100執行二分搜尋操作時。再舉例而言若類比至數位轉換器100欲量測電荷量為576C(512C+64C)所對應的輸入電壓時，類比至數位轉換器100可藉由上述表1中分別對應於切換電容組C10、C7的校正電荷量((-2C)+(-2C)=-4C)來調整切換電容陣列130的切換結果，以使類比至數位轉換器100可正確執行二分搜尋操作。
值得注意的是，本實施例所述第二輸入端122的電荷量近似於提供至第一輸入端121的電荷量的意思是指第二輸入端122的電荷量以單位電容(1C)的差異來逐步調整。然而，經補償後的第二輸入端122的電荷量可能相同或不相同於第一輸入端121的電荷量，因此本實施例的控制器110是選擇一個補償電荷量可使第二輸入端122的電荷量最接近或相同於第一輸入端121的電荷量，來作為校正電荷量，以使經校正後的類比至數位轉換器100可正確的執行二分搜尋操作。換句話說，本發明的校正方式是藉由不斷調整補償電荷量的大小來逼近最適當的補償電荷量，並且藉由判斷控制器110的輸出端輸出的電壓比較結果是否發生轉態(由1變0，或由0變1)，來決定前一次調整的補償電荷量為最適當的補償電荷量的大小。
圖5繪示本發明另一實施例的校正方法的流程圖。參考圖1、圖2以及圖5，本實施例的校正方法可至少適用於圖1以及圖2實施例的類比至數位轉換器100。在步驟S510中，控制器110提供第一電荷量至比較器120的第一輸入端121。在步驟S520中，控制器110藉由這些切換電容組C1~C10的其中之一提供第二電荷量至比較器120的第二輸入端122，並且藉由這些切換電容組C1~C10的至少其中之另一提供補償電荷量至比較器120的第二輸入端122。在步驟S530中，控制器110藉由比較器120比較第一輸入端121接收的電壓值以及第二輸入端122接收的電壓值，並且輸出電壓比較結果至控制器110。在步驟S540中，若控制器110依據電壓比較結果判斷提供至第二輸入端122的電荷量近似於提供至第一輸入端121的電荷量，則藉由控制器110記錄校正電荷量至控制器110儲存的查找表，其中校正電荷量等於補償電荷量相減或相加於一個單位電容提供的電荷量。因此，本實施例的類比至數位轉換器100可經由上述步驟以記錄對應於這些切換電容組C1~C10的其中之一的校正電荷量至查找表中，以使類比至數位轉換器100執行二分搜尋操作時可依據記錄在查找表中的校正電荷量來對應調整這些切換電容組C1~C10的導通狀態。
此外，關於本實施例的類比至數位轉換器100的相關技術特徵以及詳細的校正手段可依據上述圖1至圖4D實施例的內容，而獲致足夠的教示、建議以及實施說明，因此不再贅述。
圖6繪示本發明一實施例的校正設備的方塊圖。參考圖6，本實施例的校正設備700可包括處理器710，其中處理器710例如是中央處理單元(Central Processing Unit, CPU)，或是其他可程式化之一般用途或特殊用途的微處理器(microprocessor)、數位訊號處理器(Digital Signal Processor, DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits, ASIC)、可程式化邏輯裝置(Programmable Logic Device, PLD)、其他類似處理電路或這些裝置的組合。在本實施例中，校正設備700耦接類比至數位轉換器600。
在本實施例中，類比至數位轉換器600包括控制器610、比較器620以及切換電容陣列630。控制器610耦接比較器620以及切換電容陣列630，並且比較器620耦接切換電容陣列630。在本實施例中，控制器610包括儲存單元611，並且儲存單元611用以儲存查找表612。
具體而言，在本實施例中，在類比至數位轉換器600的製造過程中，類比至數位轉換器600可藉由校正設備700來校正切換電容陣列630的多個切換電容組可能發生的電容不匹配的問題。在本實施例中，校正設備700的處理器710耦接類比至數位轉換器600。處理器710用以驅動控制器610以執行校正操作，以使比較器620的第一輸入端接收第一電荷量。控制器610操作切換電容陣列630的這些切換電容組，以藉由這些切換電容組的其中之一提供第二電荷量至比較器620的第二輸入端，並且藉由這些切換電容組的至少其中之另一提供補償電荷量至比較器620的第二輸入端。在本實施例中，比較器620比較第一輸入端接收的電壓值以及第二輸入端接收的電壓值，並且輸出電壓比較結果至控制器610。在本實施例中，若控制器610依據電壓比較結果判斷提供至第二輸入端的電荷量近似於提供至第一輸入端的電荷量，則控制器610記錄校正電荷量至控制器610儲存的查找表。在本實施例中，校正電荷量等於補償電荷量相減或相加於一個單位電容提供的電荷量。因此，本實施例的校正設備700可有效校正切換電容陣列630的這些切換電容組，以使類比至數位轉換器600執行二分搜尋操作時可依據記錄在查找表中的校正電荷量來對應調整這些切換電容組的導通狀態。
此外，關於本實施例的類比至數位轉換器600以及校正設備700的相關技術特徵以及詳細的校正方法可依據上述圖1至圖5實施例的內容，而獲致足夠的教示、建議以及實施說明，因此不再贅述。
綜上所述，本發明的類比至數位轉換器、校正方法以及校正設備可校正切換電容陣列的多個切換電容組的一部分所發生的電容不匹配的情況。本發明的類比至數位轉換器經由校正而儲存有記錄分別對應於這些切換電容組的一部分的多個校正電荷量的查找表，以使類比至數位轉換器於執行二分搜尋操作時，類比至數位轉換器可依據查找表來藉由這些切換電容組的另一部分提供的補償電荷量來進行補償。因此，本發明的類比至數位轉換器、校正方法以及校正設備可有效地校正電容不匹配的情況，並且具有便捷且低成本的優點。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、600‧‧‧類比至數位轉換器
110、610‧‧‧控制器
120、620‧‧‧比較器
121‧‧‧第一輸入端
122‧‧‧第二輸入端
123‧‧‧輸出端
130、630‧‧‧切換電容陣列
132‧‧‧開關模組
611‧‧‧儲存單元
612‧‧‧查找表
700‧‧‧校正設備
710‧‧‧處理器
C0‧‧‧基本電容
C1~C10‧‧‧切換電容組
Vin‧‧‧輸入電壓
Vref‧‧‧參考電壓
S310、S320、S330、S340、S341、S342、S343、S344、S345、S346、S350、S360、S370、S510、S520、S530、S540‧‧‧步驟
圖1繪示本發明一實施例的類比至數位轉換器的方塊圖。 圖2繪示圖1實施例的類比至數位轉換器的示意圖。 圖3繪示本發明一實施例的校正方法的流程圖。 圖4A至圖4D繪示圖2實施例的切換電容陣列的切換示意圖。 圖5繪示本發明另一實施例的校正方法的流程圖。 圖6繪示本發明一實施例的校正設備的方塊圖。
Claims (20)
- 一種校正方法，適用於一類比至數位轉換器，其中該類比至數位轉換器包括一控制器、一比較器以及一切換電容陣列，並且該切換電容陣列包括多個切換電容組，其中該校正方法包括：提供一第一電荷量至該比較器的一第一輸入端，其中該比較器的該第一輸入端不耦接至該切換電容陣列；藉由該些切換電容組的其中之一提供一第二電荷量至該比較器的一第二輸入端，並且藉由該些切換電容組的至少其中之另一提供一補償電荷量至該比較器的該第二輸入端；藉由該比較器比較該第一輸入端接收的電壓值以及該第二輸入端接收的電壓值，並且輸出一電壓比較結果至該控制器；以及若該控制器依據該電壓比較結果判斷提供至該第二輸入端的電荷量近似於提供至該第一輸入端的電荷量，則藉由該控制器記錄一校正電荷量至該控制器儲存的一查找表，其中該校正電荷量等於該補償電荷量相減或相加於一個單位電容提供的電荷量。
- 如申請專利範圍第1項所述的校正方法，其中藉由該比較器比較該第一輸入端接收的電壓值以及該第二輸入端接收的電壓值，並且輸出該電壓比較結果至該控制器的步驟包括：藉由該些切換電容組的其中之一提供該第二電荷量至該比較器的該第二輸入端，以使該比較器比較對應於該第一電荷量的電壓值以及對應於該第二電荷量的電壓值，以輸出一第一比較結果；藉由該些切換電容組的其中之一提供該第二電荷量至該比較 器的該第二輸入端，並且藉由該些切換電容組的至少其中之另一同時提供該補償電荷量至該比較器的該第二輸入端，以使該比較器比較對應於該第一電荷量的電壓值以及對應於該第二電荷量加上該補償電荷量的電壓值，以輸出一第二比較結果；以及藉由該控制器依據該第一比較結果以及該第二比較結果來判斷提供至該第二輸入端的電荷量是否近似於提供至該第一輸入端的電荷量。
- 如申請專利範圍第2項所述的校正方法，其中藉由該控制器依據該第一比較結果以及該第二比較結果來判斷提供至該第二輸入端的電荷量是否近似於提供至該第一輸入端的電荷量的步驟包括：若該第一比較結果相異於該第二比較結果，則判斷提供至該第二輸入端的電荷量近似於提供至該第一輸入端的電荷量；以及若該第一比較結果相同於該第二比較結果，則判斷提供至該第二輸入端的電荷量未近似於提供至該第一輸入端的電荷量。
- 如申請專利範圍第2項所述的校正方法，更包括：依據該第一比較結果來決定該補償電荷量為一正電荷量或一負電荷量。
- 如申請專利範圍第1項所述的校正方法，其中該些切換電容組的其中之一的電容值高於該些切換電容組的至少其中之另一的電容值。
- 如申請專利範圍第1項所述的校正方法，其中該類比至數位轉換器為一十位元連續逼近式類比數位轉換器。
- 如申請專利範圍第1項所述的校正方法，更包括：當該類比至數位轉換器執行一二分搜尋操作時，若該些切換電容組的其中之一被導通，則藉由該控制器依據記錄在該查找表中的該校正電荷量來對應調整該些切換電容組的導通狀態。
- 一種類比至數位轉換器，包括：一控制器；一比較器，具有一第一輸入端、一第二輸入端以及一輸出端，並且該比較器耦接該控制器；以及一切換電容陣列，耦接該控制器，並且該切換電容陣列包括多個切換電容組，其中該比較器的該第一輸入端不耦接至該切換電容陣列，且該比較器的該第一輸入端接收一第一電荷量，該控制器操作該些切換電容組，以藉由該些切換電容組的其中之一提供一第二電荷量至該比較器的該第二輸入端，並且藉由該些切換電容組的至少其中之另一提供一補償電荷量至該比較器的該第二輸入端，其中該比較器比較該第一輸入端接收的電壓值以及該第二輸入端接收的電壓值，並且輸出一電壓比較結果至該控制器，若該控制器依據該電壓比較結果判斷提供至該第二輸入端的電荷量近似於提供至該第一輸入端的電荷量，則該控制器記錄一校正電荷量至該控制器儲存的一查找表，其中該校正電荷量等於該補償電 荷量相減或相加於一個單位電容提供的電荷量。
- 如申請專利範圍第8項所述的類比至數位轉換器，其中該些切換電容組的其中之一提供該第二電荷量至該比較器的該第二輸入端，以使該比較器比較對應於該第一電荷量的電壓值以及對應於該第二電荷量的電壓值，以輸出一第一比較結果，其中該些切換電容組的其中之一提供該第二電荷量至該比較器的該第二輸入端，並且該些切換電容組的至少其中之另一同時提供該補償電荷量至該比較器的該第二輸入端，以使該比較器比較對應於該第一電荷量的電壓值以及對應於該第二電荷量加上該補償電荷量的電壓值，以輸出一第二比較結果，其中該控制器依據該第一比較結果以及該第二比較結果來判斷提供至該第二輸入端的電荷量是否近似於提供至該第一輸入端的電荷量。
- 如申請專利範圍第9項所述的類比至數位轉換器，其中若該第一比較結果相異於該第二比較結果，則該控制器判斷提供至該第二輸入端的電荷量近似於提供至該第一輸入端的電荷量，其中若該第一比較結果相同於該第二比較結果，則判斷提供至該第二輸入端的電荷量未近似於提供至該第一輸入端的電荷量。
- 如申請專利範圍第9項所述的類比至數位轉換器，其中該控制器依據該第一比較結果來決定該補償電荷量為一正電荷量或一負電荷量。
- 如申請專利範圍第8項所述的類比至數位轉換器，其中該些切換電容組的其中之一的一電容值高於該些切換電容組的至少其中之另一。
- 如申請專利範圍第8項所述的類比至數位轉換器，其中該類比至數位轉換器為一十位元連續逼近式類比數位轉換器。
- 如申請專利範圍第8項所述的類比至數位轉換器，其中當該類比至數位轉換器執行一二分搜尋操作時，若該些切換電容組的其中之一被導通時，則該控制器依據記錄在該查找表的該補償電荷量來對應調整該些切換電容組的導通狀態。
- 一種校正設備，適用於校正一類比至數位轉換器，其中該類比至數位轉換器包括一控制器、一比較器以及一切換電容陣列，並且該切換電容陣列包括多個切換電容組，其中該校正設備包括：一處理器，耦接該類比至數位轉換器，並且該處理器用以驅動該控制器以執行一校正操作，以使該比較器的一第一輸入端接收一第一電荷量，並使該比較器的該第一輸入端不耦接至該切換電容陣列，其中該控制器操作該些切換電容組，以藉由該些切換電容組的其中之一提供一第二電荷量至該比較器的一第二輸入端，並且藉由該些切換電容組的至少其中之另一提供一補償電荷量至該比較器的該第二輸入端，其中該比較器比較該第一輸入端接收的電壓值以及該第二輸入端接收的電壓值，並且輸出一電壓比較結果至該控制器，若該 控制器依據該電壓比較結果判斷提供至該第二輸入端的電荷量近似於提供至該第一輸入端的電荷量，則該控制器記錄一校正電荷量至該控制器儲存的一查找表，其中該校正電荷量等於該補償電荷量相減或相加於一個單位電容提供的電荷量。
- 如申請專利範圍第15項所述的校正設備，其中該處理器驅動該控制器，以使該控制器操作該些切換電容組，以藉由該些切換電容組的其中之一提供該第二電荷量至該比較器的該第二輸入端，以使該比較器比較對應於該第一電荷量的電壓值以及對應於該第二電荷量的電壓值，以輸出一第一比較結果，其中該些切換電容組的其中之一提供該第二電荷量至該比較器的該第二輸入端，並且該些切換電容組的至少其中之另一同時提供該補償電荷量至該比較器的該第二輸入端，以使該比較器比較對應於該第一電荷量的電壓值以及對應於該第二電荷量加上該補償電荷量的電壓值，以輸出一第二比較結果，其中該控制器依據該第一比較結果以及該第二比較結果來判斷提供至該第二輸入端的電荷量是否近似於提供至該第一輸入端的電荷量。
- 如申請專利範圍第16項所述的校正設備，其中若該第一比較結果相異於該第二比較結果，則該控制器判斷提供至該第二輸入端的電荷量近似於提供至該第一輸入端的電荷量，其中若該第一比較結果相同於該第二比較結果，則判斷提供至該第二輸入端的電荷量未近似於提供至該第一輸入端的電荷 量。
- 如申請專利範圍第16項所述的校正設備，其中該控制器依據該第一比較結果來決定該補償電荷量為一正電荷量或一負電荷量。
- 如申請專利範圍第15項所述的校正設備，其中該些切換電容組的其中之一的一電容值高於該些切換電容組的至少其中之另一。
- 如申請專利範圍第15項所述的校正設備，其中該類比至數位轉換器為一十位元連續逼近式類比數位轉換器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106137537A TWI657666B (zh) | 2017-10-31 | 2017-10-31 | 類比至數位轉換器及其校正方法以及校正設備 |
| CN201810118315.4A CN109728815B (zh) | 2017-10-31 | 2018-02-06 | 模拟至数字转换器及其校正方法以及校正设备 |
| US16/046,977 US10333539B2 (en) | 2017-10-31 | 2018-07-26 | Analog-to-digital converter and calibration method thereof and calibration apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106137537A TWI657666B (zh) | 2017-10-31 | 2017-10-31 | 類比至數位轉換器及其校正方法以及校正設備 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI657666B true TWI657666B (zh) | 2019-04-21 |
| TW201919345A TW201919345A (zh) | 2019-05-16 |
Family
ID=66244486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106137537A TWI657666B (zh) | 2017-10-31 | 2017-10-31 | 類比至數位轉換器及其校正方法以及校正設備 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10333539B2 (zh) |
| CN (1) | CN109728815B (zh) |
| TW (1) | TWI657666B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10680636B2 (en) * | 2018-03-26 | 2020-06-09 | Samsung Electronics Co., Ltd. | Analog-to-digital converter (ADC) with reset skipping operation and analog-to-digital conversion method |
| TWI650952B (zh) * | 2018-08-28 | 2019-02-11 | 新唐科技股份有限公司 | 連續漸近式類比數位轉換器 |
| TWI673956B (zh) * | 2018-10-17 | 2019-10-01 | 創意電子股份有限公司 | 校準方法和校準系統 |
| US10523228B1 (en) * | 2018-12-18 | 2019-12-31 | Ipgreat Incorporated | Method of capacitive DAC calibration for SAR ADC |
| EP3905531A1 (en) | 2020-04-29 | 2021-11-03 | IMEC vzw | Advanced successive approximation register analog-to-digital converter and corresponding method |
| KR20220017291A (ko) * | 2020-08-04 | 2022-02-11 | 삼성전기주식회사 | 커패시터 회로 및 이를 포함하는 가변 커패시턴스 시스템 |
| CN113155003B (zh) * | 2021-03-04 | 2023-05-16 | 清华大学 | 基于光刻机的传感器标定方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201310918A (zh) * | 2011-08-18 | 2013-03-01 | Himax Tech Ltd | 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法 |
| TW201427286A (zh) * | 2012-12-28 | 2014-07-01 | Ind Tech Res Inst | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 |
| US8896478B2 (en) * | 2012-08-06 | 2014-11-25 | Realtek Semiconductor Corp. | Successive approximation analog-to-digital converter using capacitor array with sub-capacitors configured by capacitor disassembling and related method thereof |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
| US5684487A (en) * | 1995-06-05 | 1997-11-04 | Analog Devices, Incorporated | A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs |
| US5990814A (en) * | 1997-09-05 | 1999-11-23 | Cirrus Logic, Inc. | Method and circuit for calibration of flash analog to digital converters |
| US6369740B1 (en) * | 1999-10-22 | 2002-04-09 | Eric J. Swanson | Programmable gain preamplifier coupled to an analog to digital converter |
| US6590517B1 (en) * | 1999-10-22 | 2003-07-08 | Eric J. Swanson | Analog to digital conversion circuitry including backup conversion circuitry |
| US6414619B1 (en) * | 1999-10-22 | 2002-07-02 | Eric J. Swanson | Autoranging analog to digital conversion circuitry |
| US6538594B1 (en) * | 2001-07-30 | 2003-03-25 | Cirrus Logic, Inc. | Methods and circuits for compensating for finite common mode rejection in switched capacitor circuits |
| US6559789B1 (en) * | 2001-07-30 | 2003-05-06 | Cirrus Logic, Inc. | High speed successive approximation return path and data conversion methods and circuits using the same |
| US6490332B1 (en) * | 2001-07-30 | 2002-12-03 | Cirrus Logic, Inc. | High speed, low-power shift register and circuits and methods using the same |
| US6891487B2 (en) * | 2003-06-03 | 2005-05-10 | Silicon Labs Cp, Inc. | Capacitor calibration in SAR converter |
| US7432844B2 (en) * | 2006-12-04 | 2008-10-07 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
| US7705765B1 (en) * | 2008-10-10 | 2010-04-27 | Linear Technology Corporation | Systems and methods for characterizing component ratios and generating a digital representation of same |
| CN101729069B (zh) * | 2008-10-27 | 2011-12-28 | 承景科技股份有限公司 | 具二进制错误容忍机制的逐渐逼近式模拟至数字转换器 |
| US7741981B1 (en) * | 2008-12-30 | 2010-06-22 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC |
| US7796079B2 (en) * | 2009-01-28 | 2010-09-14 | Freescale Semiconductor, Inc. | Charge redistribution successive approximation analog-to-digital converter and related operating method |
| US7961132B1 (en) * | 2010-02-03 | 2011-06-14 | Linear Technology Corporation | Sampling switch and controller |
| US8223044B2 (en) * | 2010-04-22 | 2012-07-17 | Texas Instruments Incorporated | INL correction circuitry and method for SAR ADC |
| CN102970038B (zh) * | 2011-08-31 | 2016-02-03 | 奇景光电股份有限公司 | 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法 |
| CN102386923B (zh) * | 2011-09-21 | 2014-01-01 | 北京工业大学 | 异步逐次逼近模数转换器及转换方法 |
| US8421658B1 (en) * | 2011-11-24 | 2013-04-16 | Hong Kong Applied Science & Technology Research Institute Company, Ltd. | Parallel pipelined calculation of two calibration values during the prior conversion cycle in a successive-approximation-register analog-to-digital converter (SAR-ADC) |
| US8552897B1 (en) * | 2012-03-22 | 2013-10-08 | Analog Devices, Inc. | Reference circuit suitable for use with an analog to digital converter and an analog to digital converter including such a reference circuit |
| US8994564B2 (en) * | 2012-09-07 | 2015-03-31 | Analog Devices Technology | Analog to digital converter including a pre-charge circuit |
| US8599059B1 (en) * | 2012-09-07 | 2013-12-03 | Mediatek Inc. | Successive approximation register analog-digital converter and method for operating the same |
| KR101993139B1 (ko) * | 2013-07-24 | 2019-06-27 | 한국전자통신연구원 | 연속 근사 레지스터 아날로그 디지털 컨버터 및 이를 테스트하기 위한 bist 장치의 동작 방법 |
| US20150180493A1 (en) * | 2013-12-23 | 2015-06-25 | Yu-Ren Liu | Capacitor Sensor Circuit with Rectifier and Integrator |
| CN103905049B (zh) * | 2014-03-11 | 2017-11-03 | 中国科学院半导体研究所 | 一种高速快闪加交替比较式逐次逼近模数转换器 |
| JP2017123531A (ja) * | 2016-01-06 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | アナログ／デジタル変換回路 |
| US9602119B1 (en) * | 2016-02-09 | 2017-03-21 | Applied Micro Circuits Corporation | Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array |
| CN105680865A (zh) * | 2016-03-12 | 2016-06-15 | 浙江大学 | 一种逐次逼近型模数转换器及其数字后端冗余校正方法 |
| CN106992781A (zh) * | 2017-03-27 | 2017-07-28 | 电子科技大学 | 二进制电荷重分配型逐次逼近模数转换器的预测量化方法 |
-
2017
- 2017-10-31 TW TW106137537A patent/TWI657666B/zh active
-
2018
- 2018-02-06 CN CN201810118315.4A patent/CN109728815B/zh active Active
- 2018-07-26 US US16/046,977 patent/US10333539B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201310918A (zh) * | 2011-08-18 | 2013-03-01 | Himax Tech Ltd | 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法 |
| US8896478B2 (en) * | 2012-08-06 | 2014-11-25 | Realtek Semiconductor Corp. | Successive approximation analog-to-digital converter using capacitor array with sub-capacitors configured by capacitor disassembling and related method thereof |
| TW201427286A (zh) * | 2012-12-28 | 2014-07-01 | Ind Tech Res Inst | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201919345A (zh) | 2019-05-16 |
| CN109728815B (zh) | 2023-05-09 |
| CN109728815A (zh) | 2019-05-07 |
| US10333539B2 (en) | 2019-06-25 |
| US20190131991A1 (en) | 2019-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI657666B (zh) | 類比至數位轉換器及其校正方法以及校正設備 | |
| TWI783072B (zh) | 用於使用經減小電容器陣列數位轉類比轉換（ｄａｃ）在連續近似暫存器（ｓａｒ）類比轉數位轉換器（ａｄｃ）中進行偏移校正之方法及設備 | |
| US8638248B2 (en) | Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter | |
| US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
| US7605738B2 (en) | A-D converter and A-D convert method | |
| US7956787B2 (en) | SAR analog-to-digital converter having differing bit modes of operation | |
| US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
| KR101191054B1 (ko) | 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기 | |
| JP2010045723A (ja) | デジタルアナログコンバータ | |
| KR102210273B1 (ko) | 오차를 보정하는 아날로그 디지털 컨버터 | |
| JP2009118488A (ja) | Ｄａ変換装置およびａｄ変換装置 | |
| JPH06104754A (ja) | 梯子型抵抗をトリミングするための既埋設修正データメモリを備えた多段アナログデジタル変換器 | |
| TW201424273A (zh) | 數位類比轉換電路及其權重誤差估測與校正方法 | |
| CN113162625B (zh) | 基于电荷注入补偿的逐次逼近模数转换器 | |
| CN217563639U (zh) | 模数转换器、集成电路以及电子设备 | |
| TWI745977B (zh) | 具有偏移及位元權重校正機制的類比數位轉換系統及方法 | |
| TWI653835B (zh) | 循序漸進式類比數位轉換器和其校正方法 | |
| KR101085915B1 (ko) | 아날로그 디지털 컨버터 및 그의 오류 보정방법 | |
| KR101175230B1 (ko) | 아날로그 디지탈 변환 장치 | |
| US20230412182A1 (en) | Ad converter | |
| CN115276653A (zh) | 用于流水线型模数转换电路的校准装置、方法及激光雷达 | |
| TW201902131A (zh) | 連續漸進式類比數位轉換器 | |
| EP3360255A1 (en) | Calibratable data converter | |
| WO2013006026A1 (en) | A method for converting analog signal to digital signal using a successive approximation register analog to digital converter | |
| TW201434270A (zh) | 具有抗雜訊逐漸逼近式類比數位轉換裝置及其方法 |