TWI382670B - 逐漸逼近類比數位轉換器及其方法 - Google Patents

逐漸逼近類比數位轉換器及其方法 Download PDF

Info

Publication number
TWI382670B
TWI382670B TW098134196A TW98134196A TWI382670B TW I382670 B TWI382670 B TW I382670B TW 098134196 A TW098134196 A TW 098134196A TW 98134196 A TW98134196 A TW 98134196A TW I382670 B TWI382670 B TW I382670B
Authority
TW
Taiwan
Prior art keywords
significant bit
reference voltage
bits
capacitor group
bit capacitor
Prior art date
Application number
TW098134196A
Other languages
English (en)
Other versions
TW201114191A (en
Inventor
Pochin Hsu
Original Assignee
Holtek Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Holtek Semiconductor Inc filed Critical Holtek Semiconductor Inc
Priority to TW098134196A priority Critical patent/TWI382670B/zh
Priority to US12/693,713 priority patent/US8004447B2/en
Publication of TW201114191A publication Critical patent/TW201114191A/zh
Application granted granted Critical
Publication of TWI382670B publication Critical patent/TWI382670B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

逐漸逼近類比數位轉換器及其方法
本案涉及一種逐漸逼近類比數位轉換器(successive approximation analog to digital converter：SAR ADC)，尤指一種分成最大有效位元(MSB)與最小有效位元(LSB)等兩組電容，分別耦合於比較器之正負端的逐漸逼近類比數位轉換器，適用於高解析度的SAR ADC。
第一圖係顯示一傳統之逐漸逼近類比數位轉換器的電路示意圖。在第一圖中，C*32/31與其右側之所有電容構成了LSB電容組，而C*32/31左側之所有電容則構成了MSB電容組，此為一10位元之SAR ADC，MSB電容組具有5位元，且LSB電容組亦具有5位元。VIN為一類比輸入訊號，VREF與VREF/2為參考電壓，cmpo為一比較器之輸出端，其所輸出者為比較結果，而GND為接地。
雖然如第一圖所示之傳統的逐漸逼近類比數位轉換器，其電容的面積可以因為串接C*32/31，使兩邊電容組的最大與最小的電容比例縮小，但是串接的32/31並非整數，容易因為製程與製圖的問題而產生轉換誤差。
第一圖中之傳統電路的缺點，現在進一步說明如下：
a)需要非整數倍電容32/31串接MSB與LSB兩組電容，實際製圖並不容易準確，如果有誤差也不容易調整。
b)每次轉換過程或取樣，需要所有電容參與分配電荷，拉長電位穩定的時間。
基於上述傳統SAR ADC的缺點，因此需要使用更有效的電容排列方式解決傳統電容排列中串連電容的比例並非整數倍的問題，使電容的匹配問題降低。
職是之故，發明人鑒於習知技術之缺失，乃思及改良發明之意念，終能發明出本案之「逐漸逼近類比數位轉換器及其方法」。
本案之一目的在於提供一種逐漸逼近類比數位轉換器，將其所包含之電容分成MSB組與LSB組，分別耦合於一比較器的非反向輸入端與反向輸入端或者分別耦合於一比較器的反向輸入端與非反向輸入端，俾能透過使用此一更有效的電容排列方式，以解決傳統電容排列中，串連電容的比例並非整數倍的問題，使電容的匹配問題降低。
本案之又一目的在於提供一種逐漸逼近類比數位轉換器，包含一比較器，具有一反相輸入端、一非反相輸入端與一第一輸出端，用以輸出一比較結果，一最大有效位元電容組，具一最大有效位元，一第一輸入端接收一第一參考電壓，一第二輸入端取樣一類比訊號，以自該最大有效位元開始進行一第一轉換，一第三輸入端接收一第二參考電壓，以及一第二輸出端，輸出一第一電位值，且耦合於該反相輸入端或該非反向輸入端，以及一最小有效位元電容組，具一最小有效位元，一第四輸入端接收該第二參考電壓，一第三輸出端，輸出一第二電位值，當該第二輸出端耦合於該反相輸入端時，該第三輸出端耦合於該非反相輸入端，且當該第二輸出端耦合於該非反相輸入端時，該第三輸出端耦合於該反向輸入端，其中當該最大有效位元電容組進行該第一轉換時，使該第二電位值保持在該第二參考電壓，當該第一轉換完成時，使該第一電位保持不變，並使該最小有效位元電容組進行一第二轉換，直至進行到該最小位元，並依據該比較結果以進行該第一與該第二轉換，俾輸出一數位信號。
根據上述之構想，該逐漸逼近類比數位轉換器更包括一逐漸逼近開關控制器，其中該最小有效位元電容組包含m個位元，該最大有效位元電容組包含(n-m)個位元，每一該位元均對應於至少一電容與至少一開關，該逐漸逼近開關控制器耦合於該比較器之該第一輸出端，依據該比較結果，以在進行該第一轉換時，逐一切換該最大有效位元電容組之每一該位元之該至少一開關，用以調整每一該位元之一電位，據以改變該第一電位值，且在進行該第二轉換時，逐一切換該最小有效位元電容組之每一該位元之該至少一開關，用以調整每一該位元之一電位，據以改變該第二電位值。
根據上述之構想，該最小有效位元電容組更包括一第五輸入端，用以接收一第三參考電壓，該第三參考電壓為該第一參考電壓除以2的m次方。
根據上述之構想，該最小有效位元電容組更包括一第五與一第六輸入端，用以接收一第三與一第四參考電壓，其中該第三與該第四參考電壓之一差為該第一參考電壓除以2的m次方。
根據上述之構想，該第二參考電壓為該第一參考電壓的1/2。
根據上述之構想，該逐漸逼近開關控制器包括一最大有效位元控制器耦合於該比較器之該第一輸出端與該最大有效位元電容組，用以依據該比較結果控制該最大有效位元電容組，以及一最小有效位元控制器，耦合於該比較器之該第一輸出端與該最小有效位元電容組，用以依據該比較結果控制該最小有效位元電容組。
本案之下一目的在於提供一種逐漸逼近類比數位轉換器，包含一比較器，具有一反相輸入端、一非反相輸入端與一輸出端，用以輸出一比較結果，一最大有效位元類比數位轉換器，耦合於該反相輸入端或該非反向輸入端，以及一最小有效位元類比數位轉換器，當該最大有效位元類比數位轉換器耦合於該反相輸入端時，該最小有效位元類比數位轉換器耦合於該非反相輸入端，且當該最大有效位元類比數位轉換器耦合於該非反相輸入端時，該最小有效位元類比數位轉換器耦合於該反向輸入端。
根據上述之構想，該最大有效位元類比數位轉換器為一最大有效位元電容組，該最小有效位元類比數位轉換器為一電阻陣列。
根據上述之構想，該最大有效位元類比數位轉換器為一電阻陣列，該最小有效位元類比數位轉換器為一最小有效位元類比數位電容組。
本案之再一目的在於提供一種用於一逐漸逼近類比數位轉換器的控制方法，包含下列之步驟：(a)提供一類比訊號之取樣，一具一最大有效位元與(n-m)個位元之最大有效位元電容組、一具一最小有效位元與m個位元之最小有效位元電容組和耦合於該最大與最小有效位元電容組和輸出一比較結果之比較器；(b)依據該比較結果首先自該最大位元朝向該最小位元調整該最大有效位元電容組之該(n-m)個位元之每一該位元的一端點電位值，並使該最小有效位元電容組之m個位元之每一該位元的一端點電位值維持不變；(c)當該最大有效位元電容組的每一端點電位值調整完畢後，開始調整該最小有效位元電容組之該m個位元之每一該位元的一端點電位值，並使該最大有效位元電容組之(n-m)個位元之每一該位元的該端點電位值維持不變；以及(d)當調整完成該最小有效位元電容組之該m個位元之每一位元的該端點電位值後，據以輸出一數位訊號。
根據上述之構想，該步驟(b)更包括下列之步驟：(b1)提供該最大有效位元電容組之每一該位元所對應之至少一電容與至少一開關，和所接收之一第一參考電壓值；(b2)當調整該最大有效位元電容組之該(n-m)個位元之每一該位元的一端點電位值時，使該最小有效位元電容組之m個位元之每一該位元的一端點電位值維持在該第一參考電壓值的1/2；以及(b3)逐一切換該最大有效位元電容組之每一該位元之該至少一開關，以調整該最大有效位元電容組之該(n-m)個位元之每一該位元的該端點電位值。
根據上述之構想，該步驟(c)更包括下列之步驟(c1)提供該最小有效位元電容組之每一該位元所對應之至少一電容與至少一開關，和所接收之一第二與一第三參考電壓值，其中該第二參考電壓值為該第一參考電壓值的1/2，且該第三參考電壓值為該第一參考電壓值乘以1/(2的m次方)；(c2)當調整該最小有效位元電容組之該m個位元之每一該位元的該端點電位值時，使該最大有效位元電容組之(n-m)個位元之每一該位元的該端點電位值維持不變；以及(c3)逐一切換該最小有效位元電容組之每一該位元之該至少一開關，以調整該最小有效位元電容組之該m個位元之每一該位元的該端點電位值。
為了讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參閱第二圖，其係顯示一依據本發明構想之第一較佳實施例的逐漸逼近類比數位轉換器之電路示意圖。圖中的上半部為LSB組，下半部為MSB組。
如第二圖所示，本發明把電容分配於比較器兩端。比較器的非反向輸入端可耦合於MSB組，比較器的反向輸入端可耦合於LSB組(當然，在本發明未顯示之其他的較佳實施例中，比較器的反向輸入端亦可耦合於MSB組，而比較器的非反向輸入端則可耦合於LSB組)。當比較器比較出兩端的電位差後，決定電容端點的接點電位。由於接點電位的改變，重新分配後的電荷，在比較器端點產生新的電位，做下一次的比較。由最高位元開始進行比較，直到最後最小位元決定為止，並完成第一轉換。
在第二圖中，當MSB電容組在轉換時，LSB電容組的端點仍舊保持在VM電位，MSB的電容都處理後，才允許LSB端點進行電位改變。此時MSB端點已經使用最後一次的比較結果，產生最後的電位，在之後時間固定不變。所以，處理LSB時，使該比較器的反向輸入端再繼續逼近於比較器的非反向輸入端。
如第二圖所示，當轉換開始時，只有MSB組對VIN取樣。同時，比較器的兩端都設至VM，VM一般可選VREF/2。VREF/2^m的電位則可以在MSB轉換結束前再準備好即可。
新結構適合處理多位元的SAR ADC，其優點有：
1.不再需要中間的比例電容串連兩組MSB位元組電容及LSB位元組電容。
舊的技術需要一個電容將兩組電容組串接，該電容的大小並非整數。很容易因為製圖及製程的誤差，在轉換過程中產生增益的誤差(gain error)。
2.能將高位元組MSB轉換與低位元組的轉換分開在比較器的兩端。因此比較結果後，能快速地產生及重新分配電容上的電荷。
3.取樣過程只需對MSB位元組的電容進行充放電。
4.轉換的誤差只與各別的MSB電容組或LSB電容的電容組匹配(Matching)有關，兩組的單位電容不需要一致。
5.產生VREF的分壓比較容易，並且容易做校正電路處理。
能做成結構對稱。例如10位元可分成MSB 5位元+LSB 5位元。
以下將以10bit SAR ADC為例，分成MSB 5位元電容組及LSB 5位元電容組，並以實際電路完成模擬。第三圖是一依據本發明構想之第一較佳實施例的10位元之逐漸逼近類比數位轉換器的電路示意圖。
第四圖則為一依據本發明構想之第一較佳實施例的4位元之逐漸逼近類比數位轉換器(分成MSB 2位元電容組及LSB 2位元電容組)的時序控制圖。其中D1-D4是在四個時段裡，比較器的比較結果，而且依據D1-D4來決定開關的導通或關斷，因而可改變MSB電容組與LSB電容組之電位。當D1=0，SR1[1]=0，SG1[1]=1；D1=1，SR1[1]=1，SG1[1]=0；當D2=0，SR1[2]=0，SG1[2]=1；D2=1，SR1[2]=1，SG1[2]=0；當D3=0，SR2[1]=1，SG2[1]=0；D3=1，SR2[1]=0，SG2[1]=1；當D4=0，SR2[2]=1，SG2[2]=0；D4=1，SR2[2]=0，SG2[2]=1。同理，其亦可推導至10位元之逐漸逼近類比數位轉換器(分成MSB5位元電容組及LSB 5位元電容組)的時序控制圖的結果，亦即當D1=0，SR1[1]=0，SG1[1]=1；D1=1，SR1[1]=1，SG1[1]=0；當D2=0，SR1[2]=0，SG1[2]=1；D2=1，SR1[2]=1，SG1[2]=0；當D3=0，SR1[3]=0，SG1[3]=1；D3=1，SR1[3]=1，SG1[3]=0；當D4=0，SR1[4]=0，SG1[4]=1；D4=1，SR1[4]=1，SG1[4]=0；當D5=0，SR1[5]=0，SG1[5]=1；D5=1，SR1[5]=1，SG1[5]=0；當D6=0，SR2[1]=1，SG2[1]=0；D6=1，SR2[1]=0，SG2[1]=1；當D7=0，SR2[2]=1，SG2[2]=0；D7=1，SR2[2]=0，SG2[2]=1；當D8=0，SR2[31]=1，SG2[3]=0；D8=1，SR2[3]=0，SG2[3]=1；當D9=0，SR2[4]=1，SG2[4]=0；D9=1，SR2[4]=0，SG2[4]=1；當D1O=0，SR2[5]=1，SG2[5]=0；D10=1，SR2[5]=0，SG2[5]=1。
第五圖是一依據本發明構想之第一較佳實施例的10位元之逐漸逼近類比數位轉換器的MSB 5位元電容組的模擬波形圖，其中vxa為比較器的非反向輸入端，為較細之黑線，vxb為比較器的反向輸入端，為較粗之黑線。由第五圖可以觀察比較過程，vxa開始變動後，vxb不變。MSB電容組之電位值在比較完成之後，維持不變，然後vxb開始再重新逼近vxa，因此能完成所有比較。在第五圖中，其輸入電位為0，VREF=3.3，conversion=00000,00000/b。
第六圖為一依據本發明構想之第一較佳實施例的10位元之逐漸逼近類比數位轉換器的LSB5位元電容組的模擬波形圖。其輸入電位為3.3/4=0.825；VREF=3.3；conversion=00111,11111/b=255/d。
第七圖是一依據本發明構想之第一較佳實施例的逐漸逼近類比數位轉換器之方塊圖，其係顯示一LSB_ADC(analog to digital converter:ADC)與一MSB_ADC分別連接於比較器之反向輸入端與非反向輸入端。而且可以採取非同時使用電容式產生比較器輸入端點電位的方式，亦即LSB_ADC與MSB_ADC兩者其中之一可以是一個電阻陣列(R-array)，而另一個則為一電容組。例如，LSB_ADC是一個電阻陣列(R-array)，而MSB_ADC則為一MSB電容組。或者，MSB_ADC是一個電阻陣列(R-array)，而LSB_ADC則為一LSB電容組。此為一非同時使用電容式ADC產生比較器輸入端點電位的方式。
另外，本發明中，LSB組的參考電位，其中之一不需要一定為接地點，只要產生VREF/2^m電位差即可。例如，第八圖所示即為一依據本發明構想之第二較佳實施例的逐漸逼近類比數位轉換器之電路示意圖。
綜上所述，本發明提供一種逐漸逼近類比數位轉換器，將其所包含之電容分成MSB組與LSB組，分別耦合於一比較器的非反向輸入端與反向輸入端或者分別耦合於一比較器的反向輸入端與非反向輸入端，俾能透過使用此一更有效的電容排列方式，以解決傳統電容排列中，串連電容的比例並非整數倍的問題，使電容的匹配問題降低，故其具有極佳之產業利用性。
是以，縱使本案已由上述之實施例所詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
第一圖：其係顯示一傳統之逐漸逼近類比數位轉換器的電路示意圖；
第二圖：其係顯示一依據本發明構想之第一較佳實施例的逐漸逼近類比數位轉換器之電路示意圖；
第三圖：其係顯示一依據本發明構想之第一較佳實施例的10位元之逐漸逼近類比數位轉換器的電路示意圖；
第四圖：其係顯示一依據本發明構想之第一較佳實施例的4位元之逐漸逼近類比數位轉換器的時序控制圖；
第五圖：其係顯示一依據本發明構想之第一較佳實施例的10位元之逐漸逼近類比數位轉換器的MSB 5位元電容組的模擬波形圖；
第六圖：其係顯示一依據本發明構想之第一較佳實施例的10位元之逐漸逼近類比數位轉換器的LSB 5位元電容組的模擬波形圖；
第七圖：其係顯示一依據本發明構想之第一較佳實施例的逐漸逼近類比數位轉換器之方塊圖；以及
第八圖：其係顯示一依據本發明構想之第二較佳實施例的逐漸逼近類比數位轉換器之電路示意圖。

Claims (9)

  1. 一種逐漸逼近類比數位轉換器，包含：一比較器，具有一反相輸入端、一非反相輸入端與一第一輸出端，用以輸出一比較結果；一最大有效位元電容組，具一最大有效位元，一第一輸入端接收一第一參考電壓，一第二輸入端取樣一類比訊號，以自該最大有效位元開始進行一第一轉換，一第三輸入端接收一第二參考電壓，以及一第二輸出端，輸出一第一電位值，且耦合於該反相輸入端或該非反向輸入端；以及一最小有效位元電容組，具一最小有效位元，一第四輸入端接收該第二參考電壓，一第三輸出端，輸出一第二電位值，當該第二輸出端耦合於該反相輸入端時，該第三輸出端耦合於該非反相輸入端，且當該第二輸出端耦合於該非反相輸入端時，該第三輸出端耦合於該反向輸入端，其中當該最大有效位元電容組進行該第一轉換時，使該第二電位值保持在該第二參考電壓，當該第一轉換完成時，使該第一電位保持不變，並使該最小有效位元電容組進行一第二轉換，直至進行到該最小位元，並依據該比較結果以進行該第一與該第二轉換，俾輸出一數位信號。
  2. 如申請專利範圍第1項所述之逐漸逼近類比數位轉換器更包括一逐漸逼近開關控制器，其中該最小有效位元電容組包含m個位元，該最大有效位元電容組包含(n-m)個位元，每一該位元均對應於至少一電容與至少一開關，該逐漸逼近開關控制器耦合於該比較器之該第一輸出端，依據該比較結果，以在進行該第一轉換時，逐一切換該最大有效位元電容組之每一該位元之該至少一開關，用以調整每一該位元之一電位，據以改變該第一電位值，且在進行該第二轉換時，逐一切換該最小有效位元電容組之每一該位元之該至少一開關，用以調整每一該位元之一電位，據以改變該第二電位值。
  3. 如申請專利範圍第2項所述之逐漸逼近類比數位轉換器，其中該最小有效位元電容組更包括一第五輸入端，用以接收一第三參考電壓，該第三參考電壓為該第一參考電壓除以2的m次方。
  4. 如申請專利範圍第2項所述之逐漸逼近類比數位轉換器，其中該最小有效位元電容組更包括一第五與一第六輸入端，用以接收一第三與一第四參考電壓，其中該第三與該第四參考電壓之一差為該第一參考電壓除以2的m次方。
  5. 如申請專利範圍第2項所述之逐漸逼近類比數位轉換器，其中該逐漸逼近開關控制器包括一最大有效位元控制器耦合於該比較器之該第一輸出端與該最大有效位元電容組，用以依據該比較結果控制該最大有效位元電容組，以及一最小有效位元控制器，耦合於該比較器之該第一輸出端與該最小有效位元電容組，用以依據該比較結果控制該最小有效位元電容組。
  6. 如申請專利範圍第1項所述之逐漸逼近類比數位轉換器，其中該第二參考電壓為該第一參考電壓的1/2。
  7. 一種用於一逐漸逼近類比數位轉換器的控制方法，包含下列之步驟：(a)提供一類比訊號之取樣，一具一最大有效位元與(n-m)個位元之最大有效位元電容組、一具一最小有效位元與m個位元之最小有效位元電容組和耦合於該最大與最小有效位元電容組和輸出一比較結果之比較器；(b)依據該比較結果首先自該最大位元朝向該最小位元調整該最大有效位元電容組之該(n-m)個位元之每一該位元的一端點電位值，並使該最小有效位元電容組之m個位元之每一該位元的一端點電位值維持不變；(c)當該最大有效位元電容組的每一端點電位值調整完畢後，開始調整該最小有效位元電容組之該m個位元之每一該位元的一端點電位值，並使該最大有效位元電容組之(n-m)個位元之每一該位元的該端點電位值維持不變；以及(d)當調整完成該最小有效位元電容組之該m個位元之每一位元的該端點電位值後，據以輸出一數位訊號。
  8. 如申請專利範圍第7項所述之控制方法，其中該步驟(b)更包括下列之步驟：(b1)提供該最大有效位元電容組之每一該位元所對應之至少一電容與至少一開關，和所接收之一第一參考電壓值；(b2)當調整該最大有效位元電容組之該(n-m)個位元之每一該位元的一端點電位值時，使該最小有效位元電容組之m個位元之每一該位元的一端點電位值維持在該第一參 考電壓值的1/2；以及(b3)逐一切換該最大有效位元電容組之每一該位元之該至少一開關，以調整該最大有效位元電容組之該(n-m)個位元之每一該位元的該端點電位值。
  9. 如申請專利範圍第8項所述之控制方法，其中該步驟(c)更包括下列之步驟(c1)提供該最小有效位元電容組之每一該位元所對應之至少一電容與至少一開關，和所接收之一第二與一第三參考電壓值，其中該第二參考電壓值為該第一參考電壓值的1/2，且該第三參考電壓值為該第一參考電壓值乘以1/(2的m次方)；(c2)當調整該最小有效位元電容組之該m個位元之每一該位元的該端點電位值時，使該最大有效位元電容組之n-m個位元之每一該位元的該端點電位值維持不變；以及(c3)逐一切換該最小有效位元電容組之每一該位元之該至少一開關，以調整該最小有效位元電容組之該m個位元之每一該位元的該端點電位值。
TW098134196A 2009-10-08 2009-10-08 逐漸逼近類比數位轉換器及其方法 TWI382670B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098134196A TWI382670B (zh) 2009-10-08 2009-10-08 逐漸逼近類比數位轉換器及其方法
US12/693,713 US8004447B2 (en) 2009-10-08 2010-01-26 Successive approximation analog to digital converter and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098134196A TWI382670B (zh) 2009-10-08 2009-10-08 逐漸逼近類比數位轉換器及其方法

Publications (2)

Publication Number Publication Date
TW201114191A TW201114191A (en) 2011-04-16
TWI382670B true TWI382670B (zh) 2013-01-11

Family

ID=43854433

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134196A TWI382670B (zh) 2009-10-08 2009-10-08 逐漸逼近類比數位轉換器及其方法

Country Status (2)

Country Link
US (1) US8004447B2 (zh)
TW (1) TWI382670B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748735B (zh) * 2020-11-06 2021-12-01 瑞昱半導體股份有限公司 取樣暨保持電路及方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797204B2 (en) * 2009-09-01 2014-08-05 The Regents Of The University Of Michigan Low-power area-efficient SAR ADC using dual capacitor arrays
JP5395608B2 (ja) * 2009-10-09 2014-01-22 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8344931B2 (en) * 2011-06-01 2013-01-01 University Of Macau N-bits successive approximation register analog-to-digital converting circuit
US8508400B2 (en) * 2011-06-24 2013-08-13 Mediatek Inc. Successive approximation register analog to digital converter and conversion method thereof
US8508398B1 (en) * 2011-09-16 2013-08-13 Maxim Integrated Products, Inc. Systems for comparator offset cancellation in successive-approximation-register analog-to-digital converters
TWI536748B (zh) * 2012-08-06 2016-06-01 瑞昱半導體股份有限公司 連續漸進式類比數位轉換器與連續漸進式類比數位轉換方法
TWI482438B (zh) * 2012-09-26 2015-04-21 Realtek Semiconductor Corp 連續漸進式數位類比轉換器及其方法
US9300316B2 (en) * 2014-02-28 2016-03-29 Qualcomm Incorporated Voltage doubling circuit for an analog to digital converter (ADC)
KR101501881B1 (ko) * 2014-07-31 2015-03-19 중앙대학교 산학협력단 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기
CN105610446B (zh) * 2014-11-10 2019-03-15 瑞昱半导体股份有限公司 连续逼近式模拟至数字转换器与转换方法
TWI650956B (zh) * 2017-12-12 2019-02-11 瑞昱半導體股份有限公司 連續漸近暫存器式量化器與連續時間三角積分調變器
CN108449087B (zh) * 2018-03-21 2021-05-11 西安电子科技大学 一种超低功耗异步逐次逼近寄存器型模数转换器
CN108599763B (zh) * 2018-05-11 2022-04-15 成都华微电子科技股份有限公司 Sar型adc带有源运放型电容重分布阵列
US10491233B1 (en) * 2018-05-31 2019-11-26 Shenzhen GOODIX Technology Co., Ltd. SAR ADC having accurate split capacitor
CN112468151B (zh) * 2020-11-17 2022-01-14 北京智芯微电子科技有限公司 Dac电容阵列、sar型模数转换器及模数转换方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US6714151B2 (en) * 2002-06-21 2004-03-30 Fujitsu Limited A/D converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764175A (en) * 1996-09-24 1998-06-09 Linear Technology Corporation Dual resolution circuitry for an analog-to-digital converter
US7432844B2 (en) * 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US6714151B2 (en) * 2002-06-21 2004-03-30 Fujitsu Limited A/D converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748735B (zh) * 2020-11-06 2021-12-01 瑞昱半導體股份有限公司 取樣暨保持電路及方法

Also Published As

Publication number Publication date
US8004447B2 (en) 2011-08-23
US20110084866A1 (en) 2011-04-14
TW201114191A (en) 2011-04-16

Similar Documents

Publication Publication Date Title
TWI382670B (zh) 逐漸逼近類比數位轉換器及其方法
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
TWI452846B (zh) 分段式類比數位轉換器及其方法
US9385740B2 (en) SAR ADC and method thereof
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
KR101191054B1 (ko) 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기
TW202101914A (zh) 類比數位轉換器之校正電路及校正方法
WO2016204827A1 (en) Analog-digital converter and control method
JP2003124809A (ja) 改良形スイッチトキャパシタにもとづく電荷再分布逐次近似型アナログ−ディジタル変換器（ａｄｃ）
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
JP2000209093A (ja) 逐次比較型アナログ・ディジタル変換回路
CN102055475B (zh) 逐次逼近模拟数字转换器及其方法
KR101878593B1 (ko) 아날로그 디지털 변환기 및 그 동작 방법
KR102139939B1 (ko) 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
JP4004390B2 (ja) 逐次比較型ａｄコンバータおよびマイクロコンピュータ
TW201728090A (zh) 電荷再分配連續逼近式類比數位轉換器及其控制方法
KR20050117321A (ko) 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치
KR20190095577A (ko) 축차 비교형 아날로그 디지털 변환기
TWI433468B (zh) 類比數位轉換裝置
JPH1070463A (ja) アナログ／ディジタル変換回路
KR101879328B1 (ko) 이중 분리형 단조 연속 근사 아날로그 디지털 변환기
KR101810490B1 (ko) 기본 크기의 브릿지 커패시터를 가진 분리형 연속 근사 아날로그 디지털 변환기 및 이의 동작 방법
CN104734717A (zh) 一种用于模数转换器的高精度三电平开关方法及电路
US20230412182A1 (en) Ad converter
CN109245771A (zh) 一种逐次逼近型数模转换器