CN105610446B

CN105610446B - 连续逼近式模拟至数字转换器与转换方法

Info

Publication number: CN105610446B
Application number: CN201410629828.3A
Authority: CN
Inventors: 黄诗雄
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2014-11-10
Filing date: 2014-11-10
Publication date: 2019-03-15
Anticipated expiration: 2034-11-10
Also published as: CN105610446A

Abstract

本发明公开了连续逼近式模拟至数字转换器与转换方法。本发明揭露一种连续逼近式模拟至数字转换器，能够提高转换的准确性，包含：一连续逼近式模拟至数字转换电路，用来依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位与接续于该最高有效位之后的连续M‑1个位所组成，且该M为大于1之整数；以及一多位产生电路，用来于该M个位产生后，接收该连续逼近式模拟至数字转换电路所输出之一电容数组输出信号以及一对比信号达一预定时间，再据以一次性地产生N个位，其中该N个位是由一最低有效位及先于该最低有效位之连续N‑1个位所组成，且该N为大于1之整数。

Description

连续逼近式模拟至数字转换器与转换方法

技术领域

本发明是关于模拟至数字转换技术，尤其是关于连续逼近式模拟至数字转换器与转换方法。

背景技术

连续逼近式模拟至数字转换器(Successive Approximation Analog-to-DigitalConverter)是一种依据本身所有可得的量化准位来对模拟输入信号进行二进制搜寻(Binary Search)以产生数字输出信号的转换器。在多种连续逼近式模拟至数字转换器中，电荷重分配(Charge Redistribution)连续逼近式模拟至数字转换器是种常见的实施选择，其利用一电容数组对一模拟输入信号做取样；取样后依电容值由大至小的顺序以及回授的比较结果将该电容数组中的多个电容之下电极板一一耦接至预设的电位，以在电荷守恒的情形下，逐渐调降该电容数组所输出的电压(亦即该多个电容之上电极板的电压)；接着依序比较该电容数组之输出电压与一模拟至数字转换单元(例如另一电容数组)之输出电压或一固定电压，以产生上述比较结果；以及依据该多个比较结果产生由最高有效位(Most Significant Bit,MSB)至最低有效位(Least Significant Bit,LSB)所构成之一数字输出信号。

承上所述，电荷重分配连续逼近式模拟至数字转换器是透过多次的电压比较以依序产生一数字输出信号之最高有效位至最低有效位，然而，基于连续逼近式模拟至数字转换的原理，在最后一次或数次的电压比较过程中，电容数组所输出的电压会愈来愈小，因此该输出电压会愈来愈容易受到噪声影响，从而使最后一次或数次的电压比较结果可能有误，亦即最低有效位之位值或最后数个位之位值可能有误。为解决上述问题，一种先前技术是利用多次比较之多数决结果(Majority Vote)来产生一个位(例如最低有效位或最后数个位中的每个位)，藉此减少噪声影响，然而此种先前技术耗费太多时间于该多个额外比较上(尤其是耗费时间在比较器的重置与等待被重置的过程上)，因而牺牲了模拟至数字转换的速度且导致功耗增加。相关技术内容可见于下列文献：

(1)专利号8,749,412之美国专利；

(2)申请号14/183637之美国专利申请；

(3)Pieter Harpe,Eugenio Cantatore,Arthur van Roermund,“A2.2/2.7fJ/conversion-step 10/12b 40kS/s SAR ADC with Data-Driven Noise Reduction”,ISSCC2013/SESSION 15/DATA CONVERTER TECHNIQUES/15.2.；以及

(4)Takashi Morie,Takuji Miki,Kazuo Matsukawa,Yoji Bando,TakeshiOkumoto,Koji Obata,Shiro Sakiyama,Shiro Dosho,“A 71dB-SNDR 50MS/s4.2mW CMOSSAR ADC by SNR Enhancement Techniques Utilizing Noise”,ISSCC 2013/SESSION 15/DATA CONVERTER TECHNIQUES/15.3.。

除电荷重分配连续逼近式模拟至数字转换器外，其它类型的连续逼近式模拟至数字转换器也会有类似的问题或其它方面的问题，该多个类型的转换器及其问题习见于本领域，故在此不一一说明。

发明内容

本发明之一目的在于提供一种连续逼近式模拟至数字转换器与转换方法，以解决先前技术的问题。

本发明揭露一种连续逼近式模拟至数字转换器，能够提高转换的准确性。该转换器之一实施例包含：一连续逼近式模拟至数字转换电路，用来依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位与接续于该最高有效位之后的连续M-1个位所组成，且该M为大于1之整数；以及一多位产生电路，用来于该M个位产生后产生N个位，其中该N个位是由一最低有效位及先于该最低有效位之连续N-1个位所组成，且该N为大于1之整数。本实施例中，该多位产生电路包含：一累积信号产生电路，用来于该M个位产生后累积该连续逼近式模拟至数字转换电路所输出之一电容数组输出信号与一对比信号，以产生一累积信号；以及一多位模拟至数字转换电路，用来依据该累积信号产生该N个位。

本发明还揭露了一种连续逼近式模拟至数字转换方法，能够提高转换的准确性。该方法之一实施例包含下列步骤：依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位与接续于该最高有效位之后的连续M-1个位所组成，且该M为大于1之整数；于该M个位产生后，依据该模拟输入信号产生一电容数组输出信号；累积该电容数组输出信号与一对比信号以产生一累积信号；以及依据该累积信号产生N个位，其中该N个位是由一最低有效位及先于该最低有效位之连续N-1个位所组成，且该N为大于1之整数。

有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。

附图说明

图1为本发明之连续逼近式模拟至数字转换器之一实施例的示意图；

图2为图1之累积信号产生电路之一实施范例的示意图；

图3为图1之连续逼近式模拟至数字转换器之一实施范例的示意图；

图4为图1之连续逼近式模拟至数字转换器之另一实施范例的示意图；

图5为图1之多位模拟至数字转换电路之一实施范例的示意图；

图6为图1之多位模拟至数字转换电路之另一实施范例的示意图；

图7为图5与图6之压控延迟单元之一实施范例的示意图；

图8为本发明之连续逼近式模拟至数字转换器之另一实施例的示意图；以及

图9为本发明之连续逼近式模拟至数字转换方法之一实施例的示意图。

图的符号简单说明：

100 连续逼近式模拟至数字转换器

110 连续逼近式模拟至数字转换电路

120 多位产生电路

122 累积信号产生电路

124 多位模拟至数字转换电路

具体实施方式

以下说明内容之用语系参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释系以本说明书之说明或定义为准。

本发明之揭露内容包含连续逼近式模拟至数字转换器(SuccessiveApproximation Analog-to-Digital Converter)与转换方法，能够有效避免噪声之影响以提高转换的准确性。本发明可应用于一集成电路(例如一模拟前端电路)或一系统装置(例如一译码装置)，且在实施为可能的前提下，本技术领域具有通常知识者能够依本说明书之揭露内容选择等效之组件来实现本发明。由于本发明之装置所包含之部分组件单独而言可能为已知组件，因此在不影响该装置发明之充分揭露及可实施性的前提下，以下说明对于已知组件的细节将予以节略。另外，本发明之方法可以是软件及/或固件之形式，可藉由本发明之电路或其等效电路来执行。再者，于实施为可能的前提下，本技术领域人士可依本发明之揭露内容及自身的需求选择性地实施任一实施例之部分或全部技术特征，或者选择性地实施多个实施例之部分或全部技术特征之组合，藉此增加本发明实施时的弹性。

请参阅图1，其是本发明之连续逼近式模拟至数字转换器之一实施例的示意图，如图所示，本实施例之连续逼近式模拟至数字转换器100包含：一连续逼近式模拟至数字转换电路110，用来依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位(MostSignificant Bit,MSB)与接续于该最高有效位之后的连续M-1个位所组成，且该M为大于1之整数；以及一多位产生电路120，用来于该M个位产生后产生N个位，其中该N个位是由一最低有效位(Least Significant Bit,LSB)及先于该最低有效位之连续N-1个位所组成，且该N为大于1之整数。本实施例中，连续逼近式模拟至数字转换电路110可以是一已知或自行设计的连续逼近式模拟至数字转换电路；而多位产生电路120则包含：一累积信号产生电路122，用来于该M个位产生后累积该连续逼近式模拟至数字转换电路110所输出之一电容数组输出信号与一对比信号(亦即接收该电容数组输出信号与对比信号达一预定时间，该预定时间例如是转换电路110产生多个(例如N个)位所需之时间)，以产生一累积信号；以及一多位模拟至数字转换电路124，用来依据该累积信号产生该N个位。上述累积信号产生电路122之一实施范例如图2所示，包含：一电压至电流转换电路210(例如一转导(Transconductance)电路或其等效电路)，用来依据该电容数组输出信号与该对比信号产生至少一电流信号；以及一电容电路220，用来依据该至少一电流信号产生至少一电压信号以做为该累积信号。由于累积信号是微弱电容数组输出信号的积蓄结果，并非瞬时输出之电容数组输出信号，因此能反映N个位而非单一位，且能抵抗瞬时噪声的影响，从而减少位转换之错误，提高转换之准确性；换句话说，基于连续逼近式模拟至数字转换的特性，用来产生该M个位的在先信号(例如在先电容数组输出信号或其等效信号)之强度较强，而用来产生该N个位之电容数组输出信号的强度较弱，故本发明藉由信号累积之方式来补偿信号强度不足(或说信号噪声比(Signal-to-Noise Ratio,SNR)较低)的问题。

前述模拟输入信号可以是差动信号或单端信号。如图3所示，当该模拟输入信号为差动信号时，连续逼近式模拟至数字转换电路110包含：一控制电路310，用来依据该M个位(M bits)与该N个位(N bits)输出一M+N位之数字输出信号D_out；一第一取样暨保持电路320，用来在该控制电路310之控制下依据该模拟输入信号之第一信号V_{i_p}以及一第一参考信号V_{ref_p}产生该电容数组输出信号S_array；一第二取样暨保持电路330，用来在该控制电路310之控制下依据该模拟输入信号之第二信号V_{i_n}以及一第二参考信号V_{ref_n}产生该对比信号S_c；以及一比较电路340，用来依据该电容数组输出信号S_array以及该对比信号S_c逐一产生该M个位(亦即每次产生1个位达M次)。另外，电压至电流转换电路210包含：一第一电压至电流转换单元350(V-to-C_1)，用来依据该电容数组输出信号S_array产生一第一电流信号I₁；以及一第二电压至电流转换单元360(V-to-C_2)，用来依据该对比信号S_c产生一第二电流信号I₂。再者，电容电路220包含：一第一电容单元370(C1)，用来依据该第一电流信号I₁产生一第一电压信号V₁；以及一第二电容单元380(C2)，用来依据该第二电流信号I₂产生一第二电压信号V₂。

如图4所示，当该模拟输入信号V_i为单端信号时，连续逼近式模拟至数字转换电路110包含：一控制电路410，用来依据该M个位与该N个位输出一M+N位之数字输出信号D_out；一取样暨保持电路420，用来在该控制电路410之控制下依据该模拟输入信号V_i以及一参考信号V_ref产生该电容数组输出信号S_array；一对比信号提供电路430，用来提供一固定信号(例如一预定信号或是该模拟输入信号V_i之取样信号)以做为该对比信号S_c；以及一比较电路440，用来依据该电容数组输出信号S_array以及该对比信号S_c逐一产生该M个位。类似地，电压至电流转换电路210包含：一第一电压至电流转换单元450(V-to-C_1)，用来依据该电容数组输出信号S_array产生一第一电流信号I₁；以及一第二电压至电流转换单元460(V-to-C_2)，用来依据该对比信号S_c产生一第二电流信号I₂。至于电容电路220则会包含：一第一电容单元470(C1)，用来依据该第一电流信号I₁产生一第一电压信号V₁；以及一第二电容单元480(C2)，用来依据该第二电流信号I₂产生一第二电压信号V₂。

前述多位模拟至数字转换电路124于本发明中可藉由一时间至数字转换电路(Time-to-Digital Converter,TDC)来实现；更精确地说，如图5所示，上述时间至数字转换电路510包含：多个(例如N个)串联之压控延迟单元512(Voltage Controlled Delay Unit,VCDU)，可用来依据前述至少一电压信号逐一产生该N个位(b₁,b₂,…,b_n)，其中时间至数字转换电路510之一检测单元(例如一已知的相位检测单元，未显示)可进一步依据位b_n产生一通知信号以通知连续逼近式模拟至数字转换电路110执行后续操作，然此通知机制亦可被其它电路(例如图8之频率电路810)之操作所取代。除时间至数字转换电路外，多位模拟至数字转换电路124也可藉由其它方式来实现，举例来说，如图6所示，多位模拟至数字转换电路124包含：多个串联之压控延迟单元610(VCDU)，用来依据该至少一电压信号逐一产生N个输出信号；以及N个缓存单元620(DFF)(例如D型正反器或其等效组件)，用来分别储存该N个输出信号，并于完成储存后，依据一触发信号(CLK)(例如一频率信号之一边缘或其等效信号)一次性地输出该N个位。上述任一压控延迟单元512/610之一已知实施样态如图7所示，其中V₁、V₂分别是前述之第一与第二电压信号；CK代表工作频率；b_x代表N个位(b₁,b₂,…,b_n)的其中任一；而V_DD与GND代表操作电压。其它等效的压控延迟单元亦可用于本发明。

请参阅图8，为控制连续逼近式模拟至数字转换电路110与多位产生电路120分别产生M个位与N个位，连续逼近式模拟至数字转换器800除图1之组件外，进一步包含：一频率电路810，用来提供一频率信号予该连续逼近式模拟数字转换电路110，使其依据该频率信号以及该模拟输入信号产生该M个位，并令该转换电路110于该M个位产生后产生前述电容数组输出信号；该频率电路810另可用来依据转换电路110之指示或内部的时间控制而在该M个位产生后，开始或停止提供另一频率信号予该多位模拟至数字转换产生电路124，使其依据该另一频率信号与该累积信号产生该N个位。上述二频率信号可具有相同或不同特性。当然，图6之触发信号(CLK)亦可由频率电路810提供。另外，多位产生电路120于完成产生该N个位后，可回授一信号至该频率电路810以令其进行后续操作，然此并非必要，频率电路810亦可依据自身输出之频率判断各阶段操作的启始与结束的时机。

除前述之装置外，本发明还揭露一种连续逼近式模拟至数字转换方法(Successive Approximation Analog-to-Digital Conversion Method)，同样能减少噪声之影响，以提高转换的准确性。如图9所示，该转换方法之一实施例包含下列步骤：

步骤S910：依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位与接续于该最高有效位之后的连续M-1个位所组成，且该M为大于1之整数。本步骤可藉由前述连续逼近式模拟至数字转换电路110或其等效电路来执行。

步骤S920：于该M个位产生后，依据该模拟输入信号产生一电容数组输出信号。本步骤可藉由前述连续逼近式模拟至数字转换电路110或其等效电路来执行。

步骤S930：累积该电容数组输出信号与一对比信号以产生一累积信号。本步骤可藉由前述累积信号产生电路122或其等效电路来执行。

步骤S940：依据该累积信号产生N个位，其中该N个位是由一最低有效位及先于该最低有效位之连续N-1个位所组成，且该N为大于1之整数。本步骤可藉由前述多位模拟至数字转换电路124或其等效电路来执行。

由于本技术领域具有通常知识者能够藉由前述装置发明之揭露内容来了解本方法发明的实施细节与变化，更明确地说，前述装置发明之技术特征均可应用于本方法发明中，因此，在不影响本方法发明之揭露要求与可实施性的前提下，重复及冗余之说明在此予以节略。请注意，本说明书之图标中，组件之形状、尺寸、比例以及流程之步骤顺序等仅为示意，是供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。

综上所述，本发明之连续逼近式模拟至数字转换器与转换方法能够先累积较微弱之模拟输入信号达一预定时间，再进行多位之模拟至数字转换，藉此降低噪声之影响，并避免转换结果错误。简言之，本发明包含至少下列优点：设计不复杂，实施容易，无需耗费高额的设计与生产成本即可实现；以及无需如现有多数决技术般耗费时间与电力于多次比较上，因此具有较佳之转换速率与功耗表现。

虽然本发明之实施例如上所述，然而该多个实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护范畴，换言之，本发明之专利保护范围须视本说明书之申请专利范围所界定者为准。

符号说明

100 连续逼近式模拟至数字转换器

110 连续逼近式模拟至数字转换电路

120 多位产生电路

122 累积信号产生电路

124 多位模拟至数字转换电路

210 电压至电流转换电路

220 电容电路

310 控制电路

320 第一取样暨保持电路

330 第二取样暨保持电路330

340 比较电路

350 第一电压至电流转换单元(V-to-C_1)

360 第二电压至电流转换单元(V-to-C_2)

370 第一电容单元(C1)

380 第二电容单元(C2)

410 控制电路

420 取样暨保持电路

430 对比信号提供电路

440 比较电路

450 第一电压至电流转换单元(V-to-C_1)

460 第二电压至电流转换单元(V-to-C_2)

470 第一电容单元(C1)

480 第二电容单元(C2)

510 时间至数字转换电路

512 压控延迟单元(VCDU)

610 压控延迟单元(VCDU)

620 缓存单元(DFF)

800 连续逼近式模拟至数字转换器

810 频率电路

S910 依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位与接续于该最高有效位之后的连续M-1个位所组成，且该M为大于1之整数

S920 于该M个位产生后，依据该模拟输入信号产生一电容数组输出信号

S930 累积该电容数组输出信号与一对比信号以产生一累积信号

S940 依据该累积信号产生N个位，其中该N个位是由一最低有效位及先于该最低有效位之连续N-1个位所组成，且该N为大于1之整数。

Claims

1.一种连续逼近式模拟至数字转换器，其特征在于，包含：

一连续逼近式模拟至数字转换电路，用来依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位与接续于该最高有效位之后的连续M-1个位所组成，且该M为大于1之整数；以及

一多位产生电路，包含：

一累积信号产生电路，用来于该M个位产生后累积该连续逼近式模拟至数字转换电路所输出之一电容数组输出信号与一对比信号，以产生一累积信号；以及

一多位模拟至数字转换电路，用来依据该累积信号产生N个位，其中该N个位是由一最低有效位及先于该最低有效位之连续N-1个位所组成，且该N为大于1之整数。

2.根据权利要求1所述之连续逼近式模拟至数字转换器，其中该对比信号是另一电容数组输出信号或一固定信号。

3.根据权利要求1所述之连续逼近式模拟至数字转换器，其中该累积信号产生电路包含：

一电压至电流转换电路，用来依据该电容数组输出信号与该对比信号产生至少一电流信号；以及

一电容电路，用来依据该至少一电流信号产生至少一电压信号以做为该累积信号。

4.根据权利要求3所述之连续逼近式模拟至数字转换器，其中该电压至电流转换电路包含：

一第一电压至电流转换单元，用来依据该电容数组输出信号产生一第一电流信号；以及

一第二电压至电流转换单元，用来依据该对比信号产生一第二电流信号，

以及该电容电路包含：

一第一电容单元，用来依据该第一电流信号产生一第一电压信号；以及

一第二电容单元，用来依据该第二电流信号产生一第二电压信号。

5.根据权利要求3所述之连续逼近式模拟至数字转换器，其中该多位模拟至数字转换电路包含：一时间至数字转换电路，用来依据该至少一电压信号产生该N个位。

6.根据权利要求5所述之连续逼近式模拟至数字转换器，其中该时间至数字转换电路包含：

多个压控延迟单元，用来依据该至少一电压信号产生该N个位。

7.根据权利要求3所述之连续逼近式模拟至数字转换器，其中该多位模拟至数字转换电路包含：

多个压控延迟单元，用来依据该至少一电压信号产生N个输出信号；以及

N个缓存单元，用来分别储存该N个输出信号，并于完成储存后，依据一触发信号一次性地输出该N个位。

8.根据权利要求1所述之连续逼近式模拟至数字转换器，进一步包含：

一频率电路，用来提供一频率信号给该连续逼近式模拟至数字转换电路，使其依据该频率信号以及该模拟输入信号产生该M个位以及于该M个位产生后产生该电容数组输出信号，该频率电路进一步用来于该M个位产生后，开始提供另一频率信号给该多位模拟至数字转换电路，使其依据该另一频率信号与该累积信号产生该N个位。

9.根据权利要求1所述之连续逼近式模拟至数字转换器，其中该连续逼近式模拟至数字转换电路包含：

一控制电路，用来依据该M个位与该N个位输出一M+N位之数字输出信号；

一第一取样暨保持电路，用来在该控制电路之控制下依据该模拟输入信号之第一信号以及一第一参考信号产生该电容数组输出信号；

一第二取样暨保持电路，用来在该控制电路之控制下依据该模拟输入信号之第二信号以及一第二参考信号产生该对比信号；以及

一比较电路，用来依据该电容数组输出信号以及该对比信号产生该M个位。

10.根据权利要求1所述之连续逼近式模拟至数字转换器，其中该连续逼近式模拟至数字转换电路包含：

一取样暨保持电路，用来在该控制电路之控制下依据该模拟输入信号以及一参考信号产生该电容数组输出信号；

一对比信号提供电路，用来提供一固定信号以做为该对比信号；以及

11.一种连续逼近式模拟至数字转换方法，其特征在于，包含：

依据一模拟输入信号产生M个位，其中该M个位是由一最高有效位与接续于该最高有效位之后的连续M-1个位所组成，且该M为大于1之整数；

于该M个位产生后，依据该模拟输入信号产生一电容数组输出信号；

累积该电容数组输出信号与一对比信号以产生一累积信号；以及

依据该累积信号产生N个位，其中该N个位是由一最低有效位及先于该最低有效位之连续N-1个位所组成，且该N为大于1之整数。

12.根据权利要求11所述之连续逼近式模拟至数字转换方法，进一步包含：

依据该模拟输入信号产生另一电容数组输出信号以做为该对比信号；或

提供一固定信号以做为该对比信号。

13.根据权利要求11所述之连续逼近式模拟至数字转换方法，其中产生该累积信号之步骤包含：

依据该电容数组输出信号与该对比信号产生至少一电流信号；以及

依据该至少一电流信号产生至少一电压信号以做为该累积信号。

14.根据权利要求13所述之连续逼近式模拟至数字转换方法，其中产生该至少一电流信号之步骤包含：

依据该电容数组输出信号产生一第一电流信号；以及

依据该对比信号产生一第二电流信号，

以及产生该至少一电压信号之步骤包含：

依据该第一电流信号产生一第一电压信号；以及

依据该第二电流信号产生一第二电压信号。

15.根据权利要求13所述之连续逼近式模拟至数字转换方法，其中产生该N个位之步骤包含：执行一时间至数字转换操作以依据该至少一电压信号产生该N个位。

16.根据权利要求15所述之连续逼近式模拟至数字转换方法，其中该时间至数字转换操作包含：

执行一压控延迟操作，以依据该至少一电压信号产生该N个位。

17.根据权利要求13所述之连续逼近式模拟至数字转换方法，其中产生该N个位之步骤包含：

执行一压控延迟操作，以依据该至少一电压信号产生N个输出信号；以及

分别储存该N个输出信号，并于完成储存后，依据一触发信号一次性地输出该N个位。

18.根据权利要求11所述之连续逼近式模拟至数字转换方法，其中产生该M个位之步骤包含：依据一频率信号以及该模拟输入信号产生该M个位；产生该电容数组输出信号之步骤包含：依据该频率信号产生该电容数组输出信号；以及产生该N个位之步骤包含：于该M个位产生后，开始提供另一频率信号，并依据该另一频率信号与该累积信号产生该N个位。

19.根据权利要求11所述之连续逼近式模拟至数字转换方法，其中产生该M个位之步骤包含：

依据该模拟输入信号之第一信号以及一第一参考信号产生该电容数组输出信号；

依据该模拟输入信号之第二信号以及一第二参考信号产生该对比信号；以及

依据该电容数组输出信号以及该对比信号产生该M个位。

20.根据权利要求11所述之连续逼近式模拟至数字转换方法，其中产生该M个位之步骤包含：

依据该模拟输入信号以及一参考信号产生该电容数组输出信号；

提供一固定信号以做为该对比信号；以及

依据该电容数组输出信号以及该对比信号产生该M个位。