TWI566530B

TWI566530B - 連續逼近式類比至數位轉換器與轉換方法

Info

Publication number: TWI566530B
Application number: TW103137962A
Authority: TW
Inventors: 黃詩雄
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2014-11-03
Filing date: 2014-11-03
Publication date: 2017-01-11
Also published as: TW201618472A; US20160126966A1; US9407277B2

Description

連續逼近式類比至數位轉換器與轉換方法

本發明是關於類比至數位轉換技術，尤其是關於連續逼近式類比至數位轉換器與轉換方法。

連續逼近式類比至數位轉換器（Successive Approximation Analog-to-Digital Converter）是一種依據本身所有可得的量化準位來對類比輸入訊號進行二進位搜尋（Binary Search）以產生數位輸出訊號的轉換器。在多種連續逼近式類比至數位轉換器中，電荷重分配（Charge Redistribution）連續逼近式類比至數位轉換器是種常見的實施選擇，其利用一電容陣列對一類比輸入訊號做取樣；取樣後依電容值由大至小的順序以及回授的比較結果將該電容陣列中的複數個電容之下電極板一一耦接至預設的電位，以在電荷守恆的情形下，逐漸調降該電容陣列所輸出的電壓（亦即該複數個電容之上電極板的電壓）；接著依序比較該電容陣列之輸出電壓與一類比至數位轉換單元（例如另一電容陣列）之輸出電壓或一固定電壓，以產生上述比較結果；以及依據該些比較結果產生由最高有效位元（Most Significant Bit, MSB）至最低有效位元（Least Significant Bit, LSB）所構成之一數位輸出訊號。

承上所述，電荷重分配連續逼近式類比至數位轉換器是透過多次的電壓比較以依序產生一數位輸出訊號之最高有效位元至最低有效位元，然而，基於連續逼近式類比至數位轉換的原理，在最後一次或數次的電壓比較過程中，電容陣列所輸出的電壓會愈來愈小，因此該輸出電壓會愈來愈容易受到雜訊影響，從而使最後一次或數次的電壓比較結果可能有誤，亦即最低有效位元之位元值或最後數個位元之位元值可能有誤。為解決上述問題，一種先前技術是利用多次比較之多數決結果（Majority Vote）來產生一個位元（例如最低有效位元或最後數個位元中的每個位元），藉此減少雜訊影響，然而此種先前技術耗費太多時間於該些額外比較上（尤其是耗費時間在比較器的重置與等待被重置的過程上），因而犧牲了類比至數位轉換的速度且導致功耗增加。相關技術內容可見於下列文獻： (1) 專利號8,749,412之美國專利； (2) 申請號14/183637之美國專利申請； (3) Pieter Harpe, Eugenio Cantatore, Arthur van Roermund, “A 2.2/2.7fJ/conversion-step 10/12b 40kS/s SAR ADC with Data-Driven Noise Reduction”, ISSCC 2013 / SESSION 15 / DATA CONVERTER TECHNIQUES / 15.2.；以及 (4) Takashi Morie, Takuji Miki, Kazuo Matsukawa, Yoji Bando, Takeshi Okumoto, Koji Obata, Shiro Sakiyama, Shiro Dosho, “A 71dB-SNDR 50MS/s 4.2mW CMOS SAR ADC by SNR Enhancement Techniques Utilizing Noise”, ISSCC 2013 / SESSION 15 / DATA CONVERTER TECHNIQUES / 15.3.。

除電荷重分配連續逼近式類比至數位轉換器外，其它類型的連續逼近式類比至數位轉換器也會有類似的問題或其它方面的問題，該些類型的轉換器及其問題習見於本領域，故在此不一一說明。

本發明之一目的在於提供一種連續逼近式類比至數位轉換器與轉換方法，以解決先前技術的問題。

本發明揭露一種連續逼近式類比至數位轉換器，能夠提高轉換的準確性。該轉換器之一實施例包含：一連續逼近式類比至數位轉換電路，用來依據一類比輸入訊號產生M個位元，其中該M個位元是由一最高有效位元與接續於該最高有效位元之後的連續M-1個位元所組成，且該M為大於1之整數；以及一多位元產生電路，用來於該M個位元產生後產生N個位元，其中該N個位元是由一最低有效位元及先於該最低有效位元之連續N-1個位元所組成，且該N為大於1之整數。本實施例中，該多位元產生電路包含：一累積訊號產生電路，用來於該M個位元產生後累積該連續逼近式類比至數位轉換電路所輸出之一電容陣列輸出訊號與一對比訊號，以產生一累積訊號；以及一多位元類比至數位轉換電路，用來依據該累積訊號產生該N個位元。

本發明亦揭露了一種連續逼近式類比至數位轉換方法，能夠提高轉換的準確性。該方法之一實施例包含下列步驟：依據一類比輸入訊號產生M個位元，其中該M個位元是由一最高有效位元與接續於該最高有效位元之後的連續M-1個位元所組成，且該M為大於1之整數；於該M個位元產生後，依據該類比輸入訊號產生一電容陣列輸出訊號；累積該電容陣列輸出訊號與一對比訊號以產生一累積訊號；以及依據該累積訊號產生N個位元，其中該N個位元是由一最低有效位元及先於該最低有效位元之連續N-1個位元所組成，且該N為大於1之整數。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

以下說明內容之用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

本發明之揭露內容包含連續逼近式類比至數位轉換器（Successive Approximation Analog-to-Digital Converter）與轉換方法，能夠有效避免雜訊之影響以提高轉換的準確性。本發明可應用於一積體電路（例如一類比前端電路）或一系統裝置（例如一解碼裝置），且在實施為可能的前提下，本技術領域具有通常知識者能夠依本說明書之揭露內容選擇等效之元件來實現本發明。由於本發明之裝置所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。另外，本發明之方法可以是軟體及/或韌體之形式，可藉由本發明之電路或其等效電路來執行。再者，於實施為可能的前提下，本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵之組合，藉此增加本發明實施時的彈性。

請參閱圖1，其是本發明之連續逼近式類比至數位轉換器之一實施例的示意圖，如圖所示，本實施例之連續逼近式類比至數位轉換器100包含：一連續逼近式類比至數位轉換電路110，用來依據一類比輸入訊號產生M個位元，其中該M個位元是由一最高有效位元（Most Significant Bit, MSB）與接續於該最高有效位元之後的連續M-1個位元所組成，且該M為大於1之整數；以及一多位元產生電路120，用來於該M個位元產生後產生N個位元，其中該N個位元是由一最低有效位元（Least Significant Bit, LSB）及先於該最低有效位元之連續N-1個位元所組成，且該N為大於1之整數。本實施例中，連續逼近式類比至數位轉換電路110可以是一已知或自行設計的連續逼近式類比至數位轉換電路；而多位元產生電路120則包含：一累積訊號產生電路122，用來於該M個位元產生後累積該連續逼近式類比至數位轉換電路110所輸出之一電容陣列輸出訊號與一對比訊號（亦即接收該電容陣列輸出訊號與對比訊號達一預定時間，該預定時間例如是轉換電路110產生複數個（例如N個）位元所需之時間），以產生一累積訊號；以及一多位元類比至數位轉換電路124，用來依據該累積訊號產生該N個位元。上述累積訊號產生電路122之一實施範例如圖2所示，包含：一電壓至電流轉換電路210（例如一轉導（Transconductance）電路或其等效電路），用來依據該電容陣列輸出訊號與該對比訊號產生至少一電流訊號；以及一電容電路220，用來依據該至少一電流訊號產生至少一電壓訊號以做為該累積訊號。由於累積訊號是微弱電容陣列輸出訊號的積蓄結果，並非瞬時輸出之電容陣列輸出訊號，因此能反映N個位元而非單一位元，且能抵抗瞬時雜訊的影響，從而減少位元轉換之錯誤，提高轉換之準確性；換句話說，基於連續逼近式類比至數位轉換的特性，用來產生該M個位元的在先訊號（例如在先電容陣列輸出訊號或其等效訊號）之強度較強，而用來產生該N個位元之電容陣列輸出訊號的強度較弱，故本發明藉由訊號累積之方式來補償訊號強度不足（或說訊號雜訊比（Signal-to-Noise Ratio, SNR）較低）的問題。

前述類比輸入訊號可以是差動訊號或單端訊號。如圖3所示，當該類比輸入訊號為差動訊號時，連續逼近式類比至數位轉換電路110包含：一控制電路310，用來依據該M個位元（M bits）與該N個位元（N bits）輸出一M+N位元之數位輸出訊號D_out ；一第一取樣暨保持電路320，用來在該控制電路310之控制下依據該類比輸入訊號之第一訊號V_{i_p} 以及一第一參考訊號V_{ref_p} 產生該電容陣列輸出訊號S_array ；一第二取樣暨保持電路330，用來在該控制電路310之控制下依據該類比輸入訊號之第二訊號V_{i_n} 以及一第二參考訊號V_{ref_n} 產生該對比訊號S_c ；以及一比較電路340，用來依據該電容陣列輸出訊號S_array 以及該對比訊號S_c 逐一產生該M個位元（亦即每次產生1個位元達M次）。另外，電壓至電流轉換電路210包含：一第一電壓至電流轉換單元350（V-to-C_1），用來依據該電容陣列輸出訊號S_array 產生一第一電流訊號I₁ ；以及一第二電壓至電流轉換單元360（V-to-C_2），用來依據該對比訊號S_c 產生一第二電流訊號I₂ 。再者，電容電路220包含：一第一電容單元370（C1），用來依據該第一電流訊號I₁ 產生一第一電壓訊號V₁ ；以及一第二電容單元380（C2），用來依據該第二電流訊號I₂ 產生一第二電壓訊號V₂ 。

如圖4所示，當該類比輸入訊號V_i 為單端訊號時，連續逼近式類比至數位轉換電路110包含：一控制電路410，用來依據該M個位元與該N個位元輸出一M+N位元之數位輸出訊號D_out ；一取樣暨保持電路420，用來在該控制電路410之控制下依據該類比輸入訊號V_i 以及一參考訊號V_ref 產生該電容陣列輸出訊號S_array ；一對比訊號提供電路430，用來提供一固定訊號（例如一預定訊號或是該類比輸入訊號V_i 之取樣訊號）以做為該對比訊號S_c ；以及一比較電路440，用來依據該電容陣列輸出訊號S_array 以及該對比訊號S_c 逐一產生該M個位元。類似地，電壓至電流轉換電路210包含：一第一電壓至電流轉換單元450（V-to-C_1），用來依據該電容陣列輸出訊號S_array 產生一第一電流訊號I₁ ；以及一第二電壓至電流轉換單元460（V-to-C_2），用來依據該對比訊號S_c 產生一第二電流訊號I₂ 。至於電容電路220則會包含：一第一電容單元470（C1），用來依據該第一電流訊號I₁ 產生一第一電壓訊號V₁ ；以及一第二電容單元480（C2），用來依據該第二電流訊號I₂ 產生一第二電壓訊號V₂ 。

前揭多位元類比至數位轉換電路124於本發明中可藉由一時間至數位轉換電路（Time-to-Digital Converter, TDC）來實現；更精確地說，如圖5所示，上述時間至數位轉換電路510包含：複數個（例如N個）串聯之壓控延遲單元512（Voltage Controlled Delay Unit, VCDU），可用來依據前述至少一電壓訊號逐一產生該N個位元（b₁ , b₂ ,…, b_n ），其中時間至數位轉換電路510之一偵測單元（例如一已知的相位偵測單元，未顯示）可進一步依據位元b_n 產生一通知訊號以通知連續逼近式類比至數位轉換電路110執行後續操作，然此通知機制亦可被其它電路（例如圖8之時脈電路810）之操作所取代。除時間至數位轉換電路外，多位元類比至數位轉換電路124也可藉由其它方式來實現，舉例來說，如圖6所示，多位元類比至數位轉換電路124包含：複數個串聯之壓控延遲單元610（VCDU），用來依據該至少一電壓訊號逐一產生N個輸出訊號；以及N個暫存單元620（DFF）（例如D型正反器或其等效元件），用來分別儲存該N個輸出訊號，並於完成儲存後，依據一觸發訊號（CLK）（例如一時脈訊號之一邊緣或其等效訊號）一次性地輸出該N個位元。上述任一壓控延遲單元512/610之一已知實施樣態如圖7所示，其中V₁ 、V₂ 分別是前述之第一與第二電壓訊號；CK代表工作時脈；b_x 代表N個位元（b₁ , b₂ ,…, b_n ）的其中任一；而V_DD 與GND代表操作電壓。其它等效的壓控延遲單元亦可用於本發明。

請參閱圖8，為控制連續逼近式類比至數位轉換電路110與多位元產生電路120分別產生M個位元與N個位元，連續逼近式類比至數位轉換器800除圖1之元件外，進一步包含：一時脈電路810，用來提供一時脈訊號予該連續逼近式類比數位轉換電路110，使其依據該時脈訊號以及該類比輸入訊號產生該M個位元，並令該轉換電路110於該M個位元產生後產生前述電容陣列輸出訊號；該時脈電路810另可用來依據轉換電路110之指示或內部的時間控制而在該M個位元產生後，開始或停止提供另一時脈訊號予該多位元類比至數位轉換產生電路124，使其依據該另一時脈訊號與該累積訊號產生該N個位元。上述二時脈訊號可具有相同或不同特性。當然，圖6之觸發訊號（CLK）亦可由時脈電路810提供。另外，多位元產生電路120於完成產生該N個位元後，可回授一訊號至該時脈電路810以令其進行後續操作，然此並非必要，時脈電路810亦可依據自身輸出之時脈判斷各階段操作的啟始與結束的時機。

除前揭之裝置外，本發明亦揭露一種連續逼近式類比至數位轉換方法（Successive Approximation Analog-to-Digital Conversion Method），同樣能減少雜訊之影響，以提高轉換的準確性。如圖9所示，該轉換方法之一實施例包含下列步驟：步驟S910：依據一類比輸入訊號產生M個位元，其中該M個位元是由一最高有效位元與接續於該最高有效位元之後的連續M-1個位元所組成，且該M為大於1之整數。本步驟可藉由前揭連續逼近式類比至數位轉換電路110或其等效電路來執行。步驟S920：於該M個位元產生後，依據該類比輸入訊號產生一電容陣列輸出訊號。本步驟可藉由前揭連續逼近式類比至數位轉換電路110或其等效電路來執行。步驟S930：累積該電容陣列輸出訊號與一對比訊號以產生一累積訊號。本步驟可藉由前揭累積訊號產生電路122或其等效電路來執行。步驟S940：依據該累積訊號產生N個位元，其中該N個位元是由一最低有效位元及先於該最低有效位元之連續N-1個位元所組成，且該N為大於1之整數。本步驟可藉由前揭多位元類比至數位轉換電路124或其等效電路來執行。

由於本技術領域具有通常知識者能夠藉由前揭裝置發明之揭露內容來瞭解本方法發明的實施細節與變化，更明確地說，前述裝置發明之技術特徵均可應用於本方法發明中，因此，在不影響本方法發明之揭露要求與可實施性的前提下，重複及冗餘之說明在此予以節略。請注意，本說明書之圖示中，元件之形狀、尺寸、比例以及流程之步驟順序等僅為示意，是供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。

綜上所述，本發明之連續逼近式類比至數位轉換器與轉換方法能夠先累積較微弱之類比輸入訊號達一預定時間，再進行多位元之類比至數位轉換，藉此降低雜訊之影響，並避免轉換結果錯誤。簡言之，本發明包含至少下列優點：設計不複雜，實施容易，無需耗費高額的設計與生產成本即可實現；以及無需如現有多數決技術般耗費時間與電力於多次比較上，因此具有較佳之轉換速率與功耗表現。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100‧‧‧連續逼近式類比至數位轉換器
110‧‧‧連續逼近式類比至數位轉換電路
120‧‧‧多位元產生電路
122‧‧‧累積訊號產生電路
124‧‧‧多位元類比至數位轉換電路
210‧‧‧電壓至電流轉換電路
220‧‧‧電容電路
310‧‧‧控制電路
320‧‧‧第一取樣暨保持電路
330‧‧‧第二取樣暨保持電路330
340‧‧‧比較電路
350‧‧‧第一電壓至電流轉換單元（V-to-C_1）
360‧‧‧第二電壓至電流轉換單元（V-to-C_2）
370‧‧‧第一電容單元（C1）
380‧‧‧第二電容單元（C2）
410‧‧‧控制電路
420‧‧‧取樣暨保持電路
430‧‧‧對比訊號提供電路
440‧‧‧比較電路
450‧‧‧第一電壓至電流轉換單元（V-to-C_1）
460‧‧‧第二電壓至電流轉換單元（V-to-C_2）
470‧‧‧第一電容單元（C1）
480‧‧‧第二電容單元（C2）
510‧‧‧時間至數位轉換電路
512‧‧‧壓控延遲單元（VCDU）
610‧‧‧壓控延遲單元（VCDU）
620‧‧‧暫存單元（DFF）
800‧‧‧連續逼近式類比至數位轉換器
810‧‧‧時脈電路
S910‧‧‧依據一類比輸入訊號產生M個位元，其中該M個位元是由一最高有效位元與接續於該最高有效位元之後的連續M-1個位元所組成，且該M為大於1之整數
S920‧‧‧於該M個位元產生後，依據該類比輸入訊號產生一電容陣列輸出訊號
S930‧‧‧累積該電容陣列輸出訊號與一對比訊號以產生一累積訊號
S940‧‧‧依據該累積訊號產生N個位元，其中該N個位元是由一最低有效位元及先於該最低有效位元之連續N-1個位元所組成，且該N為大於1之整數

〔圖1〕為本發明之連續逼近式類比至數位轉換器之一實施例的示意圖；〔圖2〕為圖1之累積訊號產生電路之一實施範例的示意圖；〔圖3〕為圖1之連續逼近式類比至數位轉換器之一實施範例的示意圖；〔圖4〕為圖1之連續逼近式類比至數位轉換器之另一實施範例的示意圖；〔圖5〕為圖1之多位元類比至數位轉換電路之一實施範例的示意圖；〔圖6〕為圖1之多位元類比至數位轉換電路之另一實施範例的示意圖；〔圖7〕為圖5與圖6之壓控延遲單元之一實施範例的示意圖；〔圖8〕為本發明之連續逼近式類比至數位轉換器之另一實施例的示意圖；以及〔圖9〕為本發明之連續逼近式類比至數位轉換方法之一實施例的示意圖。

100‧‧‧連續逼近式類比至數位轉換器

110‧‧‧連續逼近式類比至數位轉換電路

120‧‧‧多位元產生電路

122‧‧‧累積訊號產生電路

124‧‧‧多位元類比至數位轉換電路

Claims

一種連續逼近式類比至數位轉換器(Successive Approximation Analog-to-Digital Converter)，能夠提高轉換的準確性，包含：一連續逼近式類比至數位轉換電路，用來依據一類比輸入訊號產生M個位元，其中該M個位元是由一最高有效位元(Most Significant Bit,MSB)與接續於該最高有效位元之後的連續M-1個位元所組成，且該M為大於1之整數；以及一多位元產生電路，包含：一累積訊號產生電路，用來於該M個位元產生後累積該連續逼近式類比至數位轉換電路所輸出之一電容陣列輸出訊號與一對比訊號，以產生一累積訊號，該累積訊號產生電路包含：一電壓至電流轉換電路，用來依據該電容陣列輸出訊號與該對比訊號產生至少一電流訊號；以及一電容電路，用來依據該至少一電流訊號產生至少一電壓訊號以做為該累積訊號；以及一多位元類比至數位轉換電路，用來依據該累積訊號產生N個位元，其中該N個位元是由一最低有效位元(Least Significant Bit,LSB)及先於該最低有效位元之連續N-1個位元所組成，且該N為大於1之整數。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，其中該對比訊號是另一電容陣列輸出訊號或一固定訊號。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，其中該類比輸入訊號是一差動訊號。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，其中該電壓至電流轉換電路包含：一第一電壓至電流轉換單元，用來依據該電容陣列輸出訊號產生一第一電流訊號；以及一第二電壓至電流轉換單元，用來依據該對比訊號產生一第二電流訊號，以及該電容電路包含：一第一電容單元，用來依據該第一電流訊號產生一第一電壓訊號；以及一第二電容單元，用來依據該第二電流訊號產生一第二電壓訊號。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，其中該多位元類比至數位轉換電路包含：一時間至數位轉換電路(Time-to-Digital Converter)，用來依據該至少一電壓訊號產生該N個位元。
如申請專利範圍第5項所述之連續逼近式類比至數位轉換器，其中該時間至數位轉換電路包含：複數個壓控延遲(Voltage Controlled Delay)單元，用來依據該至少一電壓訊號產生該N個位元。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，其中該多位元類比至數位轉換電路包含：複數個壓控延遲單元，用來依據該至少一電壓訊號產生N個輸出訊號；以及 N個暫存單元，用來分別儲存該N個輸出訊號，並於完成儲存後，依據一觸發訊號一次性地輸出該N個位元。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，進一步包含：一時脈電路，用來提供一時脈訊號予該連續逼近式類比至數位轉換電路，使其依據該時脈訊號以及該類比輸入訊號產生該M個位元以及於該M個位元產生後產生該電容陣列輸出訊號，該時脈電路進一步用來於該M個位元產生後，開始提供另一時脈訊號予該多位元類比至數位轉換產生電路，使其依據該另一時脈訊號與該累積訊號產生該N個位元。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，其中該連續逼近式類比至數位轉換電路包含：一控制電路，用來依據該M個位元與該N個位元輸出一M+N位元之數位輸出訊號；一第一取樣暨保持電路，用來在該控制電路之控制下依據該類比輸入訊號之第一訊號以及一第一參考訊號產生該電容陣列輸出訊號；一第二取樣暨保持電路，用來在該控制電路之控制下依據該類比輸入訊號之第二訊號以及一第二參考訊號產生該對比訊號；以及一比較電路，用來依據該電容陣列輸出訊號以及該對比訊號產生該M個位元。
如申請專利範圍第1項所述之連續逼近式類比至數位轉換器，其中該連續逼近式類比至數位轉換電路包含：一控制電路，用來依據該M個位元與該N個位元輸出一M+N位元之數位輸出訊號；一取樣暨保持電路，用來在該控制電路之控制下依據該類比輸入訊號以及一參考訊號產生該電容陣列輸出訊號；一對比訊號提供電路，用來提供一固定訊號以做為該對比訊號；以及一比較電路，用來依據該電容陣列輸出訊號以及該對比訊號產生該M個位元。
一種連續逼近式類比至數位轉換方法(Successive Approximation Analog-to-Digital Conversion Method)，能夠提高轉換的準確性，包含：利用一連續逼近式類比至數位轉換電路以依據一類比輸入訊號產生M個位元，其中該M個位元是由一最高有效位元(Most Significant Bit,MSB)與接續於該最高有效位元之後的連續M-1個位元所組成，且該M為大於1之整數；於該M個位元產生後，利用該連續逼近式類比至數位轉換電路以依據該類比輸入訊號產生一電容陣列輸出訊號；利用一累積訊號產生電路接收該電容陣列輸出訊號達一預定時間以產生一累積訊號的第一部分，與利用該累積訊號產生電路接收一對比訊號達該預定時間以產生該累積訊號的第二部分；以及利用一多位元類比至數位轉換電路以依據該累積訊號的該第一與第二部分產生N個位元，其中該N個位元是由一最低有效位元(Least Significant Bit,LSB)及先於該最低有效位元之連續N-1個位元所組成，且該N為大於1之整數。
如申請專利範圍第11項所述之連續逼近式類比至數位轉換方法，進一步包含：依據該類比輸入訊號產生另一電容陣列輸出訊號以做為該對比訊號；或提供一固定訊號以做為該對比訊號。
如申請專利範圍第11項所述之連續逼近式類比至數位轉換方法，其中產生該累積訊號之步驟包含：依據該電容陣列輸出訊號與該對比訊號產生至少一電流訊號；以及依據該至少一電流訊號產生至少一電壓訊號以做為該累積訊號。
如申請專利範圍第13項所述之連續逼近式類比至數位轉換方法，其中產生該至少一電流訊號之步驟包含：依據該電容陣列輸出訊號產生一第一電流訊號；以及依據該對比訊號產生一第二電流訊號，以及產生該至少一電壓訊號之步驟包含：依據該第一電流訊號產生一第一電壓訊號；以及依據該第二電流訊號產生一第二電壓訊號。
如申請專利範圍第11項所述之連續逼近式類比至數位轉換方法，其中產生該N個位元之步驟包含：執行一時間至數位轉換操作(Time-to-Digital Conversion Operation)以依據該至少一電壓訊號產生該N個位元。
如申請專利範圍第15項所述之連續逼近式類比至數位轉換方法，其中該時間至數位轉換操作包含：執行一壓控延遲(Voltage Controlled Delay)操作，以依據該至少一電壓訊號產生該N個位元。
如申請專利範圍第11項所述之連續逼近式類比至數位轉換方法，其中產生該N個位元之步驟包含：執行一壓控延遲操作，以依據該至少一電壓訊號產生N個輸出訊號；以及分別儲存該N個輸出訊號，並於完成儲存後，依據一觸發訊號一次性地輸出該N個位元。
如申請專利範圍第11項所述之連續逼近式類比至數位轉換方法，其中產生該M個位元之步驟包含：依據一時脈訊號以及該類比輸入訊號產生該M個位元；產生該電容陣列輸出訊號之步驟包含：依據該時脈訊號產生該電容陣列輸出訊號；以及產生該N個位元之步驟包含：於該M個位元產生後，開始提供另一時脈訊號，並依據該另一時脈訊號與該累積訊號產生該N個位元。
如申請專利範圍第11項所述之連續逼近式類比至數位轉換方法，其中產生該M個位元之步驟包含：依據該類比輸入訊號之第一訊號以及一第一參考訊號產生該電容陣列輸出訊號；依據該類比輸入訊號之第二訊號以及一第二參考訊號產生該對比訊號；以及依據該電容陣列輸出訊號以及該對比訊號產生該M個位元。
如申請專利範圍第11項所述之連續逼近式類比至數位轉換方法，其中產生該M個位元之步驟包含：依據該類比輸入訊號以及一參考訊號產生該電容陣列輸出訊號；提供一固定訊號以做為該對比訊號；以及依據該電容陣列輸出訊號以及該對比訊號產生該M個位元。