CN103124177B - 一种循环模数转换器及数字校准方法 - Google Patents
一种循环模数转换器及数字校准方法 Download PDFInfo
- Publication number
- CN103124177B CN103124177B CN201310061678.6A CN201310061678A CN103124177B CN 103124177 B CN103124177 B CN 103124177B CN 201310061678 A CN201310061678 A CN 201310061678A CN 103124177 B CN103124177 B CN 103124177B
- Authority
- CN
- China
- Prior art keywords
- level
- calibration
- digital
- converter
- forced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种循环模数转换器及数字校准方法,转换器是,模数转换器的输入端通过一个采样保持电路连接输入信号Vsig,模数转换器的输入端还通过开关信号连接校准信号Vcal。方法是:设定循环模数转换器的级间增益G<2;设定N级循环模数转换器的最后一级即N级的传输函数是理想的传输函数;对第N-1级进行校准误差提取;对第N-2级进行校准误差提取;对N-3级以及N-3级之后的各级的校准误差提取;得到全部校准误差S0N-1、S1N-1、S0N-2、S1N-2、…、S01、S11,并存储用于对之后的量化进行校准,将所存校准误差用于校准正常量化的数字码采用如下公式:本发明极大的减小了模拟电路设计的复杂度。
Description
技术领域
本发明涉及一种模数转换器。特别是涉及一种具有校准信号输入的循环模数转换器及数字校准方法。
背景技术
随着科技发展,数字信号处理技术越来越成熟,我们现在可以使用数字信号处理器来完成对各类信息的处理操作。但是,在真实的世界中的信号都是模拟量,在通过数字形式对模拟信号进行处理之前,我们首先要把模拟信号转换为数字信号,因此模数转换器成为数模混合系统的重要组成部分。循环结构模数转换器在速度、面积和功耗等折中性能方面具有优势,应用广泛。循环模数转换器(ADC)系统结构如图1所示,循环ADC包含子ADC、子DAC、放大器、减法器和编码电路,模拟输入信号Vin输入到子ADC中进行量化产生数字输出,同时将该数字输出输入到子DAC中进行数模转换,输出模拟量,将此模拟量与Vin信号在减法器中做减法运算,经过放大器放大后得到输出电压Vout,Vout作为下一个循环的输入进行量化。每次循环的数字输出进入到编码电路,最终将ADC的输入信号转换为二进制输出。其中,子DAC、减法器和放大器共同组成了MDAC。
循环ADC的转换精度受到电路中各种误差的限制。误差源主要包括:噪声、时钟抖动、电容失配、有限运放增益、比较器失调、电荷注入、运放非线性等。如图2a~图2d所示,对于每级1bit的循环ADC,电容失配、有限运放增益、电荷注入、比较器失调等因素可能会使得循环ADC中任一级的输入信号超出下一级的标准量化范围,超出量化范围的模拟电压会被量化成同一比特向量,产生丢码现象。对于这些非理想因素,传统的校准算法通常需要改变ADC的模拟电路部分结构,这不仅仅在某些方面限制了ADC的应用,而且增加了ADC设计的复杂难度,特别是伴随着CMOS工艺向更低电源电压、更小特征尺寸的发展。
发明内容
本发明所要解决的技术问题是,提供一种可以有效减小循环环模数转换器常见的电容失配引起误差的循环模数转换器及数字校准方法。
本发明所采用的技术方案是:一种循环模数转换器及数字校准方法,循环模数转换器,包括:有模数转换器,所述的模数转换器的输入端通过一个采样保持电路连接输入信号Vsig,所述的模数转换器的输入端还通过开关信号连接校准信号Vcal。
所述的模数转换器的转换频率为fc,所述的采样保持电路的采样频率为fs,其中,fc=2fs。
所述的模数转换器的级间增益G<2。
数字校准方法,包括如下步骤:
1)设定循环模数转换器的级间增益G<2;
2)设定N级循环模数转换器的最后一级即N级的传输函数是理想的传输函数;
3)对第N-1级进行校准误差提取;
4)对第N-2级进行校准误差提取;
5)对N-3级以及N-3级之后的各级的校准误差提取;
6)得到全部校准误差S0N-1、S1N-1、S0N-2、S1N-2、…、S01、S11,并存储,用于对之后的量化进行校准,将所存校准误差用于校准正常量化的数字码采用如下公式:
其中Y为加入校准算法后的数字输出,X为无校准算法的数字输出。
步骤3)所述的对第N-1级进行校准误差提取,包括有如下步骤:
(1)对该级输入校准信号;
(2)将N-1之前的各级数字输出码强制为0;
(3)对N-1级的数字输出强制为1,得到第N-1级的第一个校准误差S1N-1;
(4)对该级输入校准信号;
(5)将N-1之前的各级数字输出码强制为0;
(6)对N-1级的数字输出强制为0,得到第N-1级的第二个校准误差S0N-1;
步骤4)所述的对第N-2级进行校准误差提取,包括如下步骤:
(1)对该级输入校准信号;
(2)将N-2之前的各级数字输出码强制为0;
(3)对N-2级的数字输出强制为1,得到第一个数字输出码S1'N-2;
(4)对该级输入校准信号;
(5)将N-2之前的各级数字输出码强制为0;
(6)对N-2级的数字输出强制为0,得到第二个数字输出码S0'N-2;
(7)采用如下公式提取第N-2级的两个校准误差如下:
S1N-2=S1'N-2-DN-1(S1N-1-S0N-1)
S0N-2=S0'N-2-DN-1(S1N-1-S0N-1)
其中,DN-1是第N-1级的数字输出;S1N-1是第N-1级的第一个校准误差;S0N-1是第N-1级的第二个校准误差。
步骤5)所述的对N-3级以及N-3级之后的各级的校准误差提取,是首先设定校准级是第i级,其中≤i≤采用如下公式得到该级的两个校准误差值:
其中,S0'和S1'分别是该级数字输出强制为0和1,以及该级之前的各级数字输出码强制为0得到的两个数字输出码值;k是第i级之前的级数。
所述的校准信号的值是循环模数转换器传输函数的跳变点的电压值。
本发明的一种循环模数转换器及数字校准方法,不仅可以有效减小循环ADC常见的电容失配引起的误差,而且通过减小增益,使得其传输函数对比较器失调、电荷注入等非理想效应也有很好的容忍能力,由于增益的减小,使得对于一定范围内的比较器失调电压以及电荷注入,不会产生输出超出量化范围而引起的丢码现象。另外,由于校准算法是针对MDAC以外的数字模块,所有将增加ADC精度的办法从改变模拟电路转移到数字电路,这极大的减小了模拟电路设计的复杂度,并且符合CMOS技术发展的趋势。
附图说明
图1是循环ADC系统结构图;
图2a~图2d依次是理想状态、电荷注入状态、比较器失调状态和电容失调状态对循环ADC传输函数的影响;
图3是本发明带有采样保持电路的校准循环ADC框图;
图4是本发明所采用MDAC结构图;
图5是MDAC正常量化工作时序图
图6a~图6c是本发明MDAC正常量化工作分状态图;
图7a、图7b是对ADC进行后台校准注入校准信号时的MDAC状态图,
其中,图7a是对第1级循环校准图;图7b是对第i级循环校准图(i>1);
图8是在含有比较器失调情况下本校准算法的传输曲线;
图9是本发明完成一次校准误差提取的流程图;
图10a、图10b分别是15级循环传统ADC与引入本发明15级循环ADC的仿真结果图。
具体实施方式
下面结合实施例和附图对本发明的一种循环模数转换器及数字校准方法做出详细说明。
对于电容失配、比较器失调等非理想因素引起的非线性以及丢码现象,可以通过减小级间增益来实现,即减小图2a~图2d中传输曲线的斜率,使得由于非理想因素导致传输曲线偏移不会发生溢出。
为了能够实现ADC的后台校准,为了能够实现ADC的后台校准,本发明ADC加入了采样保持电路,如图3所示,在ADC正常量化时,CLK_Cal控制Ctrl模块,使得ADC输入为采样保持信号Vin。采样保持电路采样频率为fs,ADC的转换频率为fc,fc=2fs,在采样保持电路单次采样期间内,ADC可以进行两次模数转换,对于第一次模数转换,ADC对采样信号进行正常量化,当进行第二次模数转换时,CLK_Cal控制Ctrl模块,使得对ADC注入校准信号Vcal,进行校准误差的提取。
图4为本发明采用的1bit每级循环ADC中的MDAC结构示意图,其中,Vin为ADC输入信号,Vdac为参考电压,均为校准开关, 为ADC正常工作开关,其工作时序如图5所示。当ADC处于正常工作周期时,开关闭合,开关断开,ADC工作分状态如图6a~图6c所示,在图6a状态,输入信号Vin对电容C1进行充电,同时对运算放大器输出进行复位操作;在图6b状态,存有Vin信号的电容C1与运放相连,同时注入Vdac,电容C3跨接在运放输入输出两端,电容C2采集输出信号,完成1位模数转换;在图6c状态,电容C2与运放相连,同时注入Vdac,电容C4跨接在运放输入输出两端,电容C1采集输出信号,完成1位模数转换。然后图6b状态与图6c状态交互进行,每一状态完成1位模数转换,直至本次转换结束。如此反复循环,每一次的输出进入到子ADC中进行粗量化,量化后的数字输出通过子DAC控制Vdac的大小,并进入编码系统,最终得到整体量化数字输出。对于图4的MDAC结构,根据电荷守恒,其每一级循环传输函数为:
Vod=(Vid-Vdac)×G (1)
其中Vid、Vod分别为本级的输入与输出信号值;Vdac为由输入信号控制的参考电压大小;
G=Cs/Cf,Cs为电容C1或C2;Cf为电容C3或C4。对于理想的传输曲线,G=2,Vdac=±0.5Vref。
由于要求避免对各种非理想效应引起的丢码现象,MDAC设计时使模数转换器1的级间增益G<2,以增加其对非理想效应的容忍能力。同时由于电容失配以及运放非线性的影响,对于增益G的无法精确,同时减小增益G也会引入非线性误差。但是这些都可以通过数字校准算法进行校准。
在ADC正常量化时,ADC输入为采样保持信号Vin。采样保持电路采样频率为fs,ADC的转换频率为fc,fc=2fs,在采样保持电路单次采样期间内,ADC可以进行两次模数转换,对于第一次模数转换,ADC对采样信号进行正常量化,当进行第二次模数转换时,对ADC注入校准信号Vcal,进行校准误差的提取。
本发明的用于循环模数转换器的数字校准方法,首先假定循环ADC由N级组成,其输出非线性误差主要由N-1和N-1之前级循环造成的,假设后N级循环传输曲线为理想的。则从第N-1级循环开始校准,逐次向前一级进行。具体包括如下步骤:
1)设定循环模数转换器的级间增益G<2;
2)设定N级循环模数转换器的最后一级即N级的传输函数是理想的传输函数;
3)对第N-1级进行校准误差提取;
所述的对第N-1级进行校准误差提取,包括有如下步骤:
(1)对该级输入校准信号;
(2)将N-1之前的各级数字输出码强制为0;
(3)对N-1级的数字输出强制为1,得到第N-1级的第一个校准误差S1N-1;
(4)对该级输入校准信号;
(5)将N-1之前的各级数字输出码强制为0;
(6)对N-1级的数字输出强制为0,得到第N-1级的第二个校准误差S0N-1;
4)对第N-2级进行校准误差提取;
所述的对第N-2级进行校准误差提取,包括如下步骤:
(1)对该级输入校准信号;
(2)将N-2之前的各级数字输出码强制为0;
(3)对N-2级的数字输出强制为1,得到第一个数字输出码S1'N-2;
(4)对该级输入校准信号;
(5)将N-2之前的各级数字输出码强制为0;
(6)对N-2级的数字输出强制为0,得到第二个数字输出码S0'N-2;
(7)采用如下公式提取第N-2级的两个校准误差如下:
S1N-2=S1'N-2-DN-1(S1N-1-S0N-1) (2)
S0N-2=S0'N-2-DN-1(S1N-1-S0N-1) (3)
其中,DN-1是第N-1级的数字输出;S1N-1是第N-1级的第一个校准误差;S0N-1是第N-1级的第二个校准误差。
5)对N-3级以及N-3级之后的各级的校准误差提取;
所述的对N-3级以及N-3级之后的各级的校准误差提取,是首先设定校准级是第i级,其中≤i≤采用如下公式得到该级的两个校准误差值:
其中,S0'和S1'分别是该级数字输出强制为0和1,以及该级之前的各级数字输出码强制为0得到的两个数字输出码值;k是第i级之前的级数。
6)得到全部校准误差S0N-1、S1N-1、S0N-2、S1N-2、…、S01、S11,并存储,用于对之后的量化进行校准,将所存校准误差用于校准正常量化的数字码采用如下公式:
其中Y为加入校准算法后的数字输出,X为无校准算法的数字输出。
在上述过程中,所述的校准信号的值是循环模数转换器传输函数的跳变点的电压值。
在应用公式(6)进行校准正常量化结果的同时,再次进行各校准误差的提取,当所有校准误差全部提取完成时,更新全部校准误差,由此可以实现后台数字校准操作,即不打断对输入信号的正常量化,又可以使得提取的误差能够追踪电源电压以及环境温度等因素的变化。
下面给出实例进行说明:
以将本发明用于量化范围为1V-3V的15级循环Cyclic ADC为例进行说明,设电容失配引起增益误差为0.02,比较器失调电压为20mV。对于传统1bit每级Cyclic ADC,其理想增益为2,比较电压为2V,则其实际增益为2.02,比较电压为2.02V。对于应用本发明CyclicADC,为了增加对非理想效应的容忍能力,增益设为1.91,比较电压为0V,则实际增益为1.93,比较电压为2.02V。
假定本发明ADC最后一级循环为理想的,则从第14级开始进行校准。对该级注入Vcal=2V的校准信号,并将前13级的数字输出码强制为0。对于第14级的数字输出,分别强制为0和1,则最终得到第14级循环的校准误差S014、S114。对第14级循环的校准后,将校准后的第14级作为理想的,对第13级进行校准。提取校准误差S113、S013描述为:
校准算法描述为:
S113=S1'13-D14(S114-S014) (7)
S013=S0'13-D14(S114-S014) (8)
其中S1'13、S0'13为不考虑第14级循环的误差,前级数字输出置0,第13级注入Vcal=2V,并将第i级数字输出分别置为1和0所得到的数字码值。
对第13级循环校准结束后,依次向前级进行校准,直至第一级循环校准完毕,得到:
待得到全部校准误差S01、S11、S02、S12、…、S013、S113、S014、S114后,存储校准误差,当下次量化开始时,将所存校准误差用于校准正常量化的数字码,算法描述为:
其中Y为加入校准算法后的数字输出,X为无校准算法的数字输出。
对本发明循环ADC进行建模仿真,结果如图10所示,对于没有采用校准的传统CyclicADC与含有数字校准算法的本发明Cyclic ADC,可知,对于15级循环,电容失配引起增益误差为0.02,比较器失调电压为20mV的情况,应用本发明ADC较传统1bit每级Cyclic ADC有效提高了其精度,ENOB达到了13.06bit。
Claims (2)
1.一种用于循环模数转换器的数字校准方法,循环模数转换器有模数转换器(1),所述的模数转换器(1)的输入端通过一个采样保持电路(2)连接输入信号Vsig,所述的模数转换器(1)的输入端还通过开关信号连接校准信号Vcal,其特征在于,包括如下阶段:
1)设定循环模数转换器的级间增益G<2;
2)设定N级循环模数转换器的最后一级即N级的传输函数是理想的传输函数;
3)对第N-1级进行校准误差提取,包括有如下步骤:
(1)对该级输入校准信号;
(2)将N-1之前的各级数字输出码强制为0;
(3)对N-1级的数字输出强制为1,得到第N-1级的第一个校准误差S1N-1;
(4)对该级输入校准信号;
(5)将N-1之前的各级数字输出码强制为0;
(6)对N-1级的数字输出强制为0,得到第N-1级的第二个校准误差S0N-1;
4)对第N-2级进行校准误差提取,包括如下步骤:
(1)对该级输入校准信号;
(2)将N-2之前的各级数字输出码强制为0;
(3)对N-2级的数字输出强制为1,得到第一个数字输出码S1'N-2;
(4)对该级输入校准信号;
(5)将N-2之前的各级数字输出码强制为0;
(6)对N-2级的数字输出强制为0,得到第二个数字输出码S0'N-2;
(7)采用如下公式提取第N-2级的两个校准误差如下:
S1N-2=S1'N-2-DN-1(S1N-1-S0N-1)
S0N-2=S0'N-2-D N-1(S1N-1-S0N-1)
其中,DN-1是第N-1级的数字输出;S1N-1是第N-1级的第一个校准误差;S0N-1是第N-1级的第二个校准误差;
5)对N-3级以及N-3级之后的各级的校准误差提取,是首先设定校准级是第i级,其中1≤i≤N-3采用如下公式得到该级的两个校准误差值:
其中,S0'和S1'分别是该级数字输出强制为0和1,以及该级之前的各级数字输出码强制为0得到的两个数字输出码值;k是第i级之前的级数;
6)得到全部校准误差S0N-1、S1N-1、S0N-2、S1N-2、…、S01、S11,并存储,用于对之后的量化进行校准,将所存校准误差用于校准正常量化的数字码采用如下公式:
其中Y为加入校准算法后的数字输出,X为无校准算法的数字输出。
2.根据权利要求1所述的用于循环模数转换器的数字校准方法,其特征在于,所述的校准信号的值是循环模数转换器传输函数的跳变点的电压值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310061678.6A CN103124177B (zh) | 2013-02-27 | 2013-02-27 | 一种循环模数转换器及数字校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310061678.6A CN103124177B (zh) | 2013-02-27 | 2013-02-27 | 一种循环模数转换器及数字校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103124177A CN103124177A (zh) | 2013-05-29 |
CN103124177B true CN103124177B (zh) | 2014-05-14 |
Family
ID=48455055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310061678.6A Expired - Fee Related CN103124177B (zh) | 2013-02-27 | 2013-02-27 | 一种循环模数转换器及数字校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103124177B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9071261B2 (en) * | 2013-10-01 | 2015-06-30 | Analog Devices, Inc. | Accuracy enhancement techniques for ADCs |
CN105245227B (zh) * | 2015-11-09 | 2018-08-31 | 天津大学 | 用于图像传感器列级循环adc的数字校准方法 |
CN114448435B (zh) * | 2022-01-29 | 2023-01-31 | 中国科学院微电子研究所 | 一种比较器阈值误差校准方法、装置、设备及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1965485A (zh) * | 2004-06-10 | 2007-05-16 | 皇家飞利浦电子股份有限公司 | 循环地将模拟信号转换成多位数字输出信号的方法以及执行该方法的转换器 |
CN101390291A (zh) * | 2006-02-27 | 2009-03-18 | 意法半导体股份有限公司 | 多级模/数转换器和校准所述转换器的方法 |
CN102315850A (zh) * | 2010-07-09 | 2012-01-11 | 飞思卡尔半导体公司 | 具有可变分辨率的单级循环模数转换器中的电流降低 |
CN202750072U (zh) * | 2012-05-21 | 2013-02-20 | 英特格灵芯片(天津)有限公司 | 双通道模数转换校准装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7443333B2 (en) * | 2007-02-13 | 2008-10-28 | Freescale Semiconductor, Inc. | Single stage cyclic analog to digital converter with variable resolution |
-
2013
- 2013-02-27 CN CN201310061678.6A patent/CN103124177B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1965485A (zh) * | 2004-06-10 | 2007-05-16 | 皇家飞利浦电子股份有限公司 | 循环地将模拟信号转换成多位数字输出信号的方法以及执行该方法的转换器 |
CN101390291A (zh) * | 2006-02-27 | 2009-03-18 | 意法半导体股份有限公司 | 多级模/数转换器和校准所述转换器的方法 |
CN102315850A (zh) * | 2010-07-09 | 2012-01-11 | 飞思卡尔半导体公司 | 具有可变分辨率的单级循环模数转换器中的电流降低 |
CN202750072U (zh) * | 2012-05-21 | 2013-02-20 | 英特格灵芯片(天津)有限公司 | 双通道模数转换校准装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103124177A (zh) | 2013-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI645679B (zh) | 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器 | |
CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
KR102103933B1 (ko) | 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법 | |
CN109194333B (zh) | 一种复合结构逐次逼近模数转换器及其量化方法 | |
Verbruggen et al. | A 2.6 mW 6b 2.2 GS/s 4-times interleaved fully dynamic pipelined ADC in 40nm digital CMOS | |
US8643529B2 (en) | SAR assisted pipelined ADC and method for operating the same | |
WO2017006297A2 (en) | Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters | |
CN102751990A (zh) | 一种可提高动态性能的流水线式模数转换器 | |
CN111654285B (zh) | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 | |
CN107925415A (zh) | A/d转换器 | |
CN111565042B (zh) | 一种适用于两步式adc的校正方法 | |
CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
CN104040896A (zh) | 减少开关电容网络中非线性反冲的影响 | |
CN104485957A (zh) | 流水线模数转换器 | |
CN103124177B (zh) | 一种循环模数转换器及数字校准方法 | |
CN104283562A (zh) | 逐次逼近型模数转换装置 | |
CN102723949B (zh) | 一种适用于流水线型模数转换器的数字后台校正方法 | |
US9685974B1 (en) | Switched capacitor circuit | |
CN106656190B (zh) | 连续逼近式模拟数字转换电路及其方法 | |
EP2629426A1 (en) | Device, system and method for analogue-to-digital conversion with noise shaping function | |
CN105245227A (zh) | 用于图像传感器列级循环adc的数字校准方法 | |
KR101878593B1 (ko) | 아날로그 디지털 변환기 및 그 동작 방법 | |
CN106656180A (zh) | 一种应用于无采保模数转换器的输入回踢非线性的校准电路及校准方法 | |
CN106788437B (zh) | 流水线型模数转换器及提高模数转换器的采样速率的方法 | |
CN116405032A (zh) | 一种噪声整形逐次逼近型模数转换器及控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140514 Termination date: 20210227 |
|
CF01 | Termination of patent right due to non-payment of annual fee |