CN101390291A - 多级模/数转换器和校准所述转换器的方法 - Google Patents
多级模/数转换器和校准所述转换器的方法 Download PDFInfo
- Publication number
- CN101390291A CN101390291A CNA2006800535043A CN200680053504A CN101390291A CN 101390291 A CN101390291 A CN 101390291A CN A2006800535043 A CNA2006800535043 A CN A2006800535043A CN 200680053504 A CN200680053504 A CN 200680053504A CN 101390291 A CN101390291 A CN 101390291A
- Authority
- CN
- China
- Prior art keywords
- sample
- converter
- digital
- sequence
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 230000008859 change Effects 0.000 claims description 7
- 238000004088 simulation Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 125000004122 cyclic group Chemical group 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000003705 background correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种在多级周期中把输入信号(VIn)的模拟样本(VJn)转换为数字码(Dout)的多级模数转换器(1),每个周期解析数字码(Dout)的至少一位,转换器(1)包括:被计和到所述模拟样本以获得模拟样本的第二序列(V+in)的伪随机序列(Y′ts)的生成模块(3);带可控制数字增益(g)的转换装置(5),其接收第二序列(V+in)并且输出所述数字码(Dout)的位;带环路增益(GLoop)的反馈回路(2,6,7,8),其执行所述多级转换周期;数字校准模块(9),其把数字增益(g)匹配至环路增益(GLoop);所述第二序列(V+in)包括没有所述伪随机序列(γ-ts)的作用的预定样本;预测模块(10),其生成所述输入信号(VIn)的数字估算(Dout)。
Description
技术领域
本发明涉及模拟信号到数字信号的转换的技术领域,尤其是涉及模/数转换器和校准所述转换器的方法。
背景技术
在很多电子装置上,存在把模拟信号转换为数字信号的需求。数字移动通信终端给出了这类装置的重要例子。在此类应用里,对低消耗,低电压和高性能的需求给组成终端电子系统的集成电路的设计带来尤其苛刻的要求。
基于不断增加的集成水平(例如,纯CMOS技术)生产所述集成电路的可能性留出了可用于以下芯片的很大空间,即可用于实现目标在于改善模拟部件/电路性能,例如用于对模拟部件/电路本身引起的不精确性进行补偿,的数字信号处理(DSP)技术的芯片。
这种趋势也体现在模/数转换器方面,尤其在多级模数转换器方面,用于其中的校正方法已经开发出来,更通常认作校准方法,用于校正转换结果中由于转换器中存在的模拟部件例如电容器或者运算放大器的不理想而存在的误差。例如,所述不理想是归因于转换器输入时的取样电路电容器不匹配以及归因于实际运算放大器的受限增益带宽产品。
现有技术的校正方法中,存在第一类方法,其可能执行前台校准,即当待转换的模拟信号还没有应用到转换器的输入时执行校准。这类方法具有以下优点,即有限的电路复杂性和保证正确的转换结果。然而,前台校准方法存在内在的不足,即其不能在待转换的模拟信号已经应用到转换器的输入时使用。但是在一些应用中,在信号转换过程中的持续校准是必需的。
为了克服这个不足,开发出来了第二类校准方法。特别地,这类方法采用了校准方法并且可以在模拟信号的转换过程中操作而不干扰模/数转换器的正常操作。
这类方法通常根据以下进行工作,即把伪随机噪声序列的各自的样本增加到待转换信号的模拟样本上,以便通过所述序列来调制待校正的误差。为了改善转换器的性能,通过校正操作来处理转换器的数字输出以便提取已调制信息。经验证明,在所述校正方法的收敛时间tconv(达到半LSB精度所必需的)和在转换器位数中的分辨率N之间存在类型关系式:
tconv=22·NTS
其中,TS是取样周期。
从上述关系式可知,例如在分辨率为13位的循环转换器中通过采用现有技术的上述本底校正方法之一并且以5MS/S(百万每秒)的频率进行操作,可以得到大约30秒的收敛时间。这样长的收敛时间导致现有技术的本底校准方法不适合用在很多应用中。
发明内容
本发明的目的是提供一种具有以下校正(即校准)系统的模/数转换器,即该系统保证比现有技术的系统或方法的收敛时间更短的收敛时间,并且该系统同时拥有有限的电路复杂性。
通过以最通用的形式限定在所附的权利要求1中的模/数转换器来实现该目的。在从属权利要求里还限定了优选实施例。
本发明的进一步目的是为校准多级模数转换器提供一种方法,其限定在所附的权利要求11中。
附图说明
依据本发明的模数转换器的更多的特征和优点从以下示范而并非对其限制的实施例的细节描述中将更见明显,如附图说明,其中:
图1是依据本发明的模/数转换器的示范和特定优选实施例的方框图;
图2图示地说明了对校准由循环模/数转换器引起的量化误差有用的模型;
图3图示地说明了与图2中模型相比,随着数字增益校正系统的增加而更理想的模型。
图中,相等或相似的特征由相同的标号表示。
具体实施方式
图1描述了依据本发明的多级模/数转换器1的优选实施例,其适合于把输入模拟信号Vin转换成输出数字信号Dout。具体讲,模/数转换器1是这样的,即把输入信号Vin的模拟样本转换成各自的每个都由N位组成的数字码Dout,其中N是表示转换器1的分辨率的整数。在优选实施例中,N等于16,但明显地,本发明的原理可以扩展到具有不同分辨率的模/数转换器。
为了示范而非限制的目的,本说明特定地涉及通常被称为算法模/数转换器的循环多级模/数转换器1。然而,应该指出,本发明的原理也可以被本领域技术人员容易地扩展到不同类型的多级模/数转换器,例如扩展到所谓的流水线多级模/数转换器。
对于本发明的目的而言,多级模/数转换器意味着如下转换器,即为了在各自的输出数字码Dout的每一步骤解析一个或多个不同的位(即至少一位),该数字码实际上表示输出数字信号Dout的样本并且相当于在数字域中的表示,这是一种输入模拟信号Vin的样本的通过转换器1来获得的数字码,转换器操作以便在多个步骤中执行各个转换周期。具体讲,在多级模/数转换器中,特定步骤中的转换通常是基于在先前步骤中的部分转换产生的剩余。转换周期意味着由多级模/数转换器执行的用以解析输出数字码Dout的全部N位的所有操作或步骤。特定地,为了示范而非限制的目的,本说明涉及以下情况,其中多级模/数转换器1在每一步骤中解析码Dout的一位,因此各个转换周期由N步骤组成,N为转换器分辨率。
参考图1,多级模/数转换器1包括取样电路2,其具有输入2i和输出2u。输入2i可以使取样电路2接收待转换模拟信号Vin。取样电路2按如下进行操作以便通过输出2u提供组成了样本序列的输入信号Vin的模拟样本。优选地,取样电路2包括具有开关电容器的样本和保持电路。
连接至取样电路2的输入2i的转换开关8使得如下成了可能,即选择性地把模拟信号Vin加到取样电路2的输入2i。实际上,在循环转换器例如如图1所示的模/数转换器1中,待转换模拟信号Vin只在各个转换周期的开始被加到取样电路2,以便从取样电路2输出相应的模拟样本,该模拟样本在组成所述转换周期的不同的步骤中将被转换成各自的数字码Dout。在连续的新周期的开始,转换开关8使得以下成为可能,即再次把模拟信号Vin加到取样电路2用于新的转换周期的执行。实际上,由输入模拟信号Vin的模拟样本组成的序列将出现在取样电路2的输出2u上,每个所述样本被安排在各自的转换周期的初始部分附近。
模/数转换器1还包括求和节点4,其第一输入4i连接到取样电路2的输出2u上,其第二输入4ii适合于接收在以下输出中的模拟样本γ·ts的伪随机序列,即包含在转换器1中的信号生成模块3的输出。符号γ表示增益因子或者比例因子,其使得以下成为可能,即测量伪随机序列ts中样本的振幅以及例如通过生成模块3得到控制。由于γ只表示一个比例因子,序列ts以及序列γ·ts都要在下文伪随机表达式中涉及。
答复在两个输入4i和4ii中接收到的样本,求和节点4在输出4u提供新的模拟样本的序列,其实际上是输入到求和节点4的两个样本序列的样本到样本的给定和。有利地,和序列 包括伪随机序列γ·ts的贡献不存在的多个样本。实际上,所述样本与序列的相应样本相符。在下文中将详细说明所述替代的优点。
在特定地有利实施例中,包含了上文,例如,通过按以下方式设置序列γ·ts的周期,即其等于样本序列的周期的整数倍(依据因子Nskip)。这样,和序列将存在于求和节点4的输出中,因此在和序列的各个Nskip样本(其是大于1的整数,例如在10到200之间)组中,将存在包括伪随机γ·ts的贡献的样本。这种生成伪随机序列γ·ts的特定方式是有利的,因为这时生成模块3由于它“工作”在比转换器1的取样频率更低的频率下从而更容易生成。在备选实施例中,可能以全频率生成伪随机序列并且随后抽取将被计和到已取样模拟信号的所述频率的样本的十分之一。
参考图1,模/数转换器1包括模/数转换装置5,该模/数转换装置5实际上表示连接到求和节点4的输出4u并且具有数字增益的部分转换装置,该数字增益g可以由包括在转换器1中的校准模块9控制。在优选实施例中,所述转换装置5包括低分辨率的模/数转换器5(实际上,所述转换器的分辨率决定了在转换周期的每一步骤中解析的数字码Dout的位数)。优选地,在多级转换器1中通常被称为“子模数转换器”的模/数转换器5是多阈值的闪型转换器。更具体而言,在描述的具体例子中,转换器5采用两个阈值并且具有一位的分辨率,因此,转换器通常由“1.5位子模数转换器”领域中的专家定义。在下文中作为子模数转换器5的这种类型的转换器对于本领域的技术人员来说一般是已知的,因此不作进一步说明。
如图1所示,模/数转换器1包括逻辑重组模块13,其连接至子模数转换器5的输出4u。逻辑重组模块13对于本领域的技术人员来说也是已知的,实际上,其可以被想象为以下模块,该模块包括寄存器并且该模块在转换周期的各个步骤中接收和重组源自子模数转换器5的输出中的位,以便在寄存器中并且在各个转换周期终止时提供数字码Dout。
模/数转换器1还包括数/模转换器11,其具有连接至子模数转换器5的输出5u的输入11i以及具有连接至进一步求和节点6的输入6i的输出11u,该进一步求和节点6包括在模/数转换器1中。进一步求和节点6还包括连接至取样装置2的输出2u的第二输入6ii,其是这样的,即在输出6u提供信号,该信号由在取样装置2的输出中的信号和在数/模转换器11的输出中的信号的差给出。本领域技术人员已知,所述差信号是模拟信号(以样本序列的形式),其表示在每一步骤,在所述步骤中通过子模数转换器5执行的部分转换的剩余。
如图1所示,模/数转换器1还包括模拟放大装置7,优选地,包括至少一个运算放大装置7。图1中,G表示所述放大装置7的总增益。所述放大装置7是这样的,即在输入7i接收源自求和节点6的输出的差信号以在输出6u上提供已放大的差信号。
本领域技术人员已知,如果循环转换器1在每一步骤中解析输出数字码的1位,放大装置7的增益G理想地正确地等于2,但是实际上它经常是一个近似地等于2的数字。然而,如果在转换周期的每一步骤中解析输出数字码的2位,放大装置7的增益G理想地精确地等于4,但是实际上它是一个近似地等于4的数字。
放大装置7的输出6u可通过转换开关8连接至取样装置的输入2i,以便在第一步骤之后执行各个转换周期的步骤。应当指出,实际上,图1中的模/数转换器1:
在各个转换周期的第一步骤中是这样的,即具有配置,其中待转换的模拟信号Vin被加到取样电路2的输入2i并且其中放大装置7的输出6u与所述输入2i断开,
在各个转换周期的后继步骤中是这样的,即具有第二配置,其中放大装置7的输出7u连接至取样电路2的输入2i并且其中待转换的模拟信号Vin没有被加到取样电路2的输入2i。
应当看到,在该第二配置中,模/数转换器1包括反馈回路,该反馈回路包括取样电路2和放大装置7。
已知,由于模拟组件和装置内在的不理想性,有效的环路增益GLoop并不具有精确的所述值,该环路增益GLoop在所述实施例中应当理论上等于放大装置7的理想增益,此处等于2。内在的不理想性基本上归因于取样电路2电容器的失配以及归因于放大装置7的增益带宽受限的事实。
在更详细的说明校准模块9及其性能前,通过图2所示的简化模型来说明以下是有用的,即所述不理想性是怎样影响模/数转换器1的操作的,该简化模型可以分析性地评价引入到转换中的误差和数字增益与环路增益GLoop之间的失配之间的关系。
图2中的简化模型说明了在其扩展版本中的循环转换器。而且,在图2中,不显示循环转换器中涉及数字增益的校准的部分。在模型中,反馈回路的不理想性通过放大模块27进行了概括,该放大模块27包括等于Gloop的增益,其实际上相应于图1中转换器1的反馈回路的有效增益。虚线L把图2中的模型分成两部分,部分A和部分B。部分A表示在信号Vin的第一次转换步骤的操作中的循环转换器模型,而部分B涉及后继步骤。第一步骤的后继步骤通过理想的模/数转换器21来简单建模,该模/数转换器21引入了剩余量化误差eqrs。在第一步骤中,子模数转换器引入了量化误差eq1。
依据图2中的模型,在转换周期的终止时,循环转换器的数字码Dout可以由以下给出:
从上述公式(1)中可以看出,当存在数字增益和环路增益GLoop的不匹配时,通过在第一步骤中子模数转换器5引入的量化噪声eq1的一部分渗入到输出因而降低循环转换器的性能。这种现象被称为“量化噪声渗漏”。特别地,这种噪声渗漏依据在循环转换器的输出中的信号/噪声比影响性能;而且,这是一种远非白噪声而与输入Vin紧密关联的噪声。
应当看到,这时输出信号可以表示为:
依据公式(2),可以了解更进一步的噪声作用是怎样显现在输出中的,该噪声作用与伪随机序列γ·ts以及与数字增益和环路增益的差成比例。
据此,通过在输出Dout和伪随机序列ts之间由乘法器26执行相关乘积,提取增益失配θ是有可能的,其中:
在上述公式(3)中,符号表示相关乘积。在该说明中,剩余相关噪声表达式θerr表示出现在上述等式(3)中的第二项,等式(3)中增益失配θ通过分析性的形式来进行表示。实践中,剩余相关噪声由以下给出:
从公式(4)中可以看出,如果Vin,eq1和eqrs与序列ts是无关联的,剩余相关噪声θerr实际上为零。这时,通过最小化增益失配θ,例如依靠最小均方(LMS)算法,有可能(见等式3)把数字增益收敛至环路增益GLoop,所述最小均方(LMS)算法在图3中由环路LMS最小化模块29实现。这样,有可能(见公式2)从数字输出Dout中消除量化噪声eq1引起的噪音项以及序列ts引起的噪音项。
然而,实际上这并没有发生,因为剩余相关项θerr是不能被完全忽略的并且这限制了校准方法的效率。在实际情况中,为了把残留相关θerr赋零,有必要增加伪随机序列γ·ts的长度和/或增加LMS环路最小化模块29的积分步长。但是,这两种对策都对校准方法收敛方面的性能具有负面的和明显的影响。
然而,可以看到,在表达式(4)中残留相关θerr的主要贡献是与输入信号Vin成比例的方面,因为所述信号是最大定标信号并且远大于剩下的项
因为这个原因,有利地,依据本发明的模/数转换器1(图1)的校准模块9在过程中实现(依靠包含在校准模块9中的相关和去除模块14)了输入信号Vin的数字去除的算法以最小化增益失配θ(等式3)。这可能使剩余相关噪声项θerr保持得非常低,例如允许在最小化模块LMS29中高积分步长的使用和/或短伪随机序列的使用。这有利地确定了高收敛速度。
有利地,如上述更详细的说明,包含伪随机序列γ·ts的贡献的输入信号样本和不包含所述贡献的样本都存在于在求和节点4的输出中的样本序列中,有可能在校准模块9中进行输入信号Vin的预测(即估算),从数字码Dout开始,该数字码Dout相应于(即由转换生成)在求和节点4的输出中的序列的样本,该样本不包含伪随机序列γ·ts的贡献。可以看到,依据本发明,实际上可以在校准模块9中执行输入信号Vin的去除,该去除从相同的子模数转换器4输出的位开始,即在模/数转换器1中不需要在以下附加路径之上的进一步模/数转换器的费力的加法,即该附加路径避开了在输入信号Vin中插入伪随机序列γ·ts的求和节点4。
在特定地有利实施例中,输入信号Vin的预测由在模/数转换器1提供的插值模块10进行。所述模块10执行数字码Dout的插值,该数字码Dout由序列的样本收敛生成,而该序列输出自伪随机序列γ·ts的组件不存在的求和节点4。优选地,但不限于,所述插值是多项式内插法,更优地是非线性拉格朗日插值。在备选实施例中,用等价插值法和本领域技术人员已知的方法代替非线性拉格朗日插值可以实现在模块10中。
在特定地有利实施例中,插值模块10包括滤波器FIR,该滤波器FIR适合于实现对输入信号Vin的预测有用的插值。
优选地,模块10执行的插值利用在所述样本之前的Nskip-1样本和在所述样本之后的Nskip-1样本的转换结果获得输入信号Vin的样本的数字估算(与输出自求和节点4的序列的样本相应,该求和节点4中存在伪随机序列γ·ts的组件)。依据上述说明,在这些2(Nskip-1)样本中(并且,因而在相应的数字码中),伪随机序列γ·ts的贡献没有包括在内。
在特定优选实施例的下文中,将描述由校准模块9并且尤其是相关和消去模块14执行的消去方法。
其中,Prederr表示存在于估算中的误差。
消去和相关模块14(通过连接14i和14ii的存在符号性地在图1中显示)有利地计算在公式(5)和(6)中给出的数字样本中的差,实际上计算差:
然后计算在所述差(7)和伪随机序列ts之间的相关乘积(通过连接14iii符号性地显示)以便获得由下式给出的增益失配估算误差θnew:
由公式(8)可看出,与公式(3)中给出的失配误差θ不同,误差θnew包括剩余相关噪声项 ,与项θerr(公式4)不同,剩余相关噪声项θerr_new不再包含与输入信号Vin成比例的项并且因而具有远小于θerr的影响力。
随后可以采用本领域技术人员已知的以下方式来最小化误差θnew,即依靠优选地但不限于实现了LMS环路最小化的最小化模块10。
应当看到,有利地,预测模块10被插入校准模块9中,因此无论什么在模/数转换器1的数字输出(模块13)上,它都没有影响。这样,即使输入信号的近似估算对于获得远小于误差θerr的误差θerr_new来说也是足够的,此外还允许预测模块10的简单实现。
强调以下是重要的,即使估算增益误差的方法受到降低采样方式(因为伪随机序列ts在每一个Nskip时钟周期中被插入一次)的影响,在依靠输入信号Vin的消去获得的收敛速度中的增长是如此完全地补偿了所述降低采样,以至于实验结果显示依据本发明的转换器的校准方法具有比现有技术的方法甚至快100倍的收敛速度。
应当考虑到,预测模块10也以二次抽样的方式操作。在所述模块10是依靠数字滤波器FIR实现的特定实施例中,可以看到,所述滤波器对于生成来说是非常简单的,因为观察到,在使用多项式内插法的情况下,滤波器FIR的系数快速趋向为零。实际上,为了生成具有15MS/S(百万符号每秒)速度的循环模/数转换器(包括1.5位子模数转换器),带19抽头的滤波器FIR是足够的,不得不操作于降低采样模式中,该滤波器FIR可以依靠存储滤波器系数的查找表、乘法器和累加器生成。
依据上述说明,可以看到,本发明由此完全实现了先前目标。
自然地,为了满足可能的以及具体的需求,本领域的技术人员可以把大量的修改和变动用到依据本发明的上述模/数转换器和校准方法中,然而,所有这些都包含在本发明所附权利要求限定的保护范围内。
Claims (12)
1.一种用于通过多级转换周期把输入信号(Vin)的模拟样本转换成各自的由位组成的数字码(Dout)的多级模/数转换器(1),各个周期步骤解析各自的数字码(Dout)的至少一位,该转换器(1)包括:
伪随机序列(γ·ts)的生成模块(3),适合于输出所述伪随机序列的样本;
反馈回路(2,6,7,8),用于执行所述多级转换周期,其具有环路增益(GLoop)并且包括模拟放大装置(7)和所述取样装置(2);
其特征在于:
4.如权利要求3所述的模/数转换器(1),其中所述算法是这样的,即实现了非线性拉格朗日插值。
5.如前述权利要求中任何一项所述的模/数转换器(1),其中所述预测模块(10)包括数字滤波器FIR(10)。
8.如前述权利要求中任何一项所述的模/数转换器(1),其中所述反馈回路(2,6,7,8)还包括进一步求和节点(6),该进一步求和节点(6)具有连接至所述取样装置(2)的输出的第一输入(6ii),第二输入(6i)和连接至所述模拟放大装置(7)的输出,转换器(1)还包括模/数转换器(11),该数/模转换器(11)具有连接至所述第二输入(6i)的输出(11u)和连接至所述转换装置(5)的输出中的输入(11i)。
9.如权利要求8所述的模/数转换器(1),其中所述反馈回路(2,6,7,8)还包括转换开关(8),该转换开关(8)连接至所述放大装置(7)的输出(7u)以便选择性地把所述输出(7u)连接至所述取样电路(2)的输入(2i),在所述取样电路(2)的输入(2i)中排除所述输入信号(Vin)的应用。
10.如权利要求9所述的模/数转换器(1),其中所述转换开关(8)是这样的,即从第二步骤开始直到各个转换周期的最后步骤为止,在各个转换周期的第一步骤以后排除所述输入信号(Vin)到所述取样电路(2)的应用以及把所述放大装置(7)的输出(7u)连接至所述取样装置(2)的输入(2i)。
11.一种用于校准多级模/数转换器(1)的方法,所述方法包括:
部分转换装置(5),具有可控制数字增益;
反馈回路(2,6,7,8),具有环路增益,
所述方法包括以下操作:
把伪随机序列计和至在所述转换器的输入中接收的待转换模拟信号样本的第一序列,以便从所述和生成第二序列;
依靠所述部分转换装置(5)把所述第二序列转换成多个步骤以便从所述转换器的输出中生成数字码;
依据所述数字码,估算所述增益之间的失配误差,所述已估算的误差包含依赖于所述模拟信号的误差贡献;
其特征在于:
依靠所述部分转换装置,从所述预定样本的转换生成的数字码开始生成所述输入模拟信号的样本的数字估算,
依靠所述已生成的数字估算消除所述误差贡献。
12.如权利要求11所述的方法,其中所述生成数字估算的操作包括对从所述预定样本的转换生成的所述数字码进行插值。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IT2006/000117 WO2007096920A1 (en) | 2006-02-27 | 2006-02-27 | Multistage analog/digital converter and method for calibrating said converter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101390291A true CN101390291A (zh) | 2009-03-18 |
CN101390291B CN101390291B (zh) | 2011-09-07 |
Family
ID=36540147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800535043A Expired - Fee Related CN101390291B (zh) | 2006-02-27 | 2006-02-27 | 多级模/数转换器和校准所述转换器的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7671769B2 (zh) |
EP (1) | EP1989781B1 (zh) |
CN (1) | CN101390291B (zh) |
DE (1) | DE602006007497D1 (zh) |
WO (1) | WO2007096920A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103124177A (zh) * | 2013-02-27 | 2013-05-29 | 天津大学 | 一种循环模数转换器及数字校准方法 |
CN103988435A (zh) * | 2011-11-14 | 2014-08-13 | 美国亚德诺半导体公司 | 在交错式adc中校准定时、增益和宽带失配 |
CN104135287A (zh) * | 2013-03-15 | 2014-11-05 | 美国亚德诺半导体公司 | 用于在基于相关的算法中改善收敛时间的方法和装置 |
CN104604141A (zh) * | 2012-09-07 | 2015-05-06 | 旭化成微电子株式会社 | 采样保持电路、a/d转换器、采样保持电路的校准方法以及电路 |
CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8390489B2 (en) * | 2008-01-17 | 2013-03-05 | President And Fellows Of Harvard College | Digital background calibration in pipelined ADCS |
US7956787B2 (en) * | 2008-12-19 | 2011-06-07 | Silicon Laboratories Inc. | SAR analog-to-digital converter having differing bit modes of operation |
US8068045B2 (en) * | 2010-03-01 | 2011-11-29 | Analog Devices, Inc. | Calibration methods and structures for pipelined converter systems |
JP5436508B2 (ja) * | 2011-09-22 | 2014-03-05 | 独立行政法人科学技術振興機構 | アナログ‐デジタル変換器及びアナログ信号をデジタル信号に変換する方法 |
US8723707B2 (en) | 2011-11-14 | 2014-05-13 | Analog Devices, Inc. | Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters |
US8823564B2 (en) * | 2012-03-07 | 2014-09-02 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and codec |
US8942444B2 (en) * | 2012-08-17 | 2015-01-27 | General Electric Company | System and method for image compression in X-ray imaging systems |
US8791845B2 (en) * | 2012-08-31 | 2014-07-29 | Texas Instruments Incorporated | Circuitry and method for reducing area and power of a pipelince ADC |
CN111682877B (zh) * | 2020-05-29 | 2023-04-28 | 成都华微电子科技股份有限公司 | 流水线模数转换器的模数转换方法、流水线模数转换器 |
US11831325B2 (en) * | 2022-01-19 | 2023-11-28 | Infineon Technologies Ag | Homogeneity enforced calibration for pipelined ADC |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5621406A (en) * | 1994-09-29 | 1997-04-15 | Rosemount Inc. | System for calibrating analog-to-digital converter |
US5668549A (en) * | 1994-11-10 | 1997-09-16 | National Semiconductor Corporation | Radix 2 architecture and calibration technique for pipelined analog to digital converters |
KR100286322B1 (ko) * | 1997-09-11 | 2001-04-16 | 김영환 | 아날로그/디지털변환회로 |
US6456223B1 (en) * | 1999-12-28 | 2002-09-24 | Texas Instruments Incorporated | Pipelined analog to digital converter using digital mismatch noise cancellation |
AU2001243296A1 (en) * | 2000-02-22 | 2001-09-17 | The Regents Of The University Of California | Digital cancellation of d/a converter noise in pipelined a/d converters |
SE516799C2 (sv) * | 2000-04-25 | 2002-03-05 | Ericsson Telefon Ab L M | Ett förfarande och en anordning för kalibrering av A/D- omvandlare |
US6515611B1 (en) * | 2001-11-06 | 2003-02-04 | Agere Systems Inc. | Multistage analog-to-digital converter with amplifier component swapping for improved linearity |
GB0216897D0 (en) * | 2002-07-20 | 2002-08-28 | Koninkl Philips Electronics Nv | Switched-current analogue-to-digital converter |
CN1499730A (zh) * | 2002-11-08 | 2004-05-26 | 尹登庆 | 流水线结构的高速高精度模数转换器 |
US6822601B1 (en) * | 2003-07-23 | 2004-11-23 | Silicon Integrated Systems Corp. | Background-calibrating pipelined analog-to-digital converter |
US7035756B2 (en) * | 2003-12-17 | 2006-04-25 | Texas Instruments Incorporated | Continuous digital background calibration in pipelined ADC architecture |
US7289055B2 (en) * | 2004-02-05 | 2007-10-30 | Sanyo Electric Co., Ltd. | Analog-digital converter with gain adjustment for high-speed operation |
US7221299B2 (en) * | 2004-06-12 | 2007-05-22 | Nordic Semiconductor Asa | Method and apparatus for an ADC circuit with wider input signal swing |
US6967603B1 (en) * | 2004-07-19 | 2005-11-22 | Realtek Semiconductor Corp. | ADC background calibration timing |
TWI249903B (en) * | 2005-03-16 | 2006-02-21 | Univ Tsinghua | Multi-step analog/digital converter and on-line calibration method thereof |
US7352306B2 (en) * | 2005-11-30 | 2008-04-01 | Teradyne, Inc. | Analog-to-digital converter with non-linearity compensation |
-
2006
- 2006-02-27 DE DE602006007497T patent/DE602006007497D1/de active Active
- 2006-02-27 WO PCT/IT2006/000117 patent/WO2007096920A1/en active Application Filing
- 2006-02-27 EP EP06728459A patent/EP1989781B1/en not_active Expired - Fee Related
- 2006-02-27 CN CN2006800535043A patent/CN101390291B/zh not_active Expired - Fee Related
-
2008
- 2008-08-26 US US12/198,709 patent/US7671769B2/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103988435A (zh) * | 2011-11-14 | 2014-08-13 | 美国亚德诺半导体公司 | 在交错式adc中校准定时、增益和宽带失配 |
CN104604141A (zh) * | 2012-09-07 | 2015-05-06 | 旭化成微电子株式会社 | 采样保持电路、a/d转换器、采样保持电路的校准方法以及电路 |
CN103124177A (zh) * | 2013-02-27 | 2013-05-29 | 天津大学 | 一种循环模数转换器及数字校准方法 |
CN103124177B (zh) * | 2013-02-27 | 2014-05-14 | 天津大学 | 一种循环模数转换器及数字校准方法 |
CN104135287A (zh) * | 2013-03-15 | 2014-11-05 | 美国亚德诺半导体公司 | 用于在基于相关的算法中改善收敛时间的方法和装置 |
CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
CN117389128B (zh) * | 2023-12-08 | 2024-02-23 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US7671769B2 (en) | 2010-03-02 |
CN101390291B (zh) | 2011-09-07 |
US20090102688A1 (en) | 2009-04-23 |
WO2007096920A1 (en) | 2007-08-30 |
EP1989781B1 (en) | 2009-06-24 |
DE602006007497D1 (de) | 2009-08-06 |
EP1989781A1 (en) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101390291B (zh) | 多级模/数转换器和校准所述转换器的方法 | |
US10103753B1 (en) | Error correcting analog-to-digital converters | |
US7602323B2 (en) | Digital background correction of nonlinear error ADC's | |
CN105811977B (zh) | 模数转换器的校准电路及方法 | |
US9685968B2 (en) | A/D converter circuit and semiconductor integrated circuit | |
Law et al. | A four-channel time-interleaved ADC with digital calibration of interchannel timing and memory errors | |
KR101933575B1 (ko) | 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합 | |
CN1722617B (zh) | A/d转换单元和使用其的通信设备 | |
US20120326902A1 (en) | Background calibration of offsets in interleaved analog to digital converters | |
US6222478B1 (en) | Pipeline analog-to-digital conversion system using a modified coding scheme and method of operation | |
KR20140035444A (ko) | 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합 | |
US6970125B2 (en) | Multistage analog-to-digital converter | |
JP4011041B2 (ja) | アナログ・デジタル変換システムと補正回路及び補正方法 | |
CN104104387B (zh) | 一种提高模数转换器动态范围的装置和方法 | |
US8599051B2 (en) | Time-interleaved A/D converter apparatus including correction signal part outputting a dispersion compensation control signal | |
US8115662B2 (en) | Sampler linearity by simultaneous derivative sampling | |
Liu et al. | Correlation-based calibration for nonlinearity mismatches in dual-channel tiadcs | |
Jin et al. | Time-interleaved A/D converter with channel randomization | |
EP2319182A2 (en) | A method to linearize the output from an adc | |
Hung et al. | A split-based digital background calibration technique in pipelined ADCs | |
Ta et al. | Fully digital background calibration technique for channel mismatches in TIADCs | |
US9191021B1 (en) | Analog-to-digital converter with controlled error calibration | |
CN106301366B (zh) | 模拟至数字转换装置及相关的校准方法与校准模块 | |
RU2291559C1 (ru) | Способ интегрирующего аналого-цифрового преобразования напряжения | |
CN115243357B (zh) | 一种rf-pwm信号延时误差校正方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160905 Address after: Amsterdam, The Netherlands Patentee after: STMicroelectronics International N.V. Address before: Italy Brianza Patentee before: STMicroelectronics S.R.L. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110907 |
|
CF01 | Termination of patent right due to non-payment of annual fee |