CN103988435A - 在交错式adc中校准定时、增益和宽带失配 - Google Patents
在交错式adc中校准定时、增益和宽带失配 Download PDFInfo
- Publication number
- CN103988435A CN103988435A CN201280055984.2A CN201280055984A CN103988435A CN 103988435 A CN103988435 A CN 103988435A CN 201280055984 A CN201280055984 A CN 201280055984A CN 103988435 A CN103988435 A CN 103988435A
- Authority
- CN
- China
- Prior art keywords
- passage
- mismatch
- gain
- degree
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
用于校准交错式模数转换器(ADC)的方法和相应设备包括:向ADC中的所选通道中的闪存元件和乘法数模转换器(MDAC)中的至少一个注入随机确定的量的抖动。执行关联程序以根据总ADC输出来估计出注入的抖动在传播通过通道之后经历的增益。对至少一个附加通道重复注入和关联程序以针对至少一个附加通道中的每一个估计出增益。随后,比较所选通道和至少一个附加通道的估计出的增益以确定所选通道与至少一个附加通道中的每一个之间的失配的程度。至根据所确定的失配的程度来校准至少一个通道。
Description
相关申请的交叉引用
本申请根据35U.S.C.§119(e)请求2011年11月14日提交的美国临时专利申请No.61/559,335的优先权,该申请的内容在此通过引用以其整体并入本文。
背景技术
在交错式模数转换器(ADC)中,多个转换级并行连接至输入信号。激活这些级的定时由每个级的时钟输入控制。通常,至少利用具有不同定时的时钟信号来控制这些级。按照这样的方式,这些级能够处理相同输入信号的不同时间片段。每个级的数字输出随后组合以形成ADC的总输出,该总输出表示ADC的输入的数字近似。图1示出了传统交错式ADC的框图。三个级100/110/120并行连接至输入Vin。每个级形成交错式通道。出于示例的目的,仅仅前两个通道和最后一个(第N个)通道被示出。然而,交错式ADC可具有任意数量的通道。第一级100可包括ADC10(也称为“闪存”)以及乘法数模转换器(MDAC)50。MDAC50包括数模转换器(DAC)20和放大器30。Vin被输入至ADC10以产生对DAC20的数字输入,DAC20继而将ADC10的数字输出转换回模拟信号。随后从Vin中减去DAC20的模拟输出,而且得到的输入被输入至放大器30以产生模拟输出电压VO1,其可被用作下一级的输入,如果通道是流水线通道(未示出)。然而,流水线是可选的,而且在另一实施例中,级100可直接产生数字输出而不需要MDAC,这是因为没有其它级可连接至级100。这些级100/110/120可包括类似的组件,而且利用级100,级110和120也可以是流水线的形式。每个级100/110/120由各个时钟输入(Clock1,Clock2和Clock3)控制以形成与ADC的其它通道并行操作的交错式通道。
时钟输入的定时配置可变化。例如,Clock1和Clock2可能有相位偏移,这样级2之后的下一级(未示出)可连接至与Clock1同相的时钟,由此时钟的相位以连续的方式交替。在另一实施例中,每个时钟可在不同相位上操作。其它配置也是可行的。
交错式ADC是有利的,因为通过并行处理输入的不同部分,ADC的有效采样率增大而不是必须采用更快的时钟输入。然而,交错式ADC对不同级的相对定时之间的失配(被称为定时或相位失配)之类的定时问题很敏感。当级不在正确的时间操作时,具体地当一个通道的级相对于另一通道的级时间失配时,所得到的ADC输出将不精确。
影响交错式ADC的精度的其它类型的失配包括增益失配和带宽失配,它们的关联在于带宽失配产生增益失配以及定时失配。由于每个级都是RC电路(阻性元件R对应于操作来在操作的采样和保持相位之间切换的开关的电阻,而且电容性元件C对应于用于对提供给级的输入进行采样的采样电容器)这一事实而导致带宽失配。因此,每个级具有影响输入在被级处理时所经历的延迟的RC时间常数,而且级的输出取决于该时间常数。当交错式级的时间常数偏离另一交错式级的时间常数时出现带宽失配,由此该级中输入得到的增益偏离另一级的增益。带宽失配导致增益及相位失配,因此带宽影响了采样信号的幅度和相位。该级中对信号进行采样或保持的定时也可能随着带宽失配而改变。带宽失配的程度取决于输入的频率并且在高频下比在低频下更严重。
发明内容
本发明的示例实施例实现了交错式ADC中定时、增益和带宽失配的下降。在示例实施例中,随机或伪随机抖动被注入交错式ADC中的所选通道,而且关联算法被采用来基于总ADC输出估计注入的抖动在传播通过通道时所经历的增益。针对多个通道重复抖动注入和增益估计,而且增益估计被比较以确定通道是否彼此失配。如果判断通道是失配的,则利用模拟和/或数字技术来调节至少一个通道以减小失配。
附图说明
图1示出了传统交错式ADC的框图。
图2示出了根据本发明的用于校准定时、增益和带宽失配的示例性系统。
图3a示出了适合与本发明的校准方法一起使用的示例性抖动注入电路。
图3b示出了适合与本发明的校准方法一起使用的另一示例性抖动注入电路。
图4示出了根据本发明的用于校准定时、增益和带宽失配的示例性方法。
具体实施方式
图2示出了根据本发明的示例性系统150。系统150可包括多个交错式通道(如上所述,起始于级100/110/120)以及校准电路200。校准电路200可包括抖动注入电路210、关联电路220和校正电路230。每个通道被示出为连接至差分输入对Vin+和Vin-。可以理解的是,此处描述的示例性电路和方法可以和与这些输入之一相关的硬件一起使用。
抖动注入电路210可包括电路装置,用于产生并注入抖动至每个通道中的至少一个级的MDAC或闪存。优选地,抖动通过连接27注入每个通道的至少第一级(例如,级100/110/120),但是当通道是流水线形式的时候其它注入点也是可行的。因此,抖动可被注入任意特定流水线中的其它级,例如,最靠近输入的前两个或三个级。抖动可被产生为随机或伪随机电压并被施加至每个级中的适当注入点(例如,闪存和/或MDAC)。产生并施加预定电压的任意方法可用于提供抖动。例如,伪随机数字可用于利用开关电容器网络产生抖动电压,其中经由与每个级中的采样电容器并行连接的一个或多个电容器注入抖动(例如,在位于DAC20中的采样电容器中)。图3a和3b中示出了适用于本发明的抖动注入电路的示例,下文将予以讨论。
校准电路200可包括关联电路220,用于处理每个交错式通道的数字输出。在图2中,通道不是流水线的,由此直接从每个通道的第一级通过连接29获得每个通道的数字输出,其每个都连接至分开的通道的输出。然而,可以理解的是,当通道是流水线化时,通过适当组合给定通道中的每个级的输出可获得通道输出,例如,利用构造电路(其可处于电路200外部,或者替换地作为电路200中的子元件)。构造电路还可组合通道输出以形成总ADC输出。在流水线实施例中,校准电路200可包括用于注入抖动并从流水线的多个级接收数字输出的连接。
关联电路220可接收总ADC输出并将抖动关联至总ADC输出。可利用任意统计关联技术来执行关联。在一个实施例中,所采用的关联技术是最小均方算法(LMS)。采用LMS算法,关联电路220可数字化地分离(去关联)抖动和输入Vin以获得抖动在传播通过给定通道之后经历的增益的估计。增益估计基于当级中的采样电容器重新连接至输入时出现的“回程(kick-back)”效应,由此存储在电容器中的残余电荷被叠加至输入信号的值。2011年12月8日提交的美国专利申请No.13/314,451(“’451申请”,该申请的内容在此通过引用以其整体并入本文)中描述了回程效应和用于减少回程的基于关联的方法。
由于注入的抖动使得输入以与DAC电容类似的方式回程,所以抖动经历与输入信号相同的带宽、增益和定时。所以,抖动增益以与输入信号类似的方式取决于输入带宽。抖动增益被估计为LMS系数(在此称为增益系数GC)。增益估计(其表示输入网络的定时、增益和/或带宽的效果)随后被用作通道失配的测量。利用该估计,可以在数字域中使用校正,或者误差可被反馈回模拟域以校正失配。
下述LMS算法是例示性的:
Gcn+1(k,k-1)=Gcn(k,k-1)-μ*Vdk-1*[Vdk-1*Gcn(k,k-1)-Vink] (1)
Gc(k,k-1)是与样本k-1(即,前一样本)对样本k贡献的回程相对应的增益系数,Vdk-1是前一样本注入中的抖动,Vink是ADC的当前数字输出(即,通过适当组合每个交错式通道的单独的数字输出而且产生的ADC的模拟输入的数字近似)。Vd是前一样本注入中的抖动。与前一样本相对应的Vd被采样是因为回程效应出现在下一样本上而不是当前样本上。
根据本发明的示例实施例的抖动注入可能出现在MDAC、闪存中,或同时出现在MDAC和闪存中。所以,任意数量的已知注入电路可适合于用于本发明,包括图3a和3b所示的电路。
在图3a中,利用电容Cd(可利用一个或多个更小的电容器形成)将抖动注入MDAC。电容Cd可切换地连接在抖动电压Vd和地之间。Cd与DAC电容器C1,C2…C8的集合(它们可切换地连接在对电容器进行充电的Vin信号与作为级中的闪存元件的数字输出的数字参考信号DVR之间)并行。
图3b是在’451申请中描述的两种注入方法的组合。在图3b中,抖动被作为电压参考(Vref+Vdf)注入闪存中的比较器。抖动还被示出为与输入Vin并行注入的电压Vdf。存在用于注入闪存的替换方法,但是出于示例的目的,共同示出在图3b中的相同电路中。如上所述,抖动注入可同时出现在闪存和MDAC中。由此,图3a和3b的电路可都用于校准电路的一个实施例中。
校正电路230可根据估计出的增益执行模拟和/或数字校正。可以通过调节一个通道的数字输出以使得通道的增益/定时/带宽特征匹配另一通道的特征来执行数字校正。通道无需完全匹配,只要校正之后的失配小到使得总ADC输出合理地精确。乘数系数可应用至通道输出(即,来自特定通道中的每个级的组合的数字输出)。为了获得数字校正,与注入了抖动的级相关的乘数可被修改成抵消注入了抖动的两个或多个通道的GC值之间的偏差。例如,如果通道1的GC小于通道2的GC,则通道1的乘数可增大同时保持通道2的乘数不变。可替换地,通道2的乘数可减小同时保持通道1的乘数不变或仅仅稍微增大通道1的乘数。
模拟校正可涉及迭代地改变正被调节的通道的一个或多个级的电路参数,直到两个通道之间的失配被校正电路320确定为足够减少。例如,时钟输入至通道1的定时可以被向左或向右地相移,直到通道1的GC匹配通道2的GC。相移的方向取决于误差的极性,例如,通道1的GC与通道2的GC之差的符号。例如,响应于负误差,左移被用来增大通道1的GC,这是因为负号表示通道1的GC小于通道2的GC。可以在每次计算了新GC差时执行,或者在GC处于预定阈值以下时终止差校正。
可替换地,可以通过改变处于MDAC中的采样开关的采样时钟的电压电平或DC电压偏置的电压电平来完成定时调节。采样瞬间被定义为形成采样开关的晶体管器件的栅源(Vgs)下降到器件阈值以下时的时间。如果栅极电压(其是采样时钟电平)或源极电压(其由采样开关的DC偏置设定)被调节,则采样瞬间将改变。
其它电路参数可用于模拟校正,包括正被调节的通道中的一个或多个级的RC元件。例如,可通过包含与开关串联的可调节电阻器,或者通过使得开关的电阻本身可调节,来调节所选级中的开关的电阻。作为调节电阻的替换方案,采样电容器可以是可调节的,而且它们的电容值被调节来改变级的RC时间常数,直到GC差被最小化(如果通道1的GC较大,则意味着存在少量信号衰减,所以通道1具有更大的RC时间常数,这随后可通过例如降低通道1的一个或多个所选级中的电阻或电容来降低)。
将描述校准定时、增益和带宽失配的示例性方法。该方法可在上述示例性系统中执行。利用上述抖动注入很难确定哪种类型的误差(固定增益误差、带宽失配导致的增益误差、或定时误差)导致了GC差。然而,如果采样速率变化,定时误差比增益误差更倾向于发生变化,所以一种用于确定GC差对定时误差有多大贡献的方法改变了采样速率,并监控改变采样速率对GC差值的影响。另一种用于确定GC差对定时误差有多大贡献的可能方法是,通过分别执行每种类型的调节(增益和定时)并随后观察当前GC差和计算出的下一个GC差之间的速率变化。如果失配是由定时误差造成的,则改变定时将比改变增益对GC差存在更大影响,反之亦然。所以,通过识别具有最大影响的参数并关注于改变该参数,可以在增益和定时误差之间进行区分。然而,这些方法对可能实现起来很复杂而且并非总是能可靠地区分误差类型。由此,在一个实施例中,可能足以让校准目的避免确定误差类型,代之以响应于确定的失配的每个示例而仅仅执行一种类型的调节(增益调节或定时调节)。优选地,增益被调节,直到确定改变增益不再对GC差具有任意减小效果。为此,定时调节可引入。
示例性方法还可与其它校准技术一起使用。例如,可以使用不同技术来校准增益失配,在这种情况下示例性方法可仅仅用于定时失配校准。当在区分误差类型时不做尝试时,组合示例性方法与另一校准技术可尤其有利。
图4是根据本发明的用于校准交错式ADC中的定时、增益及带宽失配的示例性方法400。方法400可起始于步骤410,其中作为随机或伪随机电压值的抖动被产生并注入所选通道,而且利用LMS算法或任意其它关联算法针对所选通道从总ADC输出计算出GC值。
在412,针对其它通道重复来自步骤410的抖动注入和GC计算。步骤410中注入第一通道的相同抖动信号可被注入其它通道。然而,这不是必须的,因为可以从注入通道的任何已知抖动计算出每个通道的GC值。
在414,例如,通过计算一个通道的GC值与剩余通道的GC值之间的差来比较通道的GC值。
在416,通过应用模拟和/或数字技术来在通道中的一个或多个级中执行增益或定时调节以使得针对该通道计算(即,从与下一抖动注入相关的总ADC输出计算)的下一个GC值匹配其它通道的下一个GC值,调节至少一个通道。如上所述,调节可出现在通道的至少第一级中,但是还可出现在通道的多个级中。在一些情况下,GC值可表示多于一个通道需要被调节,即,多个通道相对于剩余通道失配。在该情况下,校准电路可确定所有通道的目标GC值,并随后仅仅朝着目标调节失配的通道(例如,其GC值比目标GC值大具体阈值的这些通道)。在一个实施例中,目标可以是所有通道的GC值的中值和均值。
在前面的说明中,已经参考其具体示例实施例描述了本发明。然而,明显的是可以在不脱离所附权利要求中阐述的本发明的更宽的精神和范围的情况下做出各种修改和变化。此处描述的实施例可在各种组合下彼此组合呈现。由此,说明书和附图被看作是示例性的而不是限制性的。
Claims (24)
1.一种用于校准交错式模数转换器(ADC),包括:
向ADC中的所选通道中的闪存元件和乘法数模转换器(MDAC)中的至少一个注入随机确定的量的抖动;
执行关联程序以根据总ADC输出来估计出注入的抖动在传播通过通道之后经历的增益;
对至少一个附加通道重复注入和关联程序以针对至少一个附加通道中的每一个估计出增益;
比较所选通道和至少一个附加通道的估计出的增益以确定所选通道与至少一个附加通道中的每一个之间的失配的程度;以及
根据所确定的失配的程度来校准至少一个通道。
2.根据权利要求1所述的方法,其中校准包括对至少一个通道的模拟和数字调节中的至少一个。
3.根据权利要求2所述的方法,进一步包括:
通过计算所选通道的增益估计和至少一个附加通道中的每一个的增益估计之间的差异,确定失配的程度。
4.根据权利要求2所述的方法,进一步包括:
通过使得至少一个通道的时钟输入发生相移来执行调节。
5.根据权利要求2所述的方法,进一步包括:
通过改变至少一个通道中的级的RC时间常数,执行调节。
6.根据权利要求5所述的方法,其中通过调节至少一个通道中的电容来改变RC时间常数。
7.根据权利要求5所述的方法,其中通过调节至少一个通道中的电阻来改变RC时间常数。
8.根据权利要求2所述的方法,进一步包括:
通过改变施加至至少一个通道的输出的乘数的值来执行调节。
9.根据权利要求1所述的方法,其中抖动被同时注入闪存元件和MDAC元件。
10.根据权利要求1所述的方法,进一步包括:
重复注入、关联和校准,直到确定失配的程度处于规定阈值以下。
11.根据权利要求1所述的方法,进一步包括:
通过改变ADC的采样速率并监控改变采样速率对失配的程度的影响,将失配识别为增益失配和定时失配之一。
12.根据权利要求1所述的方法,进一步包括:
通过与定时调节分开地执行增益调节并确定哪个调节对失配的程度具有更大影响,将失配识别为增益失配和定时失配之一。
13.一种用于校准交错式模数转换器(ADC)的设备,包括:
注入装置,其被配置成向ADC中的所选通道中的闪存元件和乘法数模转换器(MDAC)中的至少一个注入随机确定的量的抖动;
关联装置,其被配置成执行关联程序以根据总ADC输出来估计出注入的抖动在传播通过通道之后经历的增益;
其中注入装置和关联装置对至少一个附加通道重复注入和关联程序以针对至少一个附加通道中的每一个估计出增益;以及
校正装置,其被配置成:
比较所选通道和至少一个附加通道的估计出的增益以确定所选通道与至少一个附加通道中的每一个之间的失配的程度;以及
根据所确定的失配的程度来校准至少一个通道。
14.根据权利要求13所述的设备,其中校准包括对至少一个通道的模拟和数字调节中的至少一个。
15.根据权利要求14所述的设备,其中校正装置通过计算所选通道的增益估计和至少一个附加通道中的每一个的增益估计之间的差异来确定失配的程度。
16.根据权利要求14所述的设备,其中校正装置通过使得至少一个通道的时钟输入发生相移来执行调节。
17.根据权利要求14所述的设备,其中校正装置通过改变至少一个通道中的级的RC时间常数来执行调节。
18.根据权利要求17所述的设备,其中通过调节至少一个通道中的电容来改变RC时间常数。
19.根据权利要求17所述的设备,其中通过调节至少一个通道中的电阻来改变RC时间常数。
20.根据权利要求14所述的设备,其中校正装置通过改变施加至至少一个通道的输出的乘数的值来执行调节。
21.根据权利要求13所述的设备,其中抖动被同时注入闪存元件和MDAC元件。
22.根据权利要求13所述的设备,其中设备被配置成重复注入、关联和校准,直到确定失配的程度处于规定阈值以下。
23.根据权利要求13所述的设备,其中设备被配置成:
通过改变ADC的采样速率并监控改变采样速率对失配的程度的影响,将失配识别为增益失配和定时失配之一。
24.根据权利要求13所述的设备,其中设备被配置成:
通过与定时调节分开地执行增益调节并确定哪个调节对失配的程度具有更大影响,将失配识别为增益失配和定时失配之一。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161559335P | 2011-11-14 | 2011-11-14 | |
US61/559,335 | 2011-11-14 | ||
US13/596,626 US8604953B2 (en) | 2011-11-14 | 2012-08-28 | Calibrating timing, gain and bandwidth mismatch in interleaved ADCs |
US13/596,626 | 2012-08-28 | ||
PCT/US2012/054445 WO2013074189A1 (en) | 2011-11-14 | 2012-09-10 | Calibrating timing, gain and bandwidth mismatch in interleaved adcs |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103988435A true CN103988435A (zh) | 2014-08-13 |
CN103988435B CN103988435B (zh) | 2017-03-29 |
Family
ID=48280054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280055984.2A Active CN103988435B (zh) | 2011-11-14 | 2012-09-10 | 在交错式adc中校准定时、增益和宽带失配的方法及设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8604953B2 (zh) |
EP (1) | EP2781026A4 (zh) |
JP (1) | JP5875697B2 (zh) |
CN (1) | CN103988435B (zh) |
WO (1) | WO2013074189A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104363019A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其电容失配误差校准方法 |
WO2017113305A1 (zh) * | 2015-12-31 | 2017-07-06 | 华为技术有限公司 | 一种校正装置和方法 |
CN109308144A (zh) * | 2017-07-26 | 2019-02-05 | 辛纳普蒂克斯公司 | 多个模拟前端的校准 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8970409B2 (en) * | 2012-03-22 | 2015-03-03 | Hittite Microwave Corporation | Dynamic dithering method and apparatus for analog-to-digital converters |
US8872680B2 (en) * | 2012-05-18 | 2014-10-28 | Analog Devices, Inc. | Calibrating timing, gain and bandwidth mismatch in interleaved ADCs using injection of random pulses |
US9030340B1 (en) | 2012-09-05 | 2015-05-12 | IQ-Analog Corporation | N-path interleaving analog-to-digital converter (ADC) with background calibration |
US8917125B1 (en) | 2012-09-05 | 2014-12-23 | IQ-Analog Corporation | Interleaving analog-to-digital converter (ADC) with background calibration |
DE102014204518A1 (de) * | 2014-03-12 | 2015-09-17 | Siemens Aktiengesellschaft | Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung |
US9998134B1 (en) | 2017-07-24 | 2018-06-12 | Apple Inc. | Analog-to-digital converter circuit calibration system |
EP3579419B1 (en) | 2018-06-08 | 2021-09-15 | Nxp B.V. | Apparatus for determining calibration values of an adc |
CN114026802B (zh) * | 2019-06-28 | 2023-01-06 | 华为技术有限公司 | 一种用于校正多个传输通道间偏差的装置及无线通信设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6894631B1 (en) * | 2004-03-31 | 2005-05-17 | Analog Devices, Inc. | Pipeline ADC digital dithering for increased digital calibration resolution |
CN1866749A (zh) * | 2006-06-23 | 2006-11-22 | 清华大学 | 一种基于电容配对的降低模数转换器电容失配误差的方法 |
CN101390291A (zh) * | 2006-02-27 | 2009-03-18 | 意法半导体股份有限公司 | 多级模/数转换器和校准所述转换器的方法 |
CN102177657A (zh) * | 2008-08-12 | 2011-09-07 | 美国亚德诺半导体公司 | 具有减小的功率损失的流水线转换器的基于相关度背景校准 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187481A (en) * | 1990-10-05 | 1993-02-16 | Hewlett-Packard Company | Combined and simplified multiplexing and dithered analog to digital converter |
US5189418A (en) * | 1992-04-16 | 1993-02-23 | Hewlett-Packard Company | Dither error correction |
US5493298A (en) * | 1993-03-01 | 1996-02-20 | Hewlett-Packard Company | Dithered analog-to-digital converter |
AU699978B2 (en) | 1993-11-29 | 1998-12-17 | Honeywell Inc. | Modular laser gyro |
US6172629B1 (en) * | 1998-02-19 | 2001-01-09 | Lucent Technologies Inc. | Multistage analog-to-digital converter employing dither |
US6424275B1 (en) | 2001-01-18 | 2002-07-23 | Scott R. Velazquez | Linearity error compensator |
US7015842B1 (en) * | 2005-01-12 | 2006-03-21 | Teranetics, Inc. | High-speed sampling architectures |
US7187310B2 (en) * | 2005-03-04 | 2007-03-06 | Kamal El-Sankary | Circuit calibration using voltage injection |
US7233274B1 (en) | 2005-12-20 | 2007-06-19 | Impinj, Inc. | Capacitive level shifting for analog signal processing |
JP4639210B2 (ja) * | 2007-03-28 | 2011-02-23 | アンリツ株式会社 | A/d変換装置 |
US8204107B2 (en) | 2008-04-09 | 2012-06-19 | National Semiconductor Corporation | Bandwidth reduction mechanism for polar modulation |
US7924204B2 (en) * | 2008-10-07 | 2011-04-12 | Himax Media Solutions, Inc. | Stage-resolution scalable opamp-sharing technique for pipelined/cyclic ADC |
US20100220514A1 (en) | 2009-03-02 | 2010-09-02 | Lyric Semiconductor, Inc. | Storage devices with soft processing |
US8144040B2 (en) * | 2009-07-01 | 2012-03-27 | Intersil Americas, Inc. | Randomization of sample window in calibration of time-interleaved analog to digital converter |
US8068045B2 (en) | 2010-03-01 | 2011-11-29 | Analog Devices, Inc. | Calibration methods and structures for pipelined converter systems |
-
2012
- 2012-08-28 US US13/596,626 patent/US8604953B2/en active Active
- 2012-09-10 EP EP12849693.2A patent/EP2781026A4/en not_active Ceased
- 2012-09-10 CN CN201280055984.2A patent/CN103988435B/zh active Active
- 2012-09-10 WO PCT/US2012/054445 patent/WO2013074189A1/en active Application Filing
- 2012-09-10 JP JP2014541048A patent/JP5875697B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6894631B1 (en) * | 2004-03-31 | 2005-05-17 | Analog Devices, Inc. | Pipeline ADC digital dithering for increased digital calibration resolution |
CN101390291A (zh) * | 2006-02-27 | 2009-03-18 | 意法半导体股份有限公司 | 多级模/数转换器和校准所述转换器的方法 |
CN1866749A (zh) * | 2006-06-23 | 2006-11-22 | 清华大学 | 一种基于电容配对的降低模数转换器电容失配误差的方法 |
CN102177657A (zh) * | 2008-08-12 | 2011-09-07 | 美国亚德诺半导体公司 | 具有减小的功率损失的流水线转换器的基于相关度背景校准 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104363019A (zh) * | 2014-09-18 | 2015-02-18 | 电子科技大学 | 一种流水线模数转换器及其电容失配误差校准方法 |
CN104363019B (zh) * | 2014-09-18 | 2017-11-21 | 电子科技大学 | 一种流水线模数转换器及其电容失配误差校准方法 |
WO2017113305A1 (zh) * | 2015-12-31 | 2017-07-06 | 华为技术有限公司 | 一种校正装置和方法 |
CN108432140A (zh) * | 2015-12-31 | 2018-08-21 | 华为技术有限公司 | 一种校正装置和方法 |
CN109308144A (zh) * | 2017-07-26 | 2019-02-05 | 辛纳普蒂克斯公司 | 多个模拟前端的校准 |
CN109308144B (zh) * | 2017-07-26 | 2023-06-09 | 辛纳普蒂克斯公司 | 多个模拟前端的校准 |
Also Published As
Publication number | Publication date |
---|---|
EP2781026A1 (en) | 2014-09-24 |
CN103988435B (zh) | 2017-03-29 |
EP2781026A4 (en) | 2015-07-01 |
JP5875697B2 (ja) | 2016-03-02 |
JP2014533468A (ja) | 2014-12-11 |
US20130120175A1 (en) | 2013-05-16 |
WO2013074189A1 (en) | 2013-05-23 |
US8604953B2 (en) | 2013-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103988435A (zh) | 在交错式adc中校准定时、增益和宽带失配 | |
US8872680B2 (en) | Calibrating timing, gain and bandwidth mismatch in interleaved ADCs using injection of random pulses | |
US8144040B2 (en) | Randomization of sample window in calibration of time-interleaved analog to digital converter | |
US9287889B2 (en) | System and method for dynamic path-mismatch equalization in time-interleaved ADC | |
US10382048B2 (en) | Calibration of analog-to-digital converter devices | |
JP5427658B2 (ja) | コンパレータのオフセット補正装置 | |
US8471740B2 (en) | Reducing the effect of non-linear kick-back in switched capacitor networks | |
US11686747B2 (en) | DC signal measurement and battery formation/testing | |
GB2530359A (en) | Error measurement and calibration of analog to digital converters | |
US7834665B2 (en) | Track-and-hold circuit with adjustable charge compensation | |
CN103490780B (zh) | 用于执行比较器后台校准的装置和方法 | |
EP2263318A2 (en) | Flash analog-to-digital converter | |
US8766832B1 (en) | Background calibration scheme for analog-to-digital converters | |
US9823285B2 (en) | Charge measurement | |
US20140225758A1 (en) | Analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |