CN105245227A - 用于图像传感器列级循环adc的数字校准方法 - Google Patents

Abstract

本发明涉及图像传感器集成电路设计领域，为克服电容失配和运放有限增益造成的非线性问题，同时大大减小数字部分的面积。为此，本发明采取的技术方案是，用于图像传感器列级循环ADC的数字校准方法，包括以下步骤：Cyclic？ADC每个循环的乘法数模转换器传输函数受电容失配、有限运放增益以及运放输入失调的影响，将sub-ADC的输出接入冗余位(Redundant？Signed？Digit，RSD)数字纠正模块，通过判断输入在哪个量化区间，进行对应的数字补偿，最终得到校正后的数字输出D_out。本发明主要应用于图像传感器集成电路设计制造场合。

Description

用于图像传感器列级循环ADC的数字校准方法

技术领域

本发明涉及图像传感器集成电路设计领域,尤其列级ADC架构及其校准算法设计。具体讲,涉及用于图像传感器列级循环ADC的数字校准方法。

技术背景

近年来，对高性能互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)图像传感器的需求增加，刺激了相关的研究。其中关键模块为列并行模数转换器(AnalogtoDigitalConverter,ADC),该模块有多种实现方式，比如单斜ADC、逐次逼近型ADC以及循环(Cyclic)ADC等。综合考虑精度、速度和面积以及功耗的要求，循环ADC是一种比较常用的实现方式。

循环ADC的精度受限于许多非理想因素，比如比较器失调、电荷注入、运放有限增益以及电容失配等。为了纠正ADC的非线性误差，有很多校准算法被提出。其中模拟校准算法包括电容比例无关技巧以及随机反馈电容交换技术等，该类算法通过增加电路复杂度和额外时钟来换取精度上的提高。数字校准算法包括前台校准和后台校准，后台校准算法的硅片实现面积较大，不能集成进列级ADC里。同时数字模块受环境的影响要弱于模拟模块，因此综合考虑选择前台数字校准算法进行校准。

2008年，数字校准模块首次集成进图像传感器里，该模块需要存储640列ADC的误差，面积非常大，因此只能整个芯片共用一个校准模块。芯片级校准模块的缺点是校正需要逐列进行，完成640列误差参数的提取，需要消耗很长的时间。2014年，针对两级循环ADC的校准方法被提出。该方法的缺点是仅仅在系统上电的时候提取误差参数，当电路参数发生变化时，无法进行实时校正。

发明内容

为克服现有技术的不足，本发明旨在克服电容失配和运放有限增益造成的非线性问题，同时大大减小数字部分的面积。为此，本发明采取的技术方案是，用于图像传感器列级循环ADC的数字校准方法，包括以下步骤：CyclicADC每个循环的乘法数模转换器(MultiplyDigitaltoAnalogConverter，MDAC)传输函数受电容失配、有限运放增益以及运放输入失调的影响，其表达式用符号表示为：

V_out,i＝(1-p)[(2-g)V_out,i-1-b_i-1×(1-g)×V_ref-εV_os]

其中p代表有限运放增益引入的误差，g代表采样电容和反馈电容失配引入的误差，ε代表了运放输入失调的误差系数，Vref表示ADC的参考电压，Vos表示运放的输入失调电压，Vout,i表示第i次循环MDAC输出电压，bi表示第i次循环子ADC数字输出；

首先设输入电压为Vref/4，然后控制第一级子ADC(sub-ADC)的输出为01，其它低位正常量化，最终得到数字输出D2；输入电压保持Vref/4不变，控制第一级sub-ADC的输出为10，其他低位正常量化，最终得到数字输出D3；同理，给定输入电压为-Vref/4，第一级sub-ADC的输出强迫置为00，得到数字输出D0，第一级sub-ADC的输出强迫置为01，得到数字输出D1；在全部获得比较器阈值点处的四个带有误差参数的数字输出后，下一步就是在数字域提取误差：其中D3与D2的差值即在数字域提取的比较器阈值电压Vref/4处的权重误差，D1与D0的差值即在数字域提取的比较器阈值电压-Vref/4处的权重误差，提取完误差后，开始对每一级的数字输出进行补偿纠正，补偿表达式如下：

$\mathrm{\Δ}D\left(V_{ref}\right)=\left\{\begin{array}{cc}D3-D2,& b=10\\ 0,& b=01\\ D1-D0,& b=00\end{array}\right.$

其中ΔD(Vref)代表数字域提取的权重误差，b代表量化每一位时sub-ADC的数字输出；当正常量化某一个输入信号时，需要根据每一位输出的b值，选择相应的补偿误差；当输入信号处在两个比较器阈值之间时，以其为补偿基准补偿另外两个区间的数字输出，当输入电压大于Vref/4时，数字输出就要减去对应误差，而当输入电压小于-Vref/4时，数字输出就要加上对应误差，以实现数字校准的目的。

开关电容引入的kT/C热噪声通过增加电容面积来解决，开关有限导通电阻引入的非线性通过设计自举开关来降低，电荷分享造成的采样偏差通过两相不交叠时钟的引入来消除。

两个比较器阈值点的权重误差利用寄存器来存储。当提取完所有误差后，数字模块关断所有测试连接，MDAC恢复正常配置和量化；正常转换时，将sub-ADC的输出接入冗余位(RedundantSignedDigit，RSD)数字纠正模块，通过判断输入在哪个量化区间，进行对应的数字补偿，最终得到校正后的数字输出D_out。

本发明的技术特点及效果：

发明的数字校正算法不仅能够有效地改善电容失配和运放有限增益造成的ADC输出非线性问题，同时由于面积较小可以集成列级ADC里，其版图实现如图5所示。数字校准模块集成进列里，可以不用逐列获取误差参数，大大提高了误差参数提取的速度。

附图说明：

图1：计入误差的循环ADC传输曲线；

图2：数字域补偿后的循环ADC传输曲线；

图3：数字校准ADC系统示意图；

图4：数字校准ADC的版图实现；

图5：ADC输出FFT频谱图(a)校准前(b)校准后。

具体实施方式

CyclicADC每个循环的MDAC传输函数受电容失配、有限运放增益以及运放输入失调的影响，其表达式用符号表示为：

V_out,i＝(1-p)[(2-g)V_out,i-1-b_i-1×(1-g)×V_ref-εV_os]

其中p代表有限运放增益引入的误差，g代表采样电容和反馈电容失配引入的误差，ε代表了运放输入失调的误差系数，Vref表示ADC的参考电压，Vos表示运放的输入失调电压，Vout,i表示第i次循环MDAC输出电压，bi表示第i次循环子ADC数字输出。理想情况下，p＝0,ε＝1,g＝0,Vos＝0。传输函数中未体现的误差可以通过某些特殊的设计技巧来解决，比如：开关电容引入的kT/C热噪声可以通过增加电容面积来解决，开关有限导通电阻引入的非线性可以通过设计自举开关来降低，电荷分享造成的采样偏差可以通过两相不交叠时钟的引入来消除。传输函数中体现的误差，比如运放的输入失调引入的只是固定偏差不影响ADC的线性度，所以本设计并未考虑其影响。下面重点分析电容失配和运放增益不足引入的误差及其校准方法。

从上式可以看出，在模拟域中,(1-p)(1-g)bVref代替bVref从传输函数中被减掉，然而在数字域中计算每一位的权重时针对的却是bVref，模拟域和数字域对应关系的差别在比较器跳变点处引入了误差，造成了ADC输出的非线性，如图1所示。

数字校准的基本过程如下：首先设输入电压为Vref/4，然后控制第一级sub-ADC的输出为01，其他低位正常量化，最终得到数字输出D2；输入电压保持Vref/4不变，控制第一级sub-ADC的输出为10，其他低位正常量化，最终得到数字输出D3。同理，给定输入电压为-Vref/4，第一级sub-ADC的输出强迫置为00，得到数字输出D0，第一级sub-ADC的输出强迫置为01，得到数字输出D1。在全部获得比较器阈值点处的四个带有误差参数的数字输出后，下一步就是在数字域提取误差。其中D3与D2的差值即在数字域提取的比较器阈值电压Vref/4处的权重误差，D1与D0的差值即在数字域提取的比较器阈值电压-Vref/4处的权重误差，提取完误差后，开始对每一级的数字输出进行补偿纠正，补偿表达式如下：

$\mathrm{\Δ}D\left(V_{ref}\right)=\left\{\begin{array}{cc}D3-D2,& b=10\\ 0,& b=01\\ D1-D0,& b=00\end{array}\right.$

其中ΔD(Vref)代表数字域提取的权重误差，b代表量化每一位时sub-ADC的数字输出。从式中可以看出，当正常量化某一个输入信号时，需要根据每一位输出的b值，选择相应的补偿误差。当输入信号处在两个比较器阈值之间时，虽然在电容失配和运放增益不足的影响下其斜坡增益会发生变化，但是它的线性度不受影响，因此以其为补偿基准补偿另外两个区间的数字输出。比如当输入电压大于Vref/4时，数字输出就要减去对应误差，而当输入电压小于-Vref/4时，数字输出就要加上对应误差，以实现数字校准的目的，如图2所示。

已知数字校准只需校准高6位即可满足精度要求，因此两个比较器阈值点的权重误差需要2*6个16-bit的寄存器RAM来存储。当提取完所有误差后，数字模块关断所有测试连接，MDAC恢复正常配置和量化。正常转换时，需要将sub-ADC的输出接入冗余位(RedundantSignedDigit，RSD)数字纠正模块，通过判断输入在哪个量化区间，进行对应的数字补偿，最终得到校正后的数字输出D_out，如图3所示。

本次设计主时钟是5MHz，采样周期是3us，对应采样率为333.33KS/s，为了缩短仿真时间，本次仿真采样个数设置为1024，同时为了满足周期数和采样个数互质以及奈奎斯特定理，输入信号周期数取241，求得输入正弦信号频率为78.3721kHz，然后设计输入信号直流电平为900mV，上下各摆300mV，正负输入端相位差180度。仿真结束后，将传统的ADC输出数据以及经过数字校正模块后输出的数据分别采集输出到文件里，通过Matlab软件进行二进制转十进制的处理，然后编写脚本对输出数据进行FFT分析，得到相应的频谱图，如图4所示，仿真结果显示，ADC数字输出的信噪失真比由63.5602dB提升到了73.5961dB，线性度得到了明显提升，验证了数字校准算法的有效性。

Claims (3)

1.一种用于图像传感器列级循环ADC的数字校准方法，其特征是，包括以下步骤：CyclicADC每个循环的乘法数模转换器(MultiplyDigitaltoAnalogConverter，MDAC)传输函数受电容失配、有限运放增益以及运放输入失调的影响，其表达式用符号表示为：

V_out,i＝(1-p)[(2-g)V_out,i-1-b_i-1×(1-g)×V_ref-εV_os]

其中p代表有限运放增益引入的误差，g代表采样电容和反馈电容失配引入的误差，ε代表了运放输入失调的误差系数，Vref表示ADC的参考电压，Vos表示运放的输入失调电压，Vout,i表示第i次循环MDAC输出电压，bi表示第i次循环子ADC数字输出；

首先设输入电压为Vref/4，然后控制第一级子ADC(sub-ADC)的输出为01，其它低位正常量化，最终得到数字输出D2；输入电压保持Vref/4不变，控制第一级sub-ADC的输出为10，其他低位正常量化，最终得到数字输出D3；同理，给定输入电压为-Vref/4，第一级sub-ADC的输出强迫置为00，得到数字输出D0，第一级sub-ADC的输出强迫置为01，得到数字输出D1；在全部获得比较器阈值点处的四个带有误差参数的数字输出后，下一步就是在数字域提取误差：其中D3与D2的差值即在数字域提取的比较器阈值电压Vref/4处的权重误差，D1与D0的差值即在数字域提取的比较器阈值电压-Vref/4处的权重误差，提取完误差后，开始对每一级的数字输出进行补偿纠正，补偿表达式如下：

$\mathrm{\Δ}D\left(V_{ref}\right)=\left\{\begin{array}{cc}D3-D2,& b=10\\ 0,& b=01\\ D1-D0,& b=00\end{array}\right.$

其中ΔD(Vref)代表数字域提取的权重误差，b代表量化每一位时sub-ADC的数字输出；当正常量化某一个输入信号时，需要根据每一位输出的b值，选择相应的补偿误差；当输入信号处在两个比较器阈值之间时，以其为补偿基准补偿另外两个区间的数字输出，当输入电压大于Vref/4时，数字输出就要减去对应误差，而当输入电压小于-Vref/4时，数字输出就要加上对应误差，以实现数字校准的目的。

2.如权利要求1所述的用于图像传感器列级循环ADC的数字校准方法，其特征是，开关电容引入的kT/C热噪声通过增加电容面积来解决，开关有限导通电阻引入的非线性通过设计自举开关来降低，电荷分享造成的采样偏差通过两相不交叠时钟的引入来消除。

3.如权利要求1所述的用于图像传感器列级循环ADC的数字校准方法，其特征是，两个比较器阈值点的权重误差利用寄存器来存储。当提取完所有误差后，数字模块关断所有测试连接，MDAC恢复正常配置和量化；正常转换时，将sub-ADC的输出接入冗余位(RedundantSignedDigit，RSD)数字纠正模块，通过判断输入在哪个量化区间，进行对应的数字补偿，最终得到校正后的数字输出D_out。