CN110768670A - 一种用于逐次逼近型模数转换器的数字分段线性校准方法 - Google Patents
一种用于逐次逼近型模数转换器的数字分段线性校准方法 Download PDFInfo
- Publication number
- CN110768670A CN110768670A CN201910919360.4A CN201910919360A CN110768670A CN 110768670 A CN110768670 A CN 110768670A CN 201910919360 A CN201910919360 A CN 201910919360A CN 110768670 A CN110768670 A CN 110768670A
- Authority
- CN
- China
- Prior art keywords
- digital
- analog
- successive approximation
- digital converter
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种用于逐次逼近型模数转换器的数字分段线性校准方法,属于数字模拟混合集成电路设计技术领域。利用实际量化曲线与理想量化曲线的数学关系,将实际量化曲线修正到理想量化曲线上。通常的校准技术主要校准电容的失配误差,对于工作中产生的动态误差则无法校准,本发明的校准技术在现有校准技术的基础上补偿了模拟部分在工作中产生的新的误差,一方面有效地提高了逐次逼近型模数转换器的线性度,另一方面该校准算法可以通过简单的加法和移位运算实现,极大地减小了硬件开销。
Description
技术领域
本发明属于数字模拟混合集成电路设计技术领域,具体涉及一种用于逐次逼近型模数转换器的数字分段线性校准方法。
背景技术
随着CMOS集成电路工艺的快速发展,高速、高精度、低功耗成为近几年模数转换器的研究热点。逐次逼近型模数转换器(Successive Approximation Register ADC,SARADC)相比其他结构的ADC,非常适用于低功耗的应用场合。但在高速、高精度方面,逐次逼近型模数转换器由于受到比较器失调、噪声影响、电容寄生、电容失配以及电荷注入等因素的影响,很难实现高速、高分辨率。在集成电路制造过程中,SAR ADC中的电容值通常存在误差,因此电容失配是影响逐次逼近型模数转换器精度的主要因素,所以大多数的校准技术主要解决ADC电容失配的问题。
SAR ADC的校准分为模拟校准和数字校准,早期的校准方法都属采用附加的模拟电路来配合检测和补偿主DAC阵列的电容失配,而且模拟校准是在上电后就开始校准,然后再正常工作。随着集成电路工艺的不断进步,数字电路的功能越来越强大,校准技术的实现也由以前的模拟校准向数字校准转变。
数字校准技术的研究又可以分为前台校准和后台校准。前台校准指ADC在正常工作之前进入校准模式,校准模式中电容的切换方式和之后的工作模式会有所不同;而后台校准是指模数转换器工作之中同时进行校准,所以不会有独立的校准模式。通常来讲,后台校准相比前台校准需要消耗更大面积。
前台校准又分为数字自校准和数字码密度校准。Tseng.W.H等人提出数字自校准的方法,通过低位电容衡量高位电容的算法完成校准,这种结构仅需要引入少量分数电容,就可以实现电容阵列的自校准。此外,Xian Gu等人提出一种码密度校准算法,通过计算码值出现频率,求得电容的真实权重值。在后台校准研究方向,McNeil等人提出了基于SplitADC的数字校准技术,通过双通道ADC对同一输入信号进行转换,采用LMS收敛算法对输出结果差值进行调整,修调权重值。还有Liu等人提出了基于扰动的校准算法,通过对输入端加入扰动信号,针对同一输入模拟量产生不同输出码,然后通过LMS算法迭代计算电容阵列的各位权重值。以上校准技术主要针对电容失配引起的误差进行校准,而在模数转换器实际工作中,模拟电路中产生的电荷注入也会对模数转换器的精度产生极大的影响,而前台校准技术不能对于工作中产生的新的误差进行校准。
发明内容
为了解决上述问题,本发明的目的在于提供一种用于逐次逼近型模数转换器的数字分段线性校准方法,补偿了模拟部分在工作中产生的新的误差,有效地提高了逐次逼近型模数转换器的线性度,极大地减小了硬件开销。
本发明是通过以下技术方案来实现:
一种用于逐次逼近型模数转换器的数字分段线性校准方法,包括以下步骤:
1)对于M步N位的逐次逼近型模数转换器,根据式(1)计算出m位二进制数字输出码Dout:
W(i)为每位电容对应的权重值;
该公式是通过电容极板的控制信号来计算量化的数字输出码,当电容极板的控制信号与比较器输出10对应时,比较结果为+W(i);当电容极板的控制信号与比较器输出01对应时,比较结果为-W(i);当电容极板的控制信号与比较器输出00对应时,忽略对应电容的权重值W(i),比较结果为0;当电容极板的控制信号与比较器输出11对应时,表示该轮比较错误,将该轮量化的数字输出码标记为错误结果;
2)将步骤1)得到的m位的二进制数字输出码数值区间划分为2n个数值区间;
3)利用式(1)计算模拟信号某一点量化的输出码,根据该点输出码的高n+1位判断该点输出码所在的数值区间;
4)计算误差量Δx;
5)重复步骤4)计算模拟信号所有点的误差量Δx,根据模拟信号所有点的误差量Δx对模拟信号所有点量化的输出码进行修正,得到模拟信号校准后的量化结果;
6)对模拟信号校准后的量化结果进行频谱分析,重复步骤3)~步骤5),当逐次逼近型模数转换器的有效位数不再提升时,完成逐次逼近型模数转换器的数字分段线性校准。
优选地,步骤2)中,划分的2n个数值区间为等分。
优选地,步骤2)中,n为≥5的整数。
优选地,步骤4)具体为:
当该点输出码在逐次逼近型模数转换器的量程范围内时,利用式(2)计算该点的误差量Δx:
Δx=Dout[(m-n-2):0]÷2(m-n-1) (2)
当该点输出码超出逐次逼近型模数转换器的最大正量程时,利用式(3)计算该点的误差量Δx:
Δx=(2(m-n-1)+Dout[(m-n-2):0])÷2(m-n-1) (3)
当该点输出码超出逐次逼近型模数转换器的最小负量程时,利用式(4)计算该点的误差量Δx:
Δx=(Dout[(m-n-2):0]-2(m-n-1))÷2(m-n-1) (4)。
优选地,步骤6)中的频谱分析,是采用快速傅立叶变换法进行的。
优选地,完成校准后的校准值保存在寄存器当中,在每次数字码进行输出时,先确定数字码的区间位置,根据校准值,对该数字码值进行校准操作,再进行输出。
与现有技术相比,本发明具有以下有益的技术效果:
本发明公开的用于逐次逼近型模数转换器的数字分段线性校准方法,利用实际量化曲线与理想量化曲线的数学关系,将实际量化曲线修正到理想量化曲线上。通常的校准技术主要校准电容的失配误差,对于工作中产生的动态误差则无法校准,本发明的校准技术在现有校准技术的基础上补偿了模拟部分在工作中产生的新的误差,一方面有效地提高了逐次逼近型模数转换器的线性度,另一方面该校准算法可以通过简单的加法和移位运算实现,极大地减小了硬件开销。
附图说明
图1为电荷注入对ADC输入输出曲线影响示意图;
图2为本发明的数字分段线性校准方法的原理示意图;
图3为本发明实施例的电容阵列示意图;
图4为本发明的输出码区间分段示意图;
图5为本发明的ADC整体前仿校准前后的FFT波形图。
具体实施方式
下面以附图和具体实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。
由于模拟采样电路中,开关管断开后,沟道中的电荷并不会自动消失,会注入源极和漏极,注入源极的电荷被信号源吸收,不产生影响;注入漏极的电荷会使得采样电容上的电压发生变化,即最终得到的采样电压会有误差。对于不同的输入电压,采样管沟道内保存的电荷不同,这个电压误差反应在输入输出曲线上,就会产生一定的非线性,如图1所示。
通过数字的方法,将量化的输出码曲线按照一定规则分成n段,每一段相当于一条直线,给出每段j端点对应的输出码的误差值,即可得到该段任意一点码值与理想码值之间的误差值。
如图2所示,设区间[D1,D2]为输出码曲线n段中的任意一段,现已知区间一端点D1与理想码间的差值为Δ1,区间另一端点D2与理想码间的差值为Δ2,现在要求[D1,D2]区间内任意一个输出码(端点)对应的理想输出码,即等价于求输出码与理想码间的差值Δx。
因为AE//OH,所以DI=EJ=Δ1,又ΔABD~ΔACE,ΔAID~ΔAGE,故
其中,CE=EJ-CJ=Δ1-Δ2,
下面阐述如何对输出码值进行分段,一般按照初始输出码的大小来进行分段,分段情况依据于预留电路面积的大小、电路后仿结果以及matlab建模数据等情况。一般而言,分段的区间数应该大于等于25才能达到校正的目的。
M步N位逐次逼近型模数转换器的数字输出码量化公式为:
Dout为量化的二进制数字输出码,D(i)为每位电容对应的比较器输出结果,D(0)为最低位电容对应的比较器输出结果,W(i)为每位电容对应的权重值。
上式局限于二态比较器(比较器输出结果只有0/1两个状态)计算数字输出码,这个公式在实际应用中,一方面,上述公式对于四态比较器(比较器输出结果有00/01/10/11四个状态)存在一定的局限性,另一方面,比较器失调,不稳定等问题会使比较器的输出结果在短时间内发生变化,因此我们读到的比较器结果不一定是比较器最终稳定下来的结果,这样会造成输出码的量化误差。逐次逼近型模数转换器的比较器输出结果控制电容极板的切换,故我们用电容极板的实际控制切换信号来计算数字输出码,M步N位逐次逼近型模数转换器的输出码量化公式改写为:
当电容极板的控制信号与比较器输出10对应时,加上对应电容的权重值W(i);当电容极板的控制信号与比较器输出01对应时,加上对应电容的权重值W(i),当电容极板的控制信号与比较器输出00对应时,忽略对应电容的权重值W(i),表示该轮比较器没有比较出结果;当电容极板的控制信号与比较器输出11对应时,表示比较此该轮比较结果错误,给输出码赋一个错误态表示该轮量化结果无效。
之后在校准时首先从中间量化输出码开始,首先校准零点所对应的码值,然后先校准正电压码值,之后再校准负电压码值。该过程迭代若干次,当ENOB不再提升,即完成校准。校准后的值保存在寄存器当中,在每次数字码进行输出时,首先确定数字码的区间位置,根据所得到的校准值,对该码值进行校准操作,之后再进行输出。
下面以16位27步SAR ADC为例,如图3,对本发明的校准方法进行进一步的解释:
电容阵列输入采用差分输入结构,因此设计正电容阵列和负电容阵列作为互补电容对。27个正负电容按照从大到小的顺序排序,依次电容大小为64C,32C,16C,…,1C。电容二进制权重依次为21’d1048576,21’d524288,…,21’d32(后五位为小数位)。模数转换器的比较器输出结果分别控制对应的电容极板信号。模数转换器的电容权重值存储在寄存器中,在量化过程中可以通过电容权重值以及电容极板控制信号计算模数转换器的数字输出码。
具体校准内容为:
根据电容极板控制信号以及电容权重值计算数字输出码Dout,其具体计算公式为:对数字输出码Dout进行区间划分,因为DAC阵列中存在冗余电容,所以会导致量化范围的扩大。按照步骤A中公式可以计算出数字输出码的范围为[-67722,67721],除符号位之外,还包括17个整数位和5个小数位,16位模数转换器的量化范围为[-65535,65534]之间,故用次高位表示是否超出量化范围,这里将数字输出码划分为32个区间,如图4所示,根据数字输出码的高6位可以判断出该数字码处于哪个码值区间内。例如:例如:当Dout[22:17]=6’b000010,则该输出码属于区间[‘000010’+17个‘0’,‘000011’+17个‘0’]。特别的,如果Dout[22:17]=6’b010000,该输出码属于区间[‘001110’+17个‘0’,‘001111’+17个‘0’];如果Dout[22:17]=6’b101111,该输出码属于区间[‘110000’+17个‘0’,‘110001’+17个‘0’]。
对于量程范围内区间的线性校准,其具体计算公式为:Δx=Dout[16:0]÷217;
对于超出最大正量程区间的线性校准,其具体计算公式为:Δx=(Dout[16:0]+217)÷217;
对于超出最小负量程区间的线性校准,其具体计算公式为:Δx=(Dout[16:0]-217)÷217。
重复计算模拟信号所有点的误差量Δx,根据模拟信号所有点的误差量Δx对模拟信号所有点量化的输出码进行修正,得到模拟信号校准后的量化结果;
对模拟信号校准后的量化结果进行快速傅立叶变换法(FFT)分析,同时重复对模拟信号所有点的误差量Δx对模拟信号所有点量化的输出码进行修正,当逐次逼近型模数转换器的有效位数ENOB不再提升时,完成逐次逼近型模数转换器的数字分段线性校准。如图5,校准前谐波分量也普遍比较明显,同样可以看到此时有效位数为12.9499;在经过校准后,谐波分量明显降低,有效位数提升至13.4523。
Claims (6)
1.一种用于逐次逼近型模数转换器的数字分段线性校准方法,其特征在于,包括以下步骤:
1)对于M步N位的逐次逼近型模数转换器,通过电容极板的控制信号根据式(1)计算出m位二进制数字输出码Dout:
W(i)为每位电容对应的权重值;
当电容极板的控制信号与比较器输出10对应时,比较结果为+W(i);当电容极板的控制信号与比较器输出01对应时,比较结果为-W(i);当电容极板的控制信号与比较器输出00对应时,忽略对应电容的权重值W(i),比较结果为0;当电容极板的控制信号与比较器输出11对应时,表示该轮比较错误,将该轮量化的数字输出码标记为错误结果;
2)将步骤1)得到的m位的二进制数字输出码数值区间划分为2n个数值区间;
3)利用式(1)计算模拟信号某一点量化的输出码,根据该点输出码的高n+1位判断该点输出码所在的数值区间;
4)计算误差量Δx;
5)重复步骤4)计算模拟信号所有点的误差量Δx,根据模拟信号所有点的误差量Δx对模拟信号所有点量化的输出码进行修正,得到模拟信号校准后的量化结果;
6)对模拟信号校准后的量化结果进行频谱分析,重复步骤3)~步骤5),当逐次逼近型模数转换器的有效位数不再提升时,完成逐次逼近型模数转换器的数字分段线性校准。
2.如权利要求1所述的用于逐次逼近型模数转换器的数字分段线性校准方法,其特征在于,步骤2)中,划分的2n个数值区间为等分。
3.如权利要求1所述的一种用于逐次逼近型模数转换器的数字分段线性校准方法,其特征在于,步骤2)中,n为≥5的整数。
4.如权利要求1所述的一种用于逐次逼近型模数转换器的数字分段线性校准方法,其特征在于,步骤4)具体为:
当该点输出码在逐次逼近型模数转换器的量程范围内时,利用式(2)计算该点的误差量Δx:
Δx=Dout[(m-n-2):0]÷2(m-n-1) (2)
当该点输出码超出逐次逼近型模数转换器的最大正量程时,利用式(3)计算该点的误差量Δx:
Δx=(2(m-n-1)+Dout[(m-n-2):0])÷2(m-n-1) (3)
当该点输出码超出逐次逼近型模数转换器的最小负量程时,利用式(4)计算该点的误差量Δx:
Δx=(Dout[(m-n-2):0]-2(m-n-1))÷2(m-n-1) (4)。
5.如权利要求1所述的一种用于逐次逼近型模数转换器的数字分段线性校准方法,其特征在于,步骤6)中的频谱分析,是采用快速傅立叶变换法进行的。
6.如权利要求1所述的一种用于逐次逼近型模数转换器的数字分段线性校准方法,其特征在于,完成校准后的校准值保存在寄存器当中,在每次数字码进行输出时,先确定数字码的区间位置,根据校准值,对该数字码值进行校准操作,再进行输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910919360.4A CN110768670B (zh) | 2019-09-26 | 2019-09-26 | 一种用于逐次逼近型模数转换器的数字分段线性校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910919360.4A CN110768670B (zh) | 2019-09-26 | 2019-09-26 | 一种用于逐次逼近型模数转换器的数字分段线性校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110768670A true CN110768670A (zh) | 2020-02-07 |
CN110768670B CN110768670B (zh) | 2021-05-28 |
Family
ID=69330652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910919360.4A Active CN110768670B (zh) | 2019-09-26 | 2019-09-26 | 一种用于逐次逼近型模数转换器的数字分段线性校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110768670B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113452372A (zh) * | 2021-07-08 | 2021-09-28 | 西安电子科技大学芜湖研究院 | 一种模数转换器的分段电容阵列及切换方法 |
CN114172513A (zh) * | 2021-12-15 | 2022-03-11 | 北京工业大学 | 一种逐次逼近式模数转换器分段式校准方法 |
CN114244359A (zh) * | 2021-12-22 | 2022-03-25 | 厦门半导体工业技术研发有限公司 | 一种模数转换器的校准方法、校准模块及模数转换器 |
CN114448435A (zh) * | 2022-01-29 | 2022-05-06 | 中国科学院微电子研究所 | 一种比较器阈值误差校准方法、装置、设备及介质 |
WO2022213725A1 (zh) * | 2021-04-09 | 2022-10-13 | 深圳市纽瑞芯科技有限公司 | 三态型量化的逐次逼近方法和逐次逼近模数转换电路 |
WO2023015673A1 (zh) * | 2021-08-10 | 2023-02-16 | 重庆吉芯科技有限公司 | 随机扰动消除电路、芯片、系统及方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404375B1 (en) * | 1999-09-09 | 2002-06-11 | Cirrus Logic, Inc. | System and method of selecting and using bit testing sequences during successive approximation for calibrating an analog-to-digital converter |
US20080129573A1 (en) * | 2006-12-04 | 2008-06-05 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
US20100207791A1 (en) * | 2009-01-23 | 2010-08-19 | Frank Ohnhaeuser | Sar adc and method with inl compensation |
CN102006075A (zh) * | 2010-12-23 | 2011-04-06 | 复旦大学 | 一种能量节省型电容阵列的逐次逼近型模数转换器 |
CN102163973A (zh) * | 2011-05-13 | 2011-08-24 | 清华大学 | 电容阵列型逐次逼近模数转换器的校准装置及校准方法 |
CN104242935A (zh) * | 2014-09-15 | 2014-12-24 | 电子科技大学 | 一种sar adc分段电容失配的校正方法 |
CN104796149A (zh) * | 2015-05-20 | 2015-07-22 | 中国电子科技集团公司第二十四研究所 | 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法 |
CN105245227A (zh) * | 2015-11-09 | 2016-01-13 | 天津大学 | 用于图像传感器列级循环adc的数字校准方法 |
CN105897272A (zh) * | 2016-03-30 | 2016-08-24 | 豪威科技(上海)有限公司 | 逐步逼近式模拟数字转换器及其控制方法 |
-
2019
- 2019-09-26 CN CN201910919360.4A patent/CN110768670B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404375B1 (en) * | 1999-09-09 | 2002-06-11 | Cirrus Logic, Inc. | System and method of selecting and using bit testing sequences during successive approximation for calibrating an analog-to-digital converter |
US20080129573A1 (en) * | 2006-12-04 | 2008-06-05 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
US20100207791A1 (en) * | 2009-01-23 | 2010-08-19 | Frank Ohnhaeuser | Sar adc and method with inl compensation |
CN102006075A (zh) * | 2010-12-23 | 2011-04-06 | 复旦大学 | 一种能量节省型电容阵列的逐次逼近型模数转换器 |
CN102163973A (zh) * | 2011-05-13 | 2011-08-24 | 清华大学 | 电容阵列型逐次逼近模数转换器的校准装置及校准方法 |
CN104242935A (zh) * | 2014-09-15 | 2014-12-24 | 电子科技大学 | 一种sar adc分段电容失配的校正方法 |
CN104796149A (zh) * | 2015-05-20 | 2015-07-22 | 中国电子科技集团公司第二十四研究所 | 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法 |
CN105245227A (zh) * | 2015-11-09 | 2016-01-13 | 天津大学 | 用于图像传感器列级循环adc的数字校准方法 |
CN105897272A (zh) * | 2016-03-30 | 2016-08-24 | 豪威科技(上海)有限公司 | 逐步逼近式模拟数字转换器及其控制方法 |
Non-Patent Citations (2)
Title |
---|
FENG LIANG等: "A Digital Self-Calibration Technique For 16-bit SAR ADC", 《IEEE》 * |
安胜彪等: "一种基于分段电容的低功耗SARADC设计", 《天津大学学报(自然科学与工程技术版)》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022213725A1 (zh) * | 2021-04-09 | 2022-10-13 | 深圳市纽瑞芯科技有限公司 | 三态型量化的逐次逼近方法和逐次逼近模数转换电路 |
CN113452372A (zh) * | 2021-07-08 | 2021-09-28 | 西安电子科技大学芜湖研究院 | 一种模数转换器的分段电容阵列及切换方法 |
WO2023015673A1 (zh) * | 2021-08-10 | 2023-02-16 | 重庆吉芯科技有限公司 | 随机扰动消除电路、芯片、系统及方法 |
CN114172513A (zh) * | 2021-12-15 | 2022-03-11 | 北京工业大学 | 一种逐次逼近式模数转换器分段式校准方法 |
CN114172513B (zh) * | 2021-12-15 | 2024-03-22 | 北京工业大学 | 一种逐次逼近式模数转换器分段式校准方法 |
CN114244359A (zh) * | 2021-12-22 | 2022-03-25 | 厦门半导体工业技术研发有限公司 | 一种模数转换器的校准方法、校准模块及模数转换器 |
CN114448435A (zh) * | 2022-01-29 | 2022-05-06 | 中国科学院微电子研究所 | 一种比较器阈值误差校准方法、装置、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN110768670B (zh) | 2021-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110768670B (zh) | 一种用于逐次逼近型模数转换器的数字分段线性校准方法 | |
US10483995B1 (en) | Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine | |
TWI509997B (zh) | 資料轉換電路及其方法 | |
CN101977058B (zh) | 带数字校正的逐次逼近模数转换器及其处理方法 | |
TWI454064B (zh) | 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法 | |
US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
CN110350918B (zh) | 一种基于最小均方算法的数字后台校正方法 | |
CN104917527A (zh) | 应用于单端sar adc的电容失配校准电路及其校准方法 | |
CN109150183B (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
US11146282B1 (en) | Calibration of residual errors using least-mean-squares (LMS) and stochastic-gradient methods for an analog-to-digital converter (ADC) with a pre-calibrated lookup table | |
WO2011133193A1 (en) | Successive approximation register analog-to-digital converter with integral non-linearity correction | |
CN113037287B (zh) | 一种高精度逐次逼近性模数转换器的后台校准方法及系统 | |
CN108365847B (zh) | 针对电荷型sar-adc寄生电容的校准方法 | |
CN109361392B (zh) | 逐次逼近型模数转换器及其权重校准方法 | |
CN109347477A (zh) | 一种逐次逼近型模数转换器权重校准方法 | |
CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
CN112383308A (zh) | 一种基于lms算法逐次逼近式模拟数字转换器校准方法 | |
CN113794475B (zh) | 电容阵列型逐次逼近模数转换器的校准方法 | |
CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
CN113938135B (zh) | 逐次逼近型模数转换器及校准方法 | |
CN114050827B (zh) | 应用于电容三段式逐次逼近型模数转换器的数字校准方法 | |
Lv et al. | A low power and small area digital self-calibration technique for pipeline ADC | |
CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
Guan et al. | A low-cost digital-domain foreground calibration for high resolution SAR ADCs | |
Cao et al. | A background digital calibration of split-capacitor 16-bit SAR ADC with sub-binary architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |