CN114172513B - 一种逐次逼近式模数转换器分段式校准方法 - Google Patents

一种逐次逼近式模数转换器分段式校准方法 Download PDF

Info

Publication number
CN114172513B
CN114172513B CN202111538209.XA CN202111538209A CN114172513B CN 114172513 B CN114172513 B CN 114172513B CN 202111538209 A CN202111538209 A CN 202111538209A CN 114172513 B CN114172513 B CN 114172513B
Authority
CN
China
Prior art keywords
calibration
digital
error
low
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111538209.XA
Other languages
English (en)
Other versions
CN114172513A (zh
Inventor
万培元
杨国瀚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN202111538209.XA priority Critical patent/CN114172513B/zh
Publication of CN114172513A publication Critical patent/CN114172513A/zh
Application granted granted Critical
Publication of CN114172513B publication Critical patent/CN114172513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种逐次逼近式模数转换器分段式校准方法，实现该方法的逐次逼近型模数转换器包括：两个相互独立且存在偏差的N位SARADC以及两组数字校准模块。在两个独立的N位SARADC电容阵列结构中引入冗余量，再利用冗余量通过数字方法分段进行后端处理，从而提高ADC精度。数字校准模块通过数字电路的形式实现LMS算法，以达成校准目的。所述校准算法在后台不间断进行，不影响前台的正常工作。相比当前已有的校准设计，分段式的校准算法使用了两组不同的迭代步长，调整两种不同的迭代策略的配置更加灵活，可以更好地兼顾校准的精度和速度。

Description

一种逐次逼近式模数转换器分段式校准方法
技术领域
本发明涉及电子电路技术领域，尤其涉及一种基于最小均方算法的逐次逼近型模数转换器的分段式校准方法。
背景技术
模数转换器(Analog-to-Digital Converter,ADC)是实现连续模拟信号转换为离散数字信号必不可少的接口模块。ADC种类较多，然而逐次逼近型模数转换器(SuccessiveApproximation Rigister,SAR)ADC，因结构简单、面积小、功耗低以及更适用于先进工艺的不断演进等独特优点，在便携式消费类电子产品、医疗器械设备、工业控制等领域得到广泛关注和应用。在上述应用领域中，对SAR ADC的性能提出了更高的要求。基于电容的SARADC通过逐次比较输入电压信号和电容阵列产生的电压值，从高位到低位，得到输入信号对应的数字编码。电容阵列产生的电压值由已得到的比较结果决定。SARADC的精度受限于各模块的噪声和电容的匹配。噪声可以通过电路设计方法达到要求指标。电容的匹配是由集成电路制造工艺决定。由于制造过程的不确定性，会造成系统偏差和随机偏差，直接影响到SARADC的精度和线性度。
发明内容
本发明选择采用数字后台校准技术方案实现基于LMS算法的高精度逐次逼近型ADC。提出了一种对两个电容阵列ADC进行失调双注入后的分段数字LMS算法校准方案。
逐次逼近型ADC的精度主要受到内部DAC中的单位电容失配、寄生效应以及噪声等非理想因素的影响，其中最大的干扰项是电容失配。在提高ADC精度方法上，采用数字后台校准的方式更加方便，并有助于实现更为复杂的功能。本发明所采用的分段LMS算法校准，属于后台校准的一种方法，在ADC正常工作阶段同步进行，不影响正常工作，并通过创新式的分段LMS算法对高低两段数字码的权重分别进行调节以达到兼顾精度和校准速度的目的。在算法实现方面，LMS算法的计算复杂度低、硬件开销小，易于实现，引入分段设计，可使校准算法更加灵活、高效，适用于更多的应用场景。
为实现上述目的，本发明采用的技术方案为一种基于分段LMS算法的逐次逼近式模数转换器校准方法，实现该方法的逐次逼近型模数转换器包括：两个相互独立且存在偏差的N位SARADC以及两组数字校准模块。在两个独立的N位SARADC电容阵列结构中引入冗余量，再利用冗余量通过数字方法分段进行后端处理，从而提高ADC精度。
数字校准模块通过数字电路的形式实现LMS算法，以达成校准目的。LMS算法即最小均方算法(Least Mean Square)，是来源于自适应滤波器设计的典型算法。根据信号处理的线性特征和物理意义，设定初始状态的滤波器系数W，将参考信号d和待校准信号d'进行比对得到误差Δ，由于初始状态的误差一般不能满足设计要求。需使用梯度下降算法，根据设定好的迭代步长和实时误差调节系数W。每得到一组新数据，便求取梯度并更新W。在反复迭代计算后，即可获得目标的W，使d'和参考信号d的误差Δ满足设计要求。
在梯度下降过程中，较大的迭代步长会更快地接近目标值但精度略差；而较小的迭代步长校准精度更高，但需要较多的迭代次数，迭代速度和迭代精度是一对矛盾。本发明所述校准方法对数据进行分段，将经过电容阵列得到的数字信号分为高N-M位和低M位两段，在高低两段各设置一组校准模块。高低两段数字码分别经过数字校准模块，根据各段数字码的物理意义和实际应用的场景需求在LMS算法中选择不同的迭代步长，通过可配置的迭代策略兼顾迭代过程的速度和精度。
校准方法具体步骤：
ADCA是待校准的SARADC，ADC B是一个存在失配的SARADC，A与B相互独立。利用线性系统的可叠加原理可知，如果SARADC是线性的，则在模拟输入信号中叠加的扰动信号能够在数字域中精确的补偿。因此当上电工作时，对同一个模拟输入叠加大小相等、符号相反的扰动信号±Δa后，两个不同的ADC分别进行采样和量化，SARADC转换结束时，输入信号的值可以表示为
式中，bA和bB为SARADC转化后的两组待处理的N位数字码，bA为Vin+Δa转化的结果，bB为Vin-Δa转化的结果。N为总有效位数，M为低位码段的数据位数。Wi为第i位的权重系数。如果电容是理想的，则电容权重Wi形成二进制序列1/2i，i＝1,2,…,N，实际情况中，由于电容存在失配，导致各电容间的权重比将并不严格维持二进制关系。另外，Vin为输入信号，VREF为参考信号。由DA的低M位组成DAL，高N-M位组成DAH，同理将DB划分位DBL和DBH。
校准系统中，首先计算dAL、dAH、dBL和dBH，即分别为DAL、DAH、DBL和DBH对应的加权和。如公式所示
式中，bAi为二进制数DA的第i位，bBi为二进制数DB的第i位，Wi为由低至高第i位的权重系数。同时，根据此式可以推出，转换过程中高位误差ERH和低位误差ERL分别为：
ERL＝dAL-dBL-2ΔL
ERH＝dAH-dBH-2ΔH
若权重已达到最佳，则ERH和ERL为0，若不为0则表明转移特性曲线依旧存在非线性因素，将dAL、dAH、dBL和dBH的表达式代入上式，得到
使用LMS算法的迭代式，通过迭代不断调整低位误差ERL、高位误差ERH和权重系数Wi，设低位误差的迭代步长为μΔL，高位误差的迭代步长为μΔH，低位权重系数的迭代步长为μWL，高位权重系数的迭代步长为μWH。则有
ΔL(n+1)＝ΔL(n)+μΔL*ERL(n)
ΔH(n+1)＝ΔH(n)+μΔH*ERH(n)
Wi(n+1)＝Wi(n)-μΔL*ERL(n)*(bAi-bBi) 1≤i≤M
Wi(n+1)＝Wi(n)-μΔH*ERH(n)*(bAi-bBi) M+1≤i≤N
最终校准网络的LMS算法使得高位误差和低位误差逐渐趋近于0，此时高位和低位的权重系数均将收敛到最佳权重值。整个分段LMS校准算法可以总结划分为四步：
第一步，将待转化的模拟数据注入微扰后经过两个SARADC,，得到转化后待处理的数字码；
第二步，使用数字码和权重系数进行运算求得权重和；
第三步，根据两个权重和以及已知的微扰对应的差值，得到转换过程中的非理想误差ERL、和ERH。若误差满足设计要求则认为权重达到最佳，若误差不满足要求则进入第四步继续进行校准；
第四步，由于存在非理想误差，需根据预设的迭代步长和当前状态的非理想误差，根据梯度下降的思路调整权重系数及差值，而后返回第一步继续进行校准。直至误差满足设计要求。
所述校准算法在后台不间断进行，不影响前台的正常工作。相比当前已有的校准设计，分段式的校准算法使用了两组不同的迭代步长，调整两种不同的迭代策略的配置更加灵活，可以更好地兼顾校准的精度和速度。
附图说明
图1是本发明实施例对逐次逼近式模拟数字转换器的分段式LMS校准方法示意图。
图2是本发明实施例对ADC A的转化结果DA进行按位分段划分方法的示意图。
图3是本发明实施例1的16位电容阵列示意图。
图4是本发明实施例2的16位分段电容阵列示意图。
具体实施方式
下面结合附图1～4对本发明作进一步描述。
如图1所示，ADC A是待校准的SARADC，ADC B是一个存在失配的SAR ADC，A与B相互独立。利用线性系统的可叠加原理可知，如果SARADC是线性的，则在模拟输入信号中叠加的扰动信号能够在数字域中精确的补偿。因此当上电工作时，对同一个模拟输入叠加大小相等、符号相反的扰动信号±Δa后，两个不同的ADC分别进行采样和量化，SARADC转换结束时，输入信号的值可以表示为
式中bA和bB为SARADC转化后的两组待处理的N位数字码，bA为Vin+Δa转化的结果，bB为Vin-Δa转化的结果。N为总有效位数，M为低位码段的数据位数。Wi为第i位的权重系数。如果电容是理想的，则电容权重Wi形成二进制序列1/2i，i＝1,2,…,N，实际情况中，由于电容存在失配，导致各电容间的权重比将并不严格维持二进制关系。另外，Vin为输入信号，VREF为参考信号。如图2所示，由DA的低M位组成DAL，高N-M位组成DAH，同理将DB划分位DBL和DBH。
校准系统首先计算dAL、dAH、dBL和dBH，分别为DAL、DAH、DBL和DBH对应的加权和。如公式所示：
式中，bAi为二进制数DA的第i位，bBi为二进制数DB的第i位，Wi为由低至高第i位的权重系数。同时，根据此式可以推出，转换过程中高位误差ERH和低位误差ERL分别为：
ERL＝dAL-dBL-2ΔL
ERH＝dAH-dBH-2ΔH
若权重已达到最佳，则ERH和ERL为0，若不为0则表明转移特性曲线依旧存在非线性因素，将dAL、dAH、dBL和dBH的表达式代入上式，得到
使用LMS算法的迭代式，通过迭代不断调整低位误差ERL、高位误差ERH和权重系数Wi，设低位误差的迭代步长为μΔL，高位误差的迭代步长为μΔH，低位权重系数的迭代步长为μWL，高位权重系数的迭代步长为μWH。则有
ΔL(n+1)＝ΔL(n)+μΔL*ERL(n)
ΔH(n+1)＝ΔH(n)+μΔH*ERH(n)
Wi(n+1)＝Wi(n)-μΔL*ERL(n)*(bAi-bBi) 1≤i≤M
Wi(n+1)＝Wi(n)-μΔH*ERH(n)*(bAi-bBi) M+1≤i≤N
最终校准网络的LMS算法使得高位误差和低位误差逐渐趋近于0，此时高位和低位的权重系数均将收敛到最佳权重值。
综上，整个分段LMS校准算法可以总结划分为四步：
第一步，将待转化的模拟数据注入微扰后经过两个SARADC,，得到转化后待处理的数字码；
第二步，使用数字码和权重系数进行运算求得权重和；
第三步，根据两个权重和以及已知的微扰对应的差值，得到转换过程中的非理想误差ERL、和ERH。若误差满足设计要求则认为权重达到最佳，若误差不满足要求则进入第四步继续进行校准；
第四步，由于存在非理想误差，需根据预设的迭代步长和当前状态的非理想误差，根据梯度下降的思路调整权重系数及差值，而后返回第一步继续进行校准。直至误差满足设计要求。
图3为实施例1的16位电容阵列示意图，其中电容值Ci＝2i*C0(i＝0,1,2,……,15)。对应用该16位电容阵列的SAR ADC，上述校准过程中的N＝16，M＝8，划分为高8位和低8位。高8位在实际电路中权重较大，选择较小的迭代步长，目的是当校准效果稳定后，系统不易出现大幅变化；低8位选择较大的迭代步长，目的是在出现误差的情况下迅速进行迭代减少迭代次数。
图4为实施例2的16位分段电容阵列示意图，其中Cbr为桥接电容，低10位的电容值Ci＝2i*C0(i＝0,1,2,……,9)，高6位的电容值为Ci＝2i-10*C0(i＝10,11,……,15)。对应用该16位分段电容阵列的SARADC，上述校准过程中的N＝16，M＝10，划分为高6位和低10位。迭代步长根据测试数据自行设置。

Claims (2)

1.一种逐次逼近式模数转换器分段式校准方法，其特征在于：实现该方法的逐次逼近型模数转换器包括：两个相互独立且存在偏差的N位SAR ADC以及两组数字校准模块；在两个独立的N位SAR ADC电容阵列结构中引入冗余量，再利用冗余量通过数字方法分段进行后端处理，从而提高ADC精度；
数字校准模块通过数字电路的形式实现LMS算法，根据信号处理的线性特征和物理意义，设定初始状态的滤波器系数W，将参考信号d和待校准信号d'进行比对得到误差Δ，由于初始状态的误差一般不能满足设计要求；需使用梯度下降算法，根据设定好的迭代步长和实时误差调节系数W；每得到一组新数据，便求取梯度并更新W；在反复迭代计算后，即可获得目标的W，使d'和参考信号d的误差Δ满足设计要求；
所述校准方法对数据进行分段，将经过电容阵列得到的数字信号分为高N-M位和低M位两段，在高低两段各设置一组校准模块；高低两段数字码分别经过数字校准模块，根据各段数字码的物理意义和实际应用的场景需求在LMS算法中选择不同的迭代步长，通过配置的迭代策略兼顾迭代过程的速度和精度；
整个分段LMS校准算法总结划分为四步：第一步，将待转化的模拟数据注入微扰后经过两个SAR ADC,，得到转化后待处理的数字码；
第二步，使用数字码和权重系数进行运算求得权重和；
第三步，根据两个权重和以及已知的微扰对应的差值，得到转换过程中的非理想误差ERL、和ERH；若误差满足设计要求则认为权重达到最佳，若误差不满足要求则进入第四步继续进行校准；
第四步，由于存在非理想误差，需根据预设的迭代步长和当前状态的非理想误差，根据梯度下降的思路调整权重系数及差值，而后返回第一步继续进行校准；直至误差满足设计要求。
2.根据权利要求1所述的一种逐次逼近式模数转换器分段式校准方法，其特征在于：ADC A是待校准的SAR ADC，ADC B是一个存在失配的SAR ADC，A与B相互独立；利用线性系统的可叠加原理可知，如果SAR ADC是线性的，则在模拟输入信号中叠加的扰动信号能够在数字域中精确的补偿；因此当上电工作时，对同一个模拟输入叠加大小相等、符号相反的扰动信号±Δa后，两个不同的ADC分别进行采样和量化，SAR ADC转换结束时，输入信号的值可以表示为
式中，bA和bB为SAR ADC转化后的两组待处理的N位数字码，bA为Vin+Δa转化的结果，bB为Vin-Δa转化的结果；N为总有效位数，M为低位码段的数据位数；Wi为第i位的权重系数；如果电容是理想的，则电容权重Wi形成二进制序列1/2i，i＝1,2,…,N，实际情况中，由于电容存在失配，导致各电容间的权重比将并不严格维持二进制关系；另外，Vin为输入信号，VREF为参考信号；由DA的低M位组成DAL，高N-M位组成DAH，同理将DB划分位DBL和DBH；
校准系统中，首先计算dAL、dAH、dBL和dBH，即分别为DAL、DAH、DBL和DBH对应的加权和；如公式所示
式中，bAi为二进制数DA的第i位，bBi为二进制数DB的第i位，Wi为由低至高第i位的权重系数；同时，根据此式可以推出，转换过程中高位误差ERH和低位误差ERL分别为：
ERL＝dAL-dBL-2ΔL
ERH＝dAH-dBH-2ΔH
若权重已达到最佳，则ERH和ERL为0，若不为0则表明转移特性曲线依旧存在非线性因素，将dAL、dAH、dBL和dBH的表达式代入上式，得到
使用LMS算法的迭代式，通过迭代不断调整低位误差ERL、高位误差ERH和权重系数Wi，设低位误差的迭代步长为μΔL，高位误差的迭代步长为HΔH，低位权重系数的迭代步长为μWL，高位权重系数的迭代步长为μWH；则有
ΔL(n+1)＝ΔL(n)+μΔL*ERL(n)
ΔH(n+1)＝ΔH(n)+μΔH*ERH(n)
Wi(n+1)＝Wi(n)-μΔL*ERL(n)*(bAi-bBi)1≤i≤M
Wi(n+1)＝Wi(n)-μΔH*ERH(n)*(bAi-bBi)M+1≤i≤N
最终校准网络的LMS算法使得高位误差和低位误差逐渐趋近于0，此时高位和低位的权重系数均将收敛到最佳权重值。
CN202111538209.XA 2021-12-15 2021-12-15 一种逐次逼近式模数转换器分段式校准方法 Active CN114172513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111538209.XA CN114172513B (zh) 2021-12-15 2021-12-15 一种逐次逼近式模数转换器分段式校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111538209.XA CN114172513B (zh) 2021-12-15 2021-12-15 一种逐次逼近式模数转换器分段式校准方法

Publications (2)

Publication Number Publication Date
CN114172513A CN114172513A (zh) 2022-03-11
CN114172513B true CN114172513B (zh) 2024-03-22

Family

ID=80486901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111538209.XA Active CN114172513B (zh) 2021-12-15 2021-12-15 一种逐次逼近式模数转换器分段式校准方法

Country Status (1)

Country Link
CN (1) CN114172513B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN110768670A (zh) * 2019-09-26 2020-02-07 西安交通大学 一种用于逐次逼近型模数转换器的数字分段线性校准方法
US10630307B1 (en) * 2018-11-06 2020-04-21 Nxp Usa, Inc. Optimized arrays for segmented successive-approximation-register (SAR) analog-to-digital converter (ADC)
CN112383308A (zh) * 2020-11-26 2021-02-19 北京工业大学 一种基于lms算法逐次逼近式模拟数字转换器校准方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007041378A1 (en) * 2005-09-30 2007-04-12 Cirrus Logic, Inc. Calibration of a redundant number system successive approximation analog-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
US10630307B1 (en) * 2018-11-06 2020-04-21 Nxp Usa, Inc. Optimized arrays for segmented successive-approximation-register (SAR) analog-to-digital converter (ADC)
CN110768670A (zh) * 2019-09-26 2020-02-07 西安交通大学 一种用于逐次逼近型模数转换器的数字分段线性校准方法
CN112383308A (zh) * 2020-11-26 2021-02-19 北京工业大学 一种基于lms算法逐次逼近式模拟数字转换器校准方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种用于14 bit SAR ADC的数字自校准算法;郑敏;何明华;杨尊先;;电子技术应用;20110106(第01期);全文 *

Also Published As

Publication number Publication date
CN114172513A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
EP2965433B1 (en) Successive-approximation-register (sar) analog-to-digital converter (adc) attenuation capacitor calibration method and apparatus
CN104917527B (zh) 应用于单端sar adc的电容失配校准电路及其校准方法
CN109347477B (zh) 一种逐次逼近型模数转换器权重校准方法
CN102437850B (zh) 高精度数据转换的电荷补偿校准
CN112383308A (zh) 一种基于lms算法逐次逼近式模拟数字转换器校准方法
CN110086468B (zh) 一种非二进制逐次逼近型模数转换器的权重校准方法
CN110768670B (zh) 一种用于逐次逼近型模数转换器的数字分段线性校准方法
CN109361392B (zh) 逐次逼近型模数转换器及其权重校准方法
CN104079298A (zh) 自校准桥接电容结构的逐次逼近型模数转换器
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN108365847B (zh) 针对电荷型sar-adc寄生电容的校准方法
CN104242935A (zh) 一种sar adc分段电容失配的校正方法
CN107346975B (zh) 一种sar型adc的高精度校准装置
CN107302359B (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
CN110649924B (zh) 一种逐次逼近型模数转换器的数字自校准装置及方法
CN110350918A (zh) 一种基于最小均方算法的数字后台校正方法
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
Zhang et al. Machine learning based prior-knowledge-free calibration for split pipelined-SAR ADCs with open-loop amplifiers achieving 93.7-dB SFDR
CN113938135B (zh) 逐次逼近型模数转换器及校准方法
CN112953535B (zh) 分段结构模数转换器增益误差校准装置及方法
CN109462399B (zh) 一种适用于逐次逼近模数转换器的后台电容失配校准方法
CN114050827B (zh) 应用于电容三段式逐次逼近型模数转换器的数字校准方法
CN112039528A (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN104467846A (zh) 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN114172513B (zh) 一种逐次逼近式模数转换器分段式校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant