CN109462399B - 一种适用于逐次逼近模数转换器的后台电容失配校准方法 - Google Patents

一种适用于逐次逼近模数转换器的后台电容失配校准方法 Download PDF

Info

Publication number
CN109462399B
CN109462399B CN201811256117.0A CN201811256117A CN109462399B CN 109462399 B CN109462399 B CN 109462399B CN 201811256117 A CN201811256117 A CN 201811256117A CN 109462399 B CN109462399 B CN 109462399B
Authority
CN
China
Prior art keywords
capacitor
bit
capacitor array
quantization
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811256117.0A
Other languages
English (en)
Other versions
CN109462399A (zh
Inventor
彭析竹
符土建
李跃峰
李泽宇
庄浩宇
唐鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201811256117.0A priority Critical patent/CN109462399B/zh
Publication of CN109462399A publication Critical patent/CN109462399A/zh
Application granted granted Critical
Publication of CN109462399B publication Critical patent/CN109462399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Abstract

一种适用于逐次逼近模数转换器的后台电容失配校准方法，属于模拟集成电路技术领域。通过在SAR ADC电容阵列的高M位量化电容中注入PN码进行量化，得到实际量化码字中的PN码注入量；再利用高M位量化电容的权重估计值消除PN码注入量得到输入信号的估计值；将输入信号的估计值分别与注入的PN码做相关操作得到对应的相关系数，当相关系数不满足精度要求时更新高M位量化电容的权重估计值后重新计算输入信号的估计值，直到所有相关系数均满足精度要求后用最终的输入信号的估计值转换得到经过校准后的输出码字。本发明方法简单且精度高，能够在改善SAR ADC性能和减少成本上实现平衡；另外本发明可以在数据转换过程中进行实时后台运行，无需额外的校准周期。

Description

一种适用于逐次逼近模数转换器的后台电容失配校准方法
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种适用于逐次逼近模数转换器SAR ADC的电容失配校准方法。
背景技术
作为信息技术的入口，传感器起到了信息的获取和转换的重要作用。通常情况下，传感器是将包含多种信息的物理量转换成可以电路识别和处理的电压和电流信号等电信号，这些电信号一般都是连续变化的模拟信号，因此大规模的数字逻辑运算单元并不能直接进行获取和处理，需要模数转换器ADC将连续的模拟信号转换成离散的数字信号。如今随着科技的发展，移动便携类电子产品(如手机、智能手表)日益成为人们生活中不可或缺的一部分，但在电池技术迟迟没有突破的当下，功耗便成为限制其发展的最重要因素。具有尺寸小、功耗低等优点的SAR ADC也因此备受关注，得到广泛的研究和大范围的应用，在日益庞大的电子产品市场中有不可替代的重要地位。
但是SAR ADC自身也存在一些问题需要解决，其中较为重要的一部分便是由电容失配引起的性能下降的问题。因为现实中微电子工艺的限制，在集成电路中制造电容时并不能完全准确地制造出所设计的电容值，通常被制造出来的电容都会稍稍偏离它的初始设计值。但SAR ADC的工作过程本就是基于电容阵列里各电容的比例，所以通常情况下SARADC的实际工作性能会由于电容失配而受影响，需要一种算法来对电容失配进行校准，从而提升SARADC的工作性能。
发明内容
针对上述电容失配给SAR ADC带来的性能影响，本发明提出了一种应用后台实时电容失配校准方法，能够适用于具有电容失配的逐次逼近模数转换器SAR ADC，通过校准SARADC的电容失配来提升其工作性能，尤其适用于电容阵列失配较大的SAR ADC中。
本发明的技术方案为：
一种适用于逐次逼近模数转换器的后台电容失配校准方法，所述逐次逼近模数转换器为单端输入结构，包括一个电容阵列，所述电容阵列包括N位量化电容，按电容权重值从小到大排列分别是第0位至第N-1位量化电容，其中N为正整数；
所述后台电容失配校准方法包括如下步骤：
步骤一、所述N位量化电容的上极板互连并作为所述电容阵列的输出端，所述电容阵列的高M位量化电容的下极板连接输入信号、地电压或对应的校准基准电压，M为正整数且不大于N，所述电容阵列的低N-M位量化电容的下极板连接输入信号、地电压或基准电压Vref；所述逐次逼近模数转换器对输入信号进行量化得到N位量化电容对应的N位实际量化码字Di′，i∈[0,N-1]；
其中所述高M位量化电容中第N-j位量化电容对应的校准基准电压Vrefj＝Vref+PNj×rj×V1，j为正整数且j∈[1,M]，PNj为第N-j位量化电容对应的PN码，rj为第N-j位量化电容对应的PN码PNj的系数，rj∈(0,1)，PN码的模拟电压V1为常数；
步骤二、计算所述实际量化码字中的PN码注入量PNinj：
Figure BDA0001842765230000021
其中wN-j为第N-j位量化电容在所述电容阵列中的理想权重；
步骤三、用高M位量化电容的权重估计值代替所述PN码注入量PNinj中高M位量化电容在所述电容阵列中的理想权重，得到PN码注入量的估计值PN’inj：
Figure BDA0001842765230000022
其中w(N-j),est为第N-j位量化电容的权重估计值；
步骤四、根据步骤三得到的所述PN码注入量的估计值PN’inj和步骤一得到的N位量化电容对应的N位实际量化码字Di′计算所述输入信号的估计值Vest：
Figure BDA0001842765230000023
其中wi为第i位量化电容在所述电容阵列中的理想权重；
步骤五、将步骤四得到的所述输入信号的估计值Vest分别与所述电容阵列中高M位量化电容对应的PN码做相关操作得到对应的M个相关系数，其中第N-j位量化电容对应的PN码PNj的相关系数
Figure BDA0001842765230000024
当所述M个相关系数均达到精度要求时转到步骤六，否则更新所述高M位量化电容中每位量化电容的权重估计值后返回步骤三并重复步骤三至步骤五，在步骤三中利用更新后的所述高M位量化电容的权重估计值计算PN码注入量的估计值PN’inj，其中第N-j位量化电容更新后的权重估计值w(N-j),est'＝w(N-j),est-μ×corj，更新步长μ为常数；
步骤六、依次得到所述逐次逼近模数转换器经过校准后的最高位即第N-1位输出码字D(N-1)到最低位即第0位输出码字D(0)后完成校准；
其中得到所述逐次逼近模数转换器经过校准后的第i位输出码字的具体步骤为：
a、计算第i位理想输出码字对应的模拟量Dout(i)＝Dout(i+1)-D(i+1)×1/2N-i-1Vref；其中第N-1位理想输出码字对应的模拟量Dout(N-1)为步骤五中利用输入信号的估计值Vest计算的相关系数均满足精度要求时的所述输入信号的估计值Vest；
b、将第i位理想输出码字对应的模拟量Dout(i)与第i位量化电容理想权重的模拟量1/2N-iVref进行比较，当Dout(i)>1/2N-iVref时，得到经过校准后的第i位输出码字D(i)为1，否则得到经过校准后的第i位输出码字D(i)为0。
具体的，第N-j位量化电容的初始权重估计值为2j-N。
具体的，所述电容阵列还包括冗余电容，所述冗余电容与所述低N-M位量化电容中其中一位量化电容的电容值相等，加入冗余电容后步骤四中得到的输入信号的估计值Vest为：
Figure BDA0001842765230000031
其中wr为冗余电容在所述电容阵列中的理想权重，Dr′为冗余电容对应的实际量化码字。
具体的，所述逐次逼近模数转换器还包括用于判断输入信号的旁路窗，当输入信号加上第N-j位量化电容对应的PN码PNj注入的模拟电压PNj×rj×V1后超过所述逐次逼近模数转换器的量化范围时，阻止第N-j位量化电容对应的PN码PNj注入对应的模拟电压PNj×rj×V1到其校准基准电压Vrefj中，即此时第N-j位量化电容对应的校准基准电压Vrefj＝Vref。
一种适用于逐次逼近模数转换器的后台电容失配校准方法，所述逐次逼近模数转换器为双端输入结构，包括两个电容阵列，分别为正向电容阵列和负向电容阵列，所述正向电容阵列和负向电容阵列均包括N位量化电容，按电容权重值从小到大排列分别是第0位至第N-1位量化电容，其中N为正整数；
所述后台电容失配校准方法包括如下步骤：
步骤一、所述正向电容阵列中N位量化电容的上极板互连并作为所述正向电容阵列的输出端，所述正向电容阵列中高M位量化电容的下极板连接输入信号的正向分量、地电压或对应的校准基准电压，M为正整数且不大于N，所述正向电容阵列的低N-M位量化电容的下极板连接输入信号的正向分量、地电压或正向基准电压Vrefp；
所述负向电容阵列中N位量化电容的上极板互连并作为所述负向电容阵列的输出端，所述负向电容阵列中高M位量化电容的下极板连接输入信号的负向分量、地电压或对应的校准基准电压，所述负向电容阵列的低N-M位量化电容的下极板连接输入信号的负向分量、地电压或负向基准电压Vrefn；
其中所述正向电容阵列中第N-j位量化电容对应的校准基准电压Vrefpj＝Vrefp+(PN)Pj×rPj×V1，所述负向电容阵列中第N-j位量化电容对应的校准基准电压Vrefnj＝Vrefn+(PN)Nj×rNj×V1，j为正整数且j∈[1,M]，(PN)Pj和(PN)Nj分别为所述正向电容阵列和负向电容阵列中第N-j位量化电容对应的PN码，rPj和rNj分别为(PN)Pj和(PN)Nj的系数，rPj∈(0,1)，rNj∈(0,1)，PN码的模拟电压V1为常数；
所述逐次逼近模数转换器对输入信号进行量化得到N位实际量化码字Di′，i∈[0,N-1]；
步骤二、计算所述实际量化码字中的PN码注入量PNinj：
Figure BDA0001842765230000041
其中wPN-j和wNN-j分别为正向电容阵列和负向电容阵列中第N-j位量化电容在各自的电容阵列中的理想权重；
步骤三、将正向电容阵列和负向电容阵列中高M位量化电容在各自电容阵列中的理想权重用权重估计值代替，得到PN码注入量的估计值PN’inj；
Figure BDA0001842765230000042
其中wP(N-j),est和wN(N-j),est分别为正向电容阵列和负向电容阵列中第N-j位量化电容的权重估计值；
步骤四、根据步骤三得到的所述PN码注入量的估计值PN’inj和步骤一得到的N位实际量化码字Di′计算所述输入信号的估计值Vest：
Figure BDA0001842765230000043
其中wPi和wNi分别为正向电容阵列和负向电容阵列中第i位量化电容在各自的电容阵列中的理想权重；
步骤五、将步骤四得到的所述输入信号的估计值Vest分别与正向电容阵列和负向电容阵列中的高M位量化电容对应的PN码做相关操作得到对应的2M个相关系数，其中正向电容阵列中第N-j位量化电容对应的相关系数
Figure BDA0001842765230000051
负向电容阵列中第N-j位量化电容对应的相关系数
Figure BDA0001842765230000052
当所述2M个相关系数均达到精度要求时转到步骤六，否则更新所述正向电容阵列和负向电容阵列的高M位量化电容中每位量化电容的权重估计值后返回步骤三并重复步骤三至步骤五，在步骤三中利用更新后的所述正向电容阵列和负向电容阵列的高M位量化电容的权重估计值计算PN码注入量的估计值PN’inj，其中正向电容阵列中第N-j位量化电容更新后的权重估计值wP(N-j),est'＝wP(N-j),est-μ×corPj，负向电容阵列中第N-j位量化电容更新后的权重估计值wN(N-j),est'＝wN(N-j),est-μ×corNj，更新步长μ为常数；
步骤六、依次得到所述逐次逼近模数转换器经过校准后的最高位即第N-1位输出码字D(N-1)到最低位即第0位输出码字D(0)后完成校准；
其中得到所述逐次逼近模数转换器经过校准后的第i位输出码字的具体步骤为：
a、计算第i位理想输出码字对应的模拟量Dout(i)＝Dout(i+1)-D(i+1)×1/2N-i-1Vref；其中基准电压Vref是正向基准电压Vrefp和负向基准电压Vrefn的合成量，第N-1位理想输出码字对应的模拟量Dout(N-1)为步骤五中利用输入信号的估计值Vest计算的相关系数均满足精度要求时的所述输入信号的估计值Vest；
b、将第i位理想输出码字对应的模拟量Dout(i)与第i位量化电容理想权重的模拟量1/2N-iVref进行比较，当Dout(i)>1/2N-iVref时，得到经过校准后的第i位输出码字D(i)为1，否则得到经过校准后的第i位输出码字D(i)为0。
具体的，所述正向电容阵列和负向电容阵列中第N-j位量化电容的初始权重估计值均为2j-N。
具体的，所述正向电容阵列包括与所述正向电容阵列的低N-M位量化电容中其中一位量化电容的电容值相等的正向冗余电容，所述负向电容阵列包括与所述正向冗余电容的电容值相等的负向冗余电容，加入正向冗余电容和负向冗余电容后步骤四中输入信号的估计值Vest为：
Figure BDA0001842765230000053
其中wPr为正向冗余电容在所述正向电容阵列中的理想权重，wNr为负向冗余电容在所述负向电容阵列中的理想权重，Dr′为冗余电容对应的实际量化码字。
具体的，所述逐次逼近模数转换器还包括用于判断输入信号的旁路窗，用于当输入信号的正向分量加上正向电容阵列中第N-j位量化电容对应的PN码(PN)Pj注入的模拟电压(PN)Pj×rPj×V1后超过所述逐次逼近模数转换器的量化范围时，阻止正向电容阵列中第N-j位量化电容对应的PN码(PN)Pj注入对应的模拟电压(PN)Pj×rPj×V1到其校准基准电压Vrefpj中，即此时正向电容阵列中第N-j位量化电容对应的校准基准电压Vrefpj＝Vrefp；
或当输入信号的负向分量加上负向电容阵列中第N-j位量化电容对应的PN码(PN)Nj注入的模拟电压(PN)Nj×rNj×V1后超过所述逐次逼近模数转换器的量化范围时，阻止负向电容阵列中第N-j位量化电容对应的PN码(PN)Nj注入对应的模拟电压(PN)Nj×rNj×V1到其校准基准电压Vrefnj中，即此时负向电容阵列中第N-j位量化电容对应的校准基准电压Vrefnj＝Vrefn。
本发明的有益效果为：算法简单且精度高，能够在改善SAR ADC性能和减少成本上实现平衡；另外本发明可以在数据转换过程中进行实时后台运行，无需额外的校准周期。
附图说明
图1为将本发明提出的一种适用于逐次逼近模数转换器的后台电容失配校准方法应用于双端输入结构的SAR ADC的总体电路框图。
图2为将本发明提出的一种适用于逐次逼近模数转换器的后台电容失配校准方法应用于双端输入结构的具体电路结构的框图。
图3为本发明提出的一种适用于逐次逼近模数转换器的后台电容失配校准方法在实施例中更新权重估计值的操作流程图。
图4为双端输入结构的12位SAR ADC应用本发明提出的一种适用于逐次逼近模数转换器的后台电容失配校准方法前的FFT分析图像。
图5为双端输入结构的12位SAR ADC应用本发明提出的一种适用于逐次逼近模数转换器的后台电容失配校准方法后的FFT分析图像。
具体实施方式
下面结合附图和具体实施，详细描述本发明的技术方案：
本发明提出的后台电容失配校准方法，适用于单端输入结构的SAR ADC和双端输入结构的SAR ADC，通过在SAR ADC电容阵列中注入PN码找到带了失配的量化电容的电容权重，并用找到的权重处理量化出来的码字，使得输出的结果与理想SAR ADC的输出一致从而完成校准。理论上电容阵列中所有电容均有大小不一的失配，但是因为每个电容所占的权重不一样，对SAR ADC的性能影响也不一样，实际上通常只有最高的两位或者三位的失配影响是最大的，只对这些位进行校准即可较大提升SAR ADC性能，而且在成本上也更友好，所以本发明中只校准前M位量化电容的失配即可较大程度上提升SAR ADC性能，而且成本相比校准所有N位量化电容也更低。
校准的流程为：
(1)向电容阵列中某一位带有失配的电容注入PN码，本发明中向电容阵列的高M位量化电容通过在其对应的校准基准电压中加上对应的PN码注入的模拟电压而注入PN码，以单端输入结构的SAR ADC为例，即在第N-j位量化电容对应的校准基准电压内注入第N-j位量化电容对应的PN码PNj注入的模拟电压PNj×rj×V1，则第N-j位量化电容对应的校准基准电压Vrefj＝Vref+PNj×rj×V1，这样就使得量化出来的码字带上一部分与PN码相关的量
Figure BDA0001842765230000071
wN-j为第N-j位量化电容在所述电容阵列中的理想权重。
(2)使用高M位量化电容的权重估计值来做(1)过程的逆处理，也就是减去利用高M位量化电容的权重估计值构筑出来的PN码注入量的估计值
Figure BDA0001842765230000072
来消除(1)过程中PN码的注入。
(3)使用(2)的输出结果与PN码做相关来检测(2)过程的效果。根据PN码注入量的估计值PN’inj和N位量化电容对应的N位实际量化码字Di′计算输入信号的估计值
Figure BDA0001842765230000073
再用输入信号的估计值Vest分别与电容阵列中高M位量化电容对应的PN码做相关操作得到对应的相关系数，其中第N-j位量化电容对应的PN码PNj的相关系数
Figure BDA0001842765230000074
当有相关系数不满足精度时更新高M位量化电容中每位量化电容的权重估计值后重新计算PN码注入量的估计值PN’inj，并得到根据重新计算的PN’inj得到的输入信号的估计值Vest，再将输入信号的估计值Vest分别与电容阵列中高M位量化电容对应的PN码做相关操作得到对应的相关系数，直到所有相关系数都满足精度要求时表示PN码注入量成功消除，此时高M位量化电容权重估计值即为带了失配的电容权重，利用找到的失配电容权重校准处理码字后校准完成。
下面以在双端输入结构的12位SAR ADC中的高2位量化电容中注入PN码进行校准为例详细说明本发明的技术方案，即N＝12，M＝2，如图1和图2所示是本实施例中双端输入结构的12位逐次逼近模数转换器SAR ADC，本实施例中在正向电容阵列和负向电容阵列中都添加了冗余电容CP9r和CN9r，其电容值与正向电容阵列和负向电容阵列中第9位量化电容CP9和CN9的电容值相等，根据上述校准方法的处理步骤，对应地将SAR ADC的电路分为A、B、C三部分。
A部分包括两个相对独立的电容阵列，即正向电容阵列P-CDAC和负向电容阵列N-CDAC，用于完成PN码的注入，正向电容阵列P-CDAC包括按电容权重值从小到大排列的第0位量化电容CP0至第11位量化电容CP11，正向电容阵列中12位量化电容CP0至CP11的上极板互连并作为正向电容阵列的输出端连接比较器的正向输入端，正向电容阵列中高2位量化电容CP10和CP11的下极板连接输入信号的正向分量Vinp、地电压或对应的校准基准电压，正向电容阵列的低10位量化电容CP0至CP9的下极板连接输入信号的正向分量Vinp、地电压或正向基准电压Vrefp；在正向电容阵列的高2位量化电容CP10和CP11中注入PN码是通过将量化电容对应的PN码的模拟电压注入到该量化电容连接的校准基准电压中，最高位量化电容CP11即N＝12，j＝1，对应的PN码为(PN)P1，量化电容CP11注入PN码后的校准基准电压Vrefp1＝Vrefp+(PN)P1×rP1×V1，(PN)P1的系数rP1取0至1之间的有理数，PN码的模拟电压V1为常数，在不同标准中有不同的取值，例如在TTL标准下，V1为5V。同理，量化电容CP10注入PN码后的校准基准电压Vrefp2＝Vrefp+(PN)P2×rP2×V1。
负向电容阵列N-CDAC包括按电容权重值从小到大排列的第0位量化电容CN0至第11位量化电容CN11，负向电容阵列中12位量化电容CN0至CN11的上极板互连并作为负向电容阵列的输出端连接比较器的负向输入端，负向电容阵列中高2位量化电容CN10和CN11的下极板连接输入信号的负向分量Vinn、地电压或对应的校准基准电压，负向电容阵列的低10位量化电容CN0至CN9的下极板连接输入信号的负向分量Vinn、地电压或负向基准电压Vrefn；在负向电容阵列的高2位量化电容CP10和CP11中注入PN码是通过将量化电容对应的PN码的模拟电压注入到该量化电容连接的校准基准电压中，最高位量化电容CN11注入PN码后的校准基准电压Vrefn1＝Vrefn+(PN)N1×rN1×V1，量化电容CP10注入PN码后的校准基准电压Vrefn2＝Vrefn+(PN)N2×rN2×V1。
在无校准情况下，经过量化过程后，有以下关系：
Figure BDA0001842765230000081
Figure BDA0001842765230000091
Figure BDA0001842765230000092
其中，wPi和wNi是输出码字Di分别在P-CDAC和N-CDAC对应位的权重，ΔCPi和ΔCNi则是对应电容所带的失配值，CPi和CNi分别是两个电容阵列(P-CDAC和N-CDAC)的对应位电容的表示。本实施例中假设两个电容阵列(P-CDAC和N-CDAC)的最高位(CP11和CN11)及次高位(CP10和CN10)为带有失配的电容，其他位电容均为理想无失配的电容，所以除了i＝11和i＝10这两种情况，其他情况下ΔCPi和ΔCNi均为零。
用SAR ADC本来的正向基准电压Vrefp或负向基准电压Vrefn直接驮载了乘以一定系数的PN码所代表的模拟电压，于是根据每位PN码的不同值(+1、-1或0)，驮载了乘以一定系数的PN码所代表的模拟电压的正向基准电压Vrefp或负向基准电压Vrefn会发生相应的变化，即正向电容阵列中第11位量化电容CP11对应的校准基准电压Vrefp1＝Vrefp+(PN)P1×rP1×V1，正向电容阵列中第10位量化电容CP10对应的校准基准电压Vrefp2＝Vrefp+(PN)P2×rP2×V1，负向电容阵列中第11位量化电容CN11对应的校准基准电压Vrefn1＝Vrefn+(PN)N1×rN1×V1，负向电容阵列中第10位量化电容CN10对应的校准基准电压Vrefn2＝Vrefn+(PN)N2×rN2×V1。然后在SAR ADC的每一次量化中，与存在失配的电容(CP11、CP10、CN11、CN10)相连接的量就会从原来的Vrefp、Vrefn变化为注入了PN码后的量(对应图2中的Vrefp1、Vrefp2、Vrefn1和Vrefn2)；其他不带失配的电容则仍是连接原来的Vrefp或Vrefn。在这种情况下，输入信号被量化之后，码字由原来的Di变为Di’(携带了PN码的注入量)，注入量PNinj可表示为：
Figure BDA0001842765230000093
其中：(PN)Pj和(PN)Nj分别为正向电容阵列和负向电容阵列中第N-j位量化电容对应的PN码，rPj和rNj分别为(PN)Pj和(PN)Nj的系数，系数的取值一般可以是0到1之间的任何数，即rPj∈(0,1)，rNj∈(0,1)。
若输入信号比较接近SAR ADC的量化范围边界(最大值及最小值)时，PN码注入可能不成功，例如：若量化范围为-1V到1V，输入信号为0.95V，PN码注入量为+0.1V，那么由于量化范围的限制，PN码注入后SAR ADC输出的码字结果对应的只能是1V而不是1.05V。在这种情况下PN码注入不完全，就不能使用上述公式来计算及推导，校准出来的结果也不准确。因此本实施例中提出使用冗余电容和旁路窗来解决这个问题。
冗余电容在本实施例中为图2中的CP9r和CN9r，作用是通过在电容阵列中增加与某一位电容相同大小的电容来扩大SAR ADC的量化范围(每加一位冗余电容，量化后的码字就长一位，码字能表达的输入信号范围就大一些)。旁路窗则是一个判断输入信号的模块，当判断出某一时刻输入信号过于接近量化范围边界以至于PN码注入不完全时，阻止PN码的注入，其他情况下PN码正常注入，在本实施例中当输入信号的正向分量加上正向电容阵列中第N-j位量化电容对应的PN码(PN)Pj注入的模拟电压(PN)Pj×rPj×V1后超过所述逐次逼近模数转换器的量化范围时，阻止正向电容阵列中第N-j位量化电容对应的PN码(PN)Pj注入对应的模拟电压(PN)Pj×rPj×V1到其校准基准电压Vrefpj中，即此时正向电容阵列中第N-j位量化电容对应的校准基准电压Vrefpj＝Vrefp；或当输入信号的负向分类加上负向电容阵列中第N-j位量化电容对应的PN码(PN)Nj注入的模拟电压(PN)Nj×rNj×V1超过所述逐次逼近模数转换器的量化范围时，阻止负向电容阵列中第N-j位量化电容对应的PN码(PN)Nj注入对应的模拟电压(PN)Nj×rNj×V1到其校准基准电压Vrefnj中，即此时负向电容阵列中第N-j位量化电容对应的校准基准电压Vrefnj＝Vrefn。冗余电容和旁路窗的使用使得PN码在正常注入的时候它的注入都是完全的。
B部分是对码字的数字处理部分。通过A部分PN码的注入，逐次逼近模数转换器对输入信号进行量化得到N位实际量化码字Di′，i∈[0,N-1]，N位实际量化码字Di′会产生一定的改变，改变量即为注入的PN码的总量，在B部分将对此部分做与注入相对应的逆处理，目的是为了尽可能多地消除A部分注入量的影响。
因为PN码的实际注入量对SAR ADC量化过程的影响由其注入的对应电容的容值在总电容的容值中的权重所决定，且电容失配是由于半导体制造工艺或其他因素引入的随机性较大的数(校准的目的就是找到这个数)，所以本实施例中使用高2位电容的权重估计值wP(12-j),est和wN(12-j),est去代替公式(4)中的wP12-j和wN12-j，于是得到PN码注入量的估计值PN’inj：
Figure BDA0001842765230000101
将PN码注入量的估计值PN’inj与带有PN码注入量的码字Di’按权重拟合后的模拟量相加就可以在一定程度上消除PN码注入量并得到输入信号Vin的估计值Vest:
Figure BDA0001842765230000111
注：wP(12-j),est和wN(12-j),est越接近wP12-j和wN12-j则消除效果越好，Vest越接近Vin。
C部分为PN码与经过B部分处理后的码字的相关过程，做相关操作包括多种方法，本实施例中采用相乘求平均的方法完成相关操作。在A部分我们已经完成了对码字的PN码注入(每一位假设具有失配的量化电容对应一个注入的PN码)，所以经过SAR ADC量化后的码字就包含了与4个PN码相关的量，这个量即为PN码注入量PNinj：
Figure BDA0001842765230000112
因为两个不相关的量做相关运算得到的结果是零，码字经过B部分处理后，处理后的输出结果为输入信号Vin的估计值Vest，若我们将其分别与4个PN码做相关，就可以知道在B部分的处理中消除注入量的效果如何。
上述B、C部分在算法实现中的操作流程如图3所示，下面将结合公式推导加以详细描述。
通过做相关来测量在(1)、(2)部分中采用的权重估计值wP(12-j),est或wN(12-j),est得到的Vest中还含有多少与PN码相关的量(PN码注入量)，也就是评判消除注入的操作的效果好不好。我们把公式(6)得到的输入信号Vin的估计值Vest分别与注入的4个PN码(PN)P1、(PN)P2、(PN)N1和(PN)N2做相关，得到它们的相关系数：
Figure BDA0001842765230000113
Figure BDA0001842765230000114
相关系数coPrj和coNrj表示Vest与PN码的相关程度，它的绝对值越大则表示Vest中剩余的PN码注入量越多，也就是wP(12-j),est wN(12-j),est与wP12-j wN12-j的偏离越大；若其值为零则代表Vest与PN码不相关，即Vest中不带有PN码注入量，此时PN码注入量被完全消除。但实际上因为电路的处理能力有限，相关系数coPrj和coNrj不能达到等同于零的要求，因此一般情况下若相关系数coPrj和coNrj足够小(达到要求精度)，则PN码的注入量可视为被完全消除，此时wP(12-j),est、wN(12-j),est可视为等于wP12-j、wN12-j，带失配的电容权重被找到。
之后只需使用找到的权重去处理码字使其与理想SAR ADC输出一致即可，从最高位输出码字开始依次得到经过校准后的输出码字。首先计算用失配的电容权重和PN码注入量拟合的第11位理想输出码字对应的模拟量Dout(11)：
Figure BDA0001842765230000121
将第11位理想输出码字对应的模拟量Dout(11)与1/2Vref比较，当Dout(11)>1/2Vref时，得到经过校准后的第11位输出码字D(11)为1，否则得到经过校准后的第11位输出码字D(11)为0。
随后计算第10位输出码字D(10)，根据第11位理想输出码字对应的模拟量Dout(11)和第11位输出码字D(11)计算第10位理想输出码字对应的模拟量Dout(10)＝Dout(11)-D(11)×1/2Vref，将Dout(10)与1/4Vref比较，当Dout(10)>1/4Vref时，得到经过校准后的第10位输出码字D(10)为1，否则得到经过校准后的第10位输出码字D(10)为0。
然后再计算第9位输出码字D(9)，根据第10位理想输出码字对应的模拟量Dout(10)和第10位输出码字D(10)计算第9位理想输出码字对应的模拟量Dout(9)＝Dout(10)-D(10)×1/4Vref，将Dout(9)与1/8Vref比较，当Dout(9)>1/8Vref时，得到经过校准后的第9位输出码字D(9)为1，否则得到经过校准后的第9位输出码字D(9)为0。
以此类推可以依次得到经过校准后的D(8)、D(7)、D(6)、D(5)、D(4)、D(3)、D(2)、D(1)、D(0)，此时得到的经过校准的输出码字与理想的SAR ADC输出码字一致，则在输入和最终输出的结果来看，电容失配的影响被消除，校准完成。
若相关系数coPrj和coNrj中存在未达到要求精度的，则按图3流程来处理，更新正向电容阵列和负向电容阵列的高2位量化电容中每位量化电容的权重估计值后重新计算PN码注入量的估计值PN’inj，并得到根据重新计算的PN’inj得到的输入信号的估计值Vest，再将输入信号的估计值Vest分别与电容阵列中高2位量化电容对应的PN码做相关操作得到对应的相关系数，使得wP(12-j),est、wN(12-j),est逐步逼近wP12-j、wN12-j直到所有相关系数都满足精度要求，若相关系数coPrj和coNrj过大则说明消除注入的操作幅度太大，wP(12-j),est、wN(12-j),est偏大；若相关系数coPrj和coNrj过小则说明消除注入的操作幅度不够，wP(12-j),est、wN(12-j),est偏小。
由于本发明提出的方法本来就会使估计值不断的逼近真实的权重值，所以估计值的取值只会影响收敛时间，最后结果都是一样的，本实施例中用无电容失配时的电容权重作为估计值的初始值wP(12-j),est＝wN(12-j),est＝2j-12，与带了失配后的权重比较接近，能缩短收敛时间。
在假设失配为每个电容阵列的最高位和次高位均带有标准差为1‰的随机失配时，根据仿真结果，使用了本发明的校准算法后，SAR ADC的有效位数从10.提升到了11.91，信噪失真比SNDR从40.63dB提升到了73.47dB，使用本发明的校准方法前的FFT分析图像如图4所示，使用本发明的校准方法后的FFT分析图像如图5所示，表明本发明所提出的校准方法是切实可行且能够提升SAR ADC性能的。
综上所述，本发明提出了一种应用于SAR ADC的后台实时电容失配校准方法，通过运用PN码来校准SAR ADC中电容阵列的电容失配，在算法的具体操作中只需要在注入PN码后重复“运用估计值消除注入-做相关-更正估计值-运用更正后的估计值消除注入”的操作流程(如图3的流程图所示)即可完成校准，与目前的其他失配校准算法相比，本发明的算法更简单，避免了目前其他SAR ADC电容失配校准算法的复杂的逻辑操作和统计式的海量平均计算，且能达到更高的精度；同时本发明可以在数据转换过程中实时后台运行，无需额外的校准周期。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (8)

1.一种适用于逐次逼近模数转换器的后台电容失配校准方法，所述逐次逼近模数转换器为单端输入结构，包括一个电容阵列，所述电容阵列包括N位量化电容，按电容权重值从小到大排列分别是第0位至第N-1位量化电容，其中N为正整数；
其特征在于，所述后台电容失配校准方法包括如下步骤：
步骤一、所述N位量化电容的上极板互连并作为所述电容阵列的输出端，所述电容阵列的高M位量化电容的下极板连接输入信号、地电压或对应的校准基准电压，M为正整数且不大于N，所述电容阵列的低N-M位量化电容的下极板连接输入信号、地电压或基准电压Vref；所述逐次逼近模数转换器对输入信号进行量化得到N位量化电容对应的N位实际量化码字Di′，i∈[0，N-1]；
其中所述高M位量化电容中第N-j位量化电容对应的校准基准电压Vrefj＝Vref+PNj×rj×V1，j为正整数且j∈[1,M]，PNj为第N-j位量化电容对应的PN码，rj为第N-j位量化电容对应的PN码PNj的系数，rj∈(0，1)，PN码的模拟电压V1为常数；
步骤二、计算所述实际量化码字中的PN码注入量PNinj：
Figure FDA0001842765220000011
其中wN-j为第N-j位量化电容在所述电容阵列中的理想权重；
步骤三、用高M位量化电容的权重估计值代替所述PN码注入量PNinj中高M位量化电容在所述电容阵列中的理想权重，得到PN码注入量的估计值PN’inj：
Figure FDA0001842765220000012
其中w(N-j),est为第N-j位量化电容的权重估计值；
步骤四、根据步骤三得到的所述PN码注入量的估计值PN’inj和步骤一得到的N位量化电容对应的N位实际量化码字Di′计算所述输入信号的估计值Vest：
Figure FDA0001842765220000013
其中wi为第i位量化电容在所述电容阵列中的理想权重；
步骤五、将步骤四得到的所述输入信号的估计值Vest分别与所述电容阵列中高M位量化电容对应的PN码做相关操作得到对应的M个相关系数，其中第N-j位量化电容对应的PN码PNj的相关系数
Figure FDA0001842765220000014
当所述M个相关系数均达到精度要求时转到步骤六，否则更新所述高M位量化电容中每位量化电容的权重估计值后返回步骤三并重复步骤三至步骤五，在步骤三中利用更新后的所述高M位量化电容的权重估计值计算PN码注入量的估计值PN’inj，其中第N-j位量化电容更新后的权重估计值w(N-j),est'＝w(N-j),est-μ×corj，更新步长μ为常数；
步骤六、依次得到所述逐次逼近模数转换器经过校准后的最高位即第N-1位输出码字D(N-1)到最低位即第0位输出码字D(0)后完成校准；
其中得到所述逐次逼近模数转换器经过校准后的第i位输出码字的具体步骤为：
a、计算第i位理想输出码字对应的模拟量Dout(i)＝Dout(i+1)-D(i+1)×1/2N-i-1Vref；其中第N-1位理想输出码字对应的模拟量Dout(N-1)为步骤五中利用输入信号的估计值Vest计算的相关系数均满足精度要求时的所述输入信号的估计值Vest；
b、将第i位理想输出码字对应的模拟量Dout(i)与第i位量化电容理想权重的模拟量1/2N -iVref进行比较，当Dout(i)>1/2N-iVref时，得到经过校准后的第i位输出码字D(i)为1，否则得到经过校准后的第i位输出码字D(i)为0。
2.根据权利要求1所述的适用于逐次逼近模数转换器的后台电容失配校准方法，其特征在于，第N-j位量化电容的初始权重估计值为2j-N。
3.根据权利要求1或2所述的适用于逐次逼近模数转换器的后台电容失配校准方法，其特征在于，所述电容阵列还包括冗余电容，所述冗余电容与所述低N-M位量化电容中其中一位量化电容的电容值相等，加入冗余电容后步骤四中得到的输入信号的估计值Vest为：
Figure FDA0001842765220000021
其中wr为冗余电容在所述电容阵列中的理想权重，Dr′为冗余电容对应的实际量化码字。
4.根据权利要求3所述的适用于逐次逼近模数转换器的后台电容失配校准方法，其特征在于，所述逐次逼近模数转换器还包括用于判断输入信号的旁路窗，当输入信号加上第N-j位量化电容对应的PN码PNj注入的模拟电压PNj×rj×V1后超过所述逐次逼近模数转换器的量化范围时，阻止第N-j位量化电容对应的PN码PNj注入对应的模拟电压PNj×rj×V1到其校准基准电压Vrefj中，即此时第N-j位量化电容对应的校准基准电压Vrefj＝Vref。
5.一种适用于逐次逼近模数转换器的后台电容失配校准方法，所述逐次逼近模数转换器为双端输入结构，包括两个电容阵列，分别为正向电容阵列和负向电容阵列，所述正向电容阵列和负向电容阵列均包括N位量化电容，按电容权重值从小到大排列分别是第0位至第N-1位量化电容，其中N为正整数；
其特征在于，所述后台电容失配校准方法包括如下步骤：
步骤一、所述正向电容阵列中N位量化电容的上极板互连并作为所述正向电容阵列的输出端，所述正向电容阵列中高M位量化电容的下极板连接输入信号的正向分量、地电压或对应的校准基准电压，M为正整数且不大于N，所述正向电容阵列的低N-M位量化电容的下极板连接输入信号的正向分量、地电压或正向基准电压Vrefp；
所述负向电容阵列中N位量化电容的上极板互连并作为所述负向电容阵列的输出端，所述负向电容阵列中高M位量化电容的下极板连接输入信号的负向分量、地电压或对应的校准基准电压，所述负向电容阵列的低N-M位量化电容的下极板连接输入信号的负向分量、地电压或负向基准电压Vrefn；
其中所述正向电容阵列中第N-j位量化电容对应的校准基准电压Vrefpj＝Vrefp+(PN)Pj×rPj×V1，所述负向电容阵列中第N-j位量化电容对应的校准基准电压Vrefnj＝Vrefn+(PN)Nj×rNj×V1，j为正整数且j∈[1，M]，(PN)Pj和(PN)Nj分别为所述正向电容阵列和负向电容阵列中第N-j位量化电容对应的PN码，rPj和rNj分别为(PN)Pj和(PN)Nj的系数，rPj∈(0,1)，rNj∈(0,1)，PN码的模拟电压V1为常数；
所述逐次逼近模数转换器对输入信号进行量化得到N位实际量化码字Di′，i∈[0,N-1]；
步骤二、计算所述实际量化码字中的PN码注入量PNinj：
Figure FDA0001842765220000031
其中wPN-j和wNN-j分别为正向电容阵列和负向电容阵列中第N-j位量化电容在各自的电容阵列中的理想权重；
步骤三、将正向电容阵列和负向电容阵列中高M位量化电容在各自电容阵列中的理想权重用权重估计值代替，得到PN码注入量的估计值PN’inj；
Figure FDA0001842765220000032
其中wP(N-j),est和wN(N-j),est分别为正向电容阵列和负向电容阵列中第N-j位量化电容的权重估计值；
步骤四、根据步骤三得到的所述PN码注入量的估计值PN’inj和步骤一得到的N位实际量化码字Di′计算所述输入信号的估计值Vest：
Figure FDA0001842765220000041
其中wPi和wNi分别为正向电容阵列和负向电容阵列中第i位量化电容在各自的电容阵列中的理想权重；
步骤五、将步骤四得到的所述输入信号的估计值Vest分别与正向电容阵列和负向电容阵列中的高M位量化电容对应的PN码做相关操作得到对应的2M个相关系数，其中正向电容阵列中第N-j位量化电容对应的相关系数
Figure FDA0001842765220000042
负向电容阵列中第N-j位量化电容对应的相关系数
Figure FDA0001842765220000043
当所述2M个相关系数均达到精度要求时转到步骤六，否则更新所述正向电容阵列和负向电容阵列的高M位量化电容中每位量化电容的权重估计值后返回步骤三并重复步骤三至步骤五，在步骤三中利用更新后的所述正向电容阵列和负向电容阵列的高M位量化电容的权重估计值计算PN码注入量的估计值PN’inj，其中正向电容阵列中第N-j位量化电容更新后的权重估计值wP(N-j),est'＝wP(N-j),est-μ×corPj，负向电容阵列中第N-j位量化电容更新后的权重估计值wN(N-j),est'＝wN(N-j),est-μ×corNj，更新步长μ为常数；
步骤六、依次得到所述逐次逼近模数转换器经过校准后的最高位即第N-1位输出码字D(N-1)到最低位即第0位输出码字D(0)后完成校准；
其中得到所述逐次逼近模数转换器经过校准后的第i位输出码字的具体步骤为：
a、计算第i位理想输出码字对应的模拟量Dout(i)＝Dout(i+1)-D(i+1)×1/2N-i-1Vref；其中基准电压Vref是正向基准电压Vrefp和负向基准电压Vrefn的合成量，第N-1位理想输出码字对应的模拟量Dout(N-1)为步骤五中利用输入信号的估计值Vest计算的相关系数均满足精度要求时的所述输入信号的估计值Vest；
b、将第i位理想输出码字对应的模拟量Dout(i)与第i位量化电容理想权重的模拟量1/2N -iVref进行比较，当Dout(i)>1/2N-iVref时，得到经过校准后的第i位输出码字D(i)为1，否则得到经过校准后的第i位输出码字D(i)为0。
6.根据权利要求5所述的适用于逐次逼近模数转换器的后台电容失配校准方法，其特征在于，所述正向电容阵列和负向电容阵列中第N-j位量化电容的初始权重估计值均为2j -N。
7.根据权利要求5或6所述的适用于逐次逼近模数转换器的后台电容失配校准方法，其特征在于，所述正向电容阵列包括与所述正向电容阵列的低N-M位量化电容中其中一位量化电容的电容值相等的正向冗余电容，所述负向电容阵列包括与所述正向冗余电容的电容值相等的负向冗余电容，加入正向冗余电容和负向冗余电容后步骤四中输入信号的估计值Vest为：
Figure FDA0001842765220000051
其中wPr为正向冗余电容在所述正向电容阵列中的理想权重，wNr为负向冗余电容在所述负向电容阵列中的理想权重，Dr′为冗余电容对应的实际量化码字。
8.根据权利要求7所述的适用于逐次逼近模数转换器的后台电容失配校准方法，其特征在于，所述逐次逼近模数转换器还包括用于判断输入信号的旁路窗，用于当输入信号的正向分量加上正向电容阵列中第N-j位量化电容对应的PN码(PN)Pj注入的模拟电压(PN)Pj×rPj×V1后超过所述逐次逼近模数转换器的量化范围时，阻止正向电容阵列中第N-j位量化电容对应的PN码(PN)Pj注入对应的模拟电压(PN)Pj×rPj×V1到其校准基准电压Vrefpj中，即此时正向电容阵列中第N-j位量化电容对应的校准基准电压Vrefpj＝Vrefp；
或当输入信号的负向分量加上负向电容阵列中第N-j位量化电容对应的PN码(PN)Nj注入的模拟电压(PN)Nj×rNj×V1后超过所述逐次逼近模数转换器的量化范围时，阻止负向电容阵列中第N-j位量化电容对应的PN码(PN)Nj注入对应的模拟电压(PN)Nj×rNj×V1到其校准基准电压Vrefnj中，即此时负向电容阵列中第N-j位量化电容对应的校准基准电压Vrefnj＝Vrefn。
CN201811256117.0A 2018-10-26 2018-10-26 一种适用于逐次逼近模数转换器的后台电容失配校准方法 Active CN109462399B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811256117.0A CN109462399B (zh) 2018-10-26 2018-10-26 一种适用于逐次逼近模数转换器的后台电容失配校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811256117.0A CN109462399B (zh) 2018-10-26 2018-10-26 一种适用于逐次逼近模数转换器的后台电容失配校准方法

Publications (2)

Publication Number Publication Date
CN109462399A CN109462399A (zh) 2019-03-12
CN109462399B true CN109462399B (zh) 2021-09-14

Family

ID=65608413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811256117.0A Active CN109462399B (zh) 2018-10-26 2018-10-26 一种适用于逐次逼近模数转换器的后台电容失配校准方法

Country Status (1)

Country Link
CN (1) CN109462399B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111565042B (zh) * 2020-05-25 2022-03-29 电子科技大学 一种适用于两步式adc的校正方法
CN112994692B (zh) * 2021-02-26 2022-03-29 电子科技大学 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法
CN113037287B (zh) * 2021-04-07 2023-10-20 西安交通大学 一种高精度逐次逼近性模数转换器的后台校准方法及系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003758A1 (de) * 1989-02-13 1990-08-16 Silicon Systems Inc Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen
CN102723949A (zh) * 2012-06-20 2012-10-10 合肥工业大学 一种适用于流水线型模数转换器的数字后台校正方法
US8446304B2 (en) * 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
CN105897266A (zh) * 2016-03-31 2016-08-24 浙江大学 一种具备数字失配校正能力的逐次逼近型模数转换器
KR101666575B1 (ko) * 2015-01-06 2016-10-17 울산과학기술원 Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법
CN106899300A (zh) * 2017-02-15 2017-06-27 电子科技大学 一种用于逐次逼近模数转换器的冗余循环平均方法
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准
CN107395206A (zh) * 2017-07-26 2017-11-24 中国科学技术大学 带反馈提前置位逐次逼近型数模转换器及相应的Delta‑SigmaADC架构
CN108134606A (zh) * 2018-01-15 2018-06-08 电子科技大学 一种基于数字校准的流水线adc
CN108540131A (zh) * 2018-03-13 2018-09-14 东南大学 一种适用于非环路结构sar adc的乱序及校准方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003758A1 (de) * 1989-02-13 1990-08-16 Silicon Systems Inc Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen
US8446304B2 (en) * 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
CN102723949A (zh) * 2012-06-20 2012-10-10 合肥工业大学 一种适用于流水线型模数转换器的数字后台校正方法
KR101666575B1 (ko) * 2015-01-06 2016-10-17 울산과학기술원 Sar 방식의 adc에서 커패시터 어레이 정합장치 및 방법
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准
CN105897266A (zh) * 2016-03-31 2016-08-24 浙江大学 一种具备数字失配校正能力的逐次逼近型模数转换器
CN106899300A (zh) * 2017-02-15 2017-06-27 电子科技大学 一种用于逐次逼近模数转换器的冗余循环平均方法
CN107395206A (zh) * 2017-07-26 2017-11-24 中国科学技术大学 带反馈提前置位逐次逼近型数模转换器及相应的Delta‑SigmaADC架构
CN108134606A (zh) * 2018-01-15 2018-06-08 电子科技大学 一种基于数字校准的流水线adc
CN108540131A (zh) * 2018-03-13 2018-09-14 东南大学 一种适用于非环路结构sar adc的乱序及校准方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"16位100MSPS流水线ADC关键电路和数字校准技术研究";宋成;《中国优秀硕士学位论文全文数据库 信息科技辑》;20180415;I135-677 *
"Background Calibration Techniques for Multistage Pipelined ADCs With Digital Redundancy";Jipeng Li等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: ANALOG AND DIGITAL SIGNAL PROCESSING》;20030930;第50卷(第9期);531-538 *
"一种基于最小量化误差流水线ADC校准算法";牛胜普等;《电子与封装》;20180520;第18卷(第5期);23-27 *

Also Published As

Publication number Publication date
CN109462399A (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
CN109347477B (zh) 一种逐次逼近型模数转换器权重校准方法
CN110086468B (zh) 一种非二进制逐次逼近型模数转换器的权重校准方法
CN102045067B (zh) 提高逐次逼近adc输出信噪比的转换和校准算法及adc
EP3059867B1 (en) Circuit and method for dac mismatch error detection and correction in an adc
TWI501562B (zh) 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN109462399B (zh) 一种适用于逐次逼近模数转换器的后台电容失配校准方法
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
CN109150183B (zh) 基于亚稳态检测的sar-adc的电容失配校准方法
CN109361392B (zh) 逐次逼近型模数转换器及其权重校准方法
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN111565042B (zh) 一种适用于两步式adc的校正方法
TW201014194A (en) Data conversion circuitry and method therefor
TWI572144B (zh) 自適應性調整編碼方式的方法及其數位校正電路
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN110880935A (zh) 一种用于高速模数转换器的误差校准方法及系统
Zhang et al. Machine learning based prior-knowledge-free calibration for split pipelined-SAR ADCs with open-loop amplifiers achieving 93.7-dB SFDR
CN110649924A (zh) 一种逐次逼近型模数转换器的数字自校准装置及方法
CN112953535B (zh) 分段结构模数转换器增益误差校准装置及方法
CN112737583B (zh) 一种高精度的流水线adc及前端校准方法
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN110890889B (zh) 一种基于统计的sar adc双比较器失调失配校准方法及电路
US10454491B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling
TWI777464B (zh) 訊號轉換裝置與訊號轉換方法
KR101586407B1 (ko) Sar adc에서 캐패시터의 미스매치를 보정하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant