CN110880935A - 一种用于高速模数转换器的误差校准方法及系统 - Google Patents
一种用于高速模数转换器的误差校准方法及系统 Download PDFInfo
- Publication number
- CN110880935A CN110880935A CN201911267907.3A CN201911267907A CN110880935A CN 110880935 A CN110880935 A CN 110880935A CN 201911267907 A CN201911267907 A CN 201911267907A CN 110880935 A CN110880935 A CN 110880935A
- Authority
- CN
- China
- Prior art keywords
- adc
- pseudo
- random
- error
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 238000002347 injection Methods 0.000 claims abstract description 67
- 239000007924 injection Substances 0.000 claims abstract description 67
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical group CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 238000012546 transfer Methods 0.000 claims abstract description 21
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 20
- 125000004122 cyclic group Chemical group 0.000 claims description 18
- 238000012937 correction Methods 0.000 claims description 6
- 230000001351 cycling effect Effects 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 15
- 230000006872 improvement Effects 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
Abstract
本发明公开了一种用于高速模数转换器的误差校准方法及系统，包括：在ADC第一级MDAC结构中加入伪随机注入模块，改变其传递函数，获得第一级MDAC数字输出、伪随机码注入模块输出及ADC其余模块数字输出三类输出；将获得的三类输出作为信号输入，构造与ADC采样电容失配情况相关的平行四边形高度参数函数，进行对应LMS算法迭代，获得收敛的电容失配误差系数；构造与ADC运算放大器增益误差相关的增益统计参数函数，进行对应LMS算法迭代，获得收敛的增益误差系数；采用获得的电容失配误差系数和增益误差系数修正ADC最终输出。本发明能够提升高速ADC的各项动态性能。
Description
技术领域
本发明属于模数转换器芯片设计技术领域，特别涉及一种用于高速模数转换器的误差校准方法及系统。
背景技术
在5G高速通讯应用下，诸如宽带收发机、小型移动基站等设备需要高性能的模数转换器芯片的支持。而与数字电路不同的是，模拟电路具有诸多非理想效应，尤其在高速模数转换器芯片结构中，因其有限的放大器增益误差，以及因工艺失配导致的电容失配误差使得模数转换器芯片的各项性能严重下降。以12Bit(比特)量化精度、100MSps(每秒采样数)的采样速率的高速ADC(模数转换器)为例，仅60dB的放大器增益和标准差为1.5‰的采样电容失配的情况下，其ENOB(有效位数)可由接近12Bit下降至8Bit，甚至更多。如果要达到更高的ADC性能，一般需要提升模拟电路各项设计指标，或者采用更先进工艺，这样往往导致芯片整体成本的提高，且诸如电容失配等误差的问题难以得到有效地解决。
为了提高ADC性能，校准方法被引入到了已有的一些ADC设计当中。目前，已有的校准方法多为前台校准，需要打断ADC正常工作周期，不利于电子系统的快速响应。已有的后台校准只能校准一样非理想误差，难以实现两种及以上非理想误差的校准；或者，需要利用模拟模块冗余设计已满足校准需求。因而，现有校准方法很难提高ADC的各项性能。
综上，亟需一种新的用于高速模数转换器的误差校准方法。
发明内容
本发明的目的在于提供一种用于高速模数转换器的误差校准方法及系统，以提升高速ADC的各项动态性能，同时解决已有校准方法的固有技术问题。
为达到上述目的，本发明采用以下技术方案：
本发明的一种用于高速模数转换器的误差校准方法，包括以下步骤：
在ADC第一级MDAC结构中加入伪随机注入模块，改变其传递函数，获得第一级MDAC数字输出、伪随机码注入模块输出及ADC其余模块数字输出三类输出；其中，伪随机注入模块采用均匀伪随机注入方式，使得在伪随机注入的周期内0和1的数量绝对相等；
将获得的三类输出作为信号输入，构造与ADC采样电容失配情况相关的平行四边形高度参数函数，进行对应LMS算法迭代，获得收敛的电容失配误差系数；构造与ADC运算放大器增益误差相关的增益统计参数函数，进行对应LMS算法迭代，获得收敛的增益误差系数；
采用获得的电容失配误差系数和增益误差系数修正ADC最终输出，用于提高因非理想误差恶化的ADC各项性能。
本发明的进一步改进在于，所述伪随机注入模块采用均匀伪随机注入方式，具体包括：
序列为m的序列产生器，用于产生周期固定为2m-1-1的循环数序，负责产生一组奇数周期伪随机数；
2m-1的位移位寄存器，用于产生固定为二进制2m-1-1个1和一个0的固定循环数序，负责将奇数的伪随机数序列循环偶数次，用以均匀随机数中的1和0的数量，使1和0的数量绝对相等；
基本逻辑单元，用于将奇数周期伪随机数数值取反，并与2m-1位移位计数器做逻辑与非运算，将2m-1-1周期循环序列改进为产生一个(2m-1-1)*2m-1周期的序列；其中，0与1的数量均为(2m-1-1)*2m-2，“1”输出对应PN值为1，“0”输出对应PN值为-1，用于保证伪随机数PN的期望为0。
本发明的进一步改进在于，所述构造与ADC采样电容失配情况相关的平行四边形高度参数函数，进行对应LMS算法迭代，获得收敛的电容失配误差系数，具体包括：
利用电容失配对传递函数的影响，通过伪随机PN注入和实际传递区域DX、在大的校准周期搜寻校准平行四边形左上角最大值和右下最小值Dres,max、Dres,min，构造高度差异函数H(DX)、
构造平行四边形高度参数函数
与采样电容失配误差成线性关系；
通过LMS迭代，得到稳定的电容失配误差系数。
本发明的进一步改进在于，所述构造与ADC运算放大器增益误差相关的增益统计参数函数，进行对应LMS算法迭代，获得收敛的增益误差系数，具体包括：
将伪随机码注入模块加入ADC的MDAC中，利用ADC数字输出D1、PN、Dres来构造特殊函数
构造增益统计参数函数
利用伪随机数期望为0的特点，使得增益统计参数函数
与增益误差成线性关系，再通过LMS迭代，等待若干校准周期后系数收敛稳定，获得收敛的增益误差系数。
本发明的进一步改进在于，所述采用获得的电容失配误差系数和增益误差系数修正ADC最终输出，用于提高因非理想误差恶化的ADC各项性能，具体包括：
通过收敛的电容失配误差系数校准因芯片实际加工的电容失配导致的ADC性能恶化；
使收敛的增益误差系数接近实际误差值，校准由运算放大器有限增益误差对ADC各项性能的影响。
本发明的进一步改进在于，所需的各个中间计算量：
LMS迭代公式为：
每次迭代后，i与j累加，并循环之前步骤；
趋于稳定后，Drescali(i)以及校准输出结果Doutcali(i)为：
获得校准后的最终结果Doutcali(i)，即ADC最终校准后的输出。
本发明的进一步改进在于，所述校准方法中，280～320个j周期后趋于稳定。
本发明的一种用于高速模数转换器的误差校准系统，包括：
三类输出获取模块，用于通过在ADC第一级MDAC结构中加入伪随机注入模块，改变其传递函数，获得第一级MDAC数字输出、伪随机码注入模块输出及ADC其余模块数字输出三类输出；其中，伪随机注入模块采用均匀伪随机注入方式，使得在伪随机注入的周期内0和1的数量绝对相等；
误差系数获取模块，用于将获得的三类输出作为信号输入，构造与ADC采样电容失配情况相关的平行四边形高度参数函数，进行对应LMS算法迭代，获得收敛的电容失配误差系数；构造与ADC运算放大器增益误差相关的增益统计参数函数，进行对应LMS算法迭代，获得收敛的增益误差系数；
修正模块，用于采用获得的电容失配误差系数和增益误差系数修正ADC最终输出，用于提高因非理想误差恶化的ADC各项性能。
其中，所述伪随机注入模块采用均匀伪随机注入方式，具体包括：
序列为m的序列产生器，用于产生周期固定为2m-1-1的循环数序，负责产生一组奇数周期伪随机数；
2m-1的位移位寄存器，用于产生固定为二进制2m-1-1个1和一个0的固定循环数序，负责将奇数的伪随机数序列循环偶数次，用以均匀随机数中的1和0的数量，使1和0的数量绝对相等；
基本逻辑单元，用于将奇数周期伪随机数数值取反，并与2m-1位移位计数器做逻辑与非运算，将2m-1-1周期循环序列改进为产生一个(2m-1-1)*2m-1周期的序列；其中，0与1的数量均为(2m-1-1)*2m-2，“1”输出对应PN值为1，“0”输出对应PN值为-1，用于保证伪随机数PN的期望为0。
进一步地，误差系数获取模块中：
利用电容失配对传递函数的影响，通过伪随机PN注入和实际传递区域DX、在大的校准周期搜寻校准平行四边形左上角最大值和右下最小值Dres,max、Dres,min，构造高度差异函数H(DX)、
构造平行四边形高度参数函数
与采样电容失配误差成线性关系；
通过LMS迭代，得到稳定的电容失配误差系数；
将伪随机码注入模块加入ADC的MDAC中，利用ADC数字输出D1、PN、Dres来构造特殊函数
构造增益统计参数函数
利用伪随机数期望为0的特点，使得增益统计参数函数
与增益误差成线性关系，再通过LMS迭代，等待若干校准周期后系数收敛稳定，获得收敛的增益误差系数；
修正模块中：
通过收敛的电容失配误差系数校准因芯片实际加工的电容失配导致的ADC性能恶化；
使收敛的增益误差系数接近实际误差值，校准由运算放大器有限增益误差对ADC各项性能的影响。
与现有技术相比，本发明具有以下有益效果：
尽可能地利用校准方法修正放大器的增益误差和电容失配误差，是目前提高高速ADC性能的主要方式。而已有校准方法多局限于单一误差校准，且需要打断ADC正常工作周期，不利于高速ADC的快速响应和输出精度的提升。为了提升高速ADC的动态性能，同时突破已有校准方法的固有难题，本发明提出了一种基于全数字模块实现的后台校准方法。本发明在不引入模拟冗余模块的前提下，在不打断ADC正常工作的周期的情况下，可以校准高速ADC的有限增益误差和电容失配误差，快速有效地提高ADC各项性能指标。本发明提供的方法实现方式简单，对ADC电路的模拟电路修改仅为在第一级MDAC里面加入由简单逻辑单元构成的均匀伪随机码注入模块。本发明校准方法为全数字后台实现，不打断ADC工作周期的情况下，能够将影响ADC性能的增益误差和电容失配误差消除，快速有效地提升高速ADC的各项指标，能更好地满足5G通讯对设备的信号处理精度的发展的需要。
本发明提出了均匀伪随机码注入方法。目前的伪随机数产生多为M序列产生法，由于M序列的每个序列循环周期中1的个数比0的个数多1个，所以传统M序列所产生的伪随机数每周期期望不为0，不能满足统计型校准对随机数期望为0的要求；另外，直接用于通讯领域的M序列长度较大，不利于校准模块集成，若M序列较小时，1和0间的差异会使算法非常敏感，无法直接用于统计型校准方法。本发明提出的均匀伪随机码注入模块，利用简单逻辑组合和寄存器构成，且每循环周期能够输出均匀的1(PN＝1)和0(PN＝-1)，以满足统计型校准方法需要。
本发明提出了采样电容阵列失配校准方法。由于制造工艺的原因，高速ADC中采样电容存在工艺失配；采样电容的比值误差，使得ADC的各项性能恶化。本发明中，利用电容失配对传递函数的影响，采样一种伪随机注入、大周期搜寻边界，构造高度差异函数，并进行LMS迭代的校准方法，能够有效地降低因电容失配导致的ADC性能恶化。
本发明提出了运放有限增益误差校准方法。由于高速ADC的放大器增益有限，对余量信号放大过程会引入增益误差。本发明提出了基于伪随机注入的统计型校准方法，利用伪随机数与信号无关，统计期望为0的特性，利用已有ADC数字输出构造统计特殊函数，分离增益误差，并进行LMS迭代，从而校准由运算放大器有限增益对ADC各项性能的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面对实施例或现有技术描述中所需要使用的附图做简单的介绍；显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的校准方法原理示意图；
图2是本发明实施例中，均匀伪随机码注入模块原理示意图；
图3是本发明实施例中，MDAC传递函数改进方式示意图；
图4是本发明实施例的一种用于高速模数转换器的误差校准方法的流程示意框图；
图5是本发明实施例中，系数稳定收敛仿真结果示意图；
图6是本发明实施例中，应用本发明校准方法的ADC校准前后各项性能仿真结果对比示意图。
具体实施方式
为使本发明实施例的目的、技术效果及技术方案更加清楚，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例是本发明一部分实施例。基于本发明公开的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，都应属于本发明保护的范围。
请参阅图1，本发明所提出的校准方法实现原理如图1所示。本发明实施例的高速ADC电路模型，包含由采样电容阵列失配产生的电容失配误差以及运算放大器的增益误差的实际的模型，在此基础上应用本校准方法，可以有效地提高ADC各项性能。
本发明所提出的校准方法原理总体概括为：在不改变高速ADC其余模拟电路结构的基础上，在ADC的第一级MDAC结构中，通过所提出的均匀伪随机码注入方法，将第一级MDAC中的传递函数进行小幅度改变。在ADC每不同周期采用的输入信号Vin的作用下，校准方法利用第一级MDAC数字输出D1、均匀伪随机码注入模块输出PN、ADC其余模块数字输出Dres作为校准方法的输入，通过构造与误差相关的函数，进行算法迭代校准，并输出最终修正后的ADC结果，以提高因非理想误差恶化的ADC各项性能。
本发明所提出的校准方法主要分为三部分子方法：即均匀伪随机码注入方法，增益误差校准方法和采样电容失配误差校准方法。
请参阅图2，均匀伪随机码注入方法的基本原理为：本发明所提出的均匀伪随机码注入方法在第一级MDAC中加入一种均匀伪随机码注入模块，其结构包括：序列为m的序列产生器、2m-1的位移位寄存器和基本逻辑单元。
序列产生器负责产生周期固定为2m-1-1的循环数序，负责产生一组奇数周期伪随机数；2m-1位移位计数器产生固定为二进制2m-1-1个1和一个0的固定循环数序，负责将伪随机周期为奇数的伪随机数序列循环偶数次，用以均匀伪随机中的1和0的数量，使其在一个大循环周期内的数量绝对相等。
序列产生器将奇数周期伪随机数数值取反，并与2m-1位移位计数器做逻辑与非运算，将2m-1-1周期循环序列改进为产生一个(2m-1-1)*2m-1周期的序列，其中0与1的数量均为(2m-1-1)*2m-2，即为周期为(2m-1-1)*2m-1的伪随机循环序列。其中，均匀伪随机码注入模块的“1”输出对应PN值为1，“0”输出对应PN值为-1，用以保证伪随机数PN的期望为0。
本发明实施例所提出均匀伪随机码注入模块所包含的三个部分均由D触发器和组合逻辑等标准CMOS数字逻辑电路构成，结构简易，面积小，易于植入ADC模拟模块中小型化集成。
请参阅图3，本发明提出的增益误差校准方法和采样电容失配误差校准方法的原理如下：
将ADC每个量化周期输出的D1(i)，PN(i)，Dres(i)给入所提出的误差校准方法中。其中，对应MDAC数字输出D1(i)，均匀伪随机码注入模块输出PN(i)，ADC其余数字输出结果Dres(i)。。
假如输入信号处于校准区间区域范围内，对应同一输入信号，随着伪随机码变化，MDAC所处的数字区间和余量值发生改变，但冗余位结构使得最终相加结果不会发生变化，若信号处于实际传递区域DX所在区域，则对应MDAC数字输出D1可以表示为：
本发明所提出的方法包含两组误差校准系数，即增益误差校准系数
和电容失配误差校准系数
其中，DX∈(-2N+1,-2N+2,...,-1,0,1,...,2N-2,2N-1)，
对应的ADC余量Dres修正为：
最终ADC输出Dout修正为：
请参阅图3，为包含校准方法的流水线型ADC中的MDAC模块传递函数。电容失配校准的原理为，利用所提出的均匀伪随机码注入模块产生的PN＝1和PN＝-1两组传递曲线，在经过约106的数量级迭代周期，即可认为在每个实际传递区域DX的平行四边形区域范围内具有足够多的统计样本，分别对应每个DX区域内的校准平行四边形两个边的精确近似数值，即校准平行四边形左上角最大值Dres,max(DX(i),-1)以及右下角最小值Dres,min(DX(i)+1,+1)。
校准平行四边形左上角最大值和右下角最小值两者的高度差为H(DX(i))，与电容失配导致的传递误差相关。所提出的方法以最边界区域的高度差做参考，将所有实际传递区域的高度差与最边界区域的高度差H(-2N+1)做平均值减法，即可得到每个传递区域与最边界区域的高度差的差异平均值
在此基础上，本方法提出一种平行四边形高度参数函数，即
其与位于DX区域的电容失配误差成线性关系。利用LMS迭代，使电容失配误差校准系数
逐步逼近实际误差值，进而迭代收敛稳定。μc为电容误差迭代步长。
迭代公式可以表示为：
增益误差校准的原理为，本校准方法构造一类变量
仅由ADC给入的已知量D1，PN，Dres构成在此基础上构造一种增益统计参数函数，即
利用统计学伪随机数期望为0的特点，使本算法提出的增益统计参数
与增益误差成线性关系，利用LMS迭代，使增益误差校准系数
接近实际误差值，进而收敛稳定。利用LMS方式迭代，可以得到关于一阶误差系数的迭代方程：
请参阅图4，本发明实施例的高速模数转换器的误差校准方法实现，包括以下步骤：
首先，在ADC的第一级MDAC电路结构中加入所提出的均匀伪随机码注入模块。
请参阅图2，本发明实施例为m＝5的具体实施例。序列产生器负责产生周期固定为15的数组000010100110111的循环数序；16位移位计数器产生固定为1111111111111110的固定循环数序。所提出的M序列模块将M序列伪随机数值取反，并与16位移位计数器做逻辑与运算，将15周期循环序列改进为产生一个240周期的序列，其中0与1的数量均为120，即为周期为240的伪随机循环序列，其值参考图2。
其次，在ADC系统后端加入由硬件描述语言综合生成，数字逻辑单元组成的全数字误差校准模块。全数字误差校准模块输入为对应ADC每个量化周期输出的D1(i)，PN(i)，Dres(i)。其中，对应MDAC数字输出D1(i)，均匀伪随机码注入模块输出PN(i)，ADC其余数字输出结果Dres(i)。若ADC的第一级MDAC的有效量化位数为N，则全数字误差校准模块所包含的中间变量有
Dres,max、Dres,min、H(DX)、
等。最后，经过若干ADC采样周期后(约3×106)，校准算法各项系数趋于稳定，此时全数字误差校准模块的输出Doutcali(i)即作为校准后的ADC最终数字输出结果。
再次，在第一级MDAC加入由D触发器和时序逻辑门构成的均匀伪随机码注入模块后，均匀伪随机码注入模块跟随着ADC采样时钟，产生第i个周期的均匀伪随机数PN(i)，第一级MDAC根据PN(i)产生的对应传递函数，量化输入Vin(i)为第一级MDAC数字输出D1(i)。ADC其余模块将第一级MDAC的模拟余量量化为Dres(i)。
再次，将第i个小周期下的D1(i)，PN(i)，Dres(i)给入全数字误差校准模块，并计算第i个周期下的校准中间变量，包括与i对应的
DX(i)。
全数字误差校准模块每累加3×106个i为一个新的大校准周期j，并重置i＝0。每个j周期下，比较Dres(i)得到对应每个DX(i)下的Dres,max(DX(i),-1)(j)、Dres,min(DX(i)+1,+1)(j)；并计算出H(DX(i),j)、
当高速ADC在第i个周期获得ADC量化的原始数据D1(i)，PN(i)，Dres(i)时，且此时的i周期属于大周期j的i集合，即i∈ψj(i)，在第i个小周期，第j个大周期下的所需的各个中间计算公式为：
全数字误差校准模块含有LMS迭代计算函数，让误差校准系数每个周期逐步接近稳定。在第i个小周期，第j个大周期下的LMS迭代公式为：
最后，模块每次迭代后，i与j累加，并循环之前校准步骤。所提出的校准方法约300个j周期后趋于稳定，得到与实际误差系数极为接近的校准系数
此后采样周期内，校准系数均在极小幅度内波动，对校准输出几乎不构成影响。此时Drescali(i)以及校准模块输出结果Doutcali(i)为：
此时即可得到校准后的最终结果Doutcali(i)，即ADC最终校准后的输出。
请参阅图5，图5为采用本方法校准前后的动态特性验证结果示例。所提出的校准方法基于一类12Bit、100MSps采样速度下的流水线型ADC模型进行验证。所用ADC模型包含2.5bit每级的MDAC结构，所给出的第一级MDAC的放大器为60dB的有限增益误差，给入一频率为4.59MHz的理想输入信号，输入信号幅度为满ADC量程。同时MDAC电容阵列所采用的电容参考180nm标准工艺的电容失配情况，给定为服从标准差为σ＝1.5‰的高斯分布的随机容值，即模拟工艺加工造成的电容失配误差。在此条件下，利用所提出的校准方法进行仿真验证。仿真时，LMS迭代补偿选取μ1＝0.0001、μc＝0.05。
请参阅图6，从校准前后的仿真结果可以看出，增益误差校准系数
和电容失配校准系数
在j＝300时均趋于稳定，即校准模块可在此周期(时刻)后稳定收敛。参照图6，此时对应j＝300时的校准前后结果对比，可见所提出的校准方法可以将原始ADC输出的各项动态性能由SFDR＝56.1dB、THD＝-55.3dB、SNR＝55.8dB、SNDR＝52.5dB、ENOB＝8.44dB提升至SFDR＝78.2dB、THD＝-76.7dB、SNR＝72.8dB、SNDR＝71.3dB、ENOB＝11.56dB。
从图5和6的仿真示例可以看出，相比传统校准方法增益误差，所提出的校准方法的特点在于，本发明的增益误差校准方法所进行的小周期迭代，和同时电容失配校准进行大周期迭代互不影响，这种方法极大地提升了校准数字后台模块的校准效率，校准周期快，精度高。本方法所提出的电容失配校准无需等待一阶误差系数稳定，即不受其余误差系数校准的干扰，因而具有较快的收敛速度和稳定性，同时利用校准平行四边形区域的内侧高度差，可以极大地降低增益非线性误差对于电容失配的影响，提高了校准后ADC各项性能，缩短校准稳定所需时间。
本发明所涉及的专业术语说明：
ADC：Analog to Digital Converter，模数转换器。
MDAC：Multiplying Digital to Analog Converter，余量增益数模转换器。
PN：Pseudo-random Noise，伪随机噪声码。
LMS：Least Mean Square，最小均方算法，自适应滤波算法。
SNR：Signal-to-Noise Ratio，信号噪声比。
SFDR：Spurious Free Dynamic range，无杂散动态范围。
SNDR：Signal-to-Noise Distortion Ratio，信号噪声失真比。
ENOB：Effective Number Of Bits，有效位数。
THD：Total Harmonic Distortion，总谐波失真。
综上，本发明公开了一种新型的高速模数转换器的误差校准方法，主要用于提高高速模数转换器的各项性能指标。本发明公开的误差校准方法由均匀伪随机码注入方法、运算放大器增益误差校准方法和采样电容阵列失配校准方法三部分结合构成。均匀伪随机码注入方法克服了传统M序列需要较长序列长度来获得均衡性的难题，适合于统计型校准方法对伪随机的需求；本发明提出的均匀伪随机码注入模块均由D触发器和简单逻辑门构成，结构简易，面积小，易于植入ADC模拟模块中小型化集成。本发明提出的增益误差校准方法，进行的小周期迭代，和同时进行的电容失配校准迭代互不影响，这种方法极大地提升了校准数字后台模块的校准效率，校准周期快，精度高。本方法所提出的电容失配校准方法，利用校准平行四边形区域的内侧高度差，可以极大地降低增益非线性误差对于电容失配的影响，且其不受其余误差系数校准的干扰，因而具有较快的收敛速度和稳定性。本发明公开的误差校准方法所对应的模拟电路改动规模极小，校准精度高，收敛速度快，适用性强，可以有效提高高速模数转换器各项性能，适用于5G高速通讯应用发展的需要。
高速流水线型ADC是高速ADC的主要架构之一，其量化性能严重依赖于MDAC中的放大器性能和余数电容阵列精度。尽可能地利用校准方法修正放大器的增益误差和电容失配误差，是目前提高高速流水线型ADC性能的主要方式。而已有校准方法多局限于单一误差校准，且需要打断ADC正常工作周期，不利于高速ADC的快速响应和输出精度的提升。为了提升高速ADC的动态性能，同时突破已有校准方法的固有难题，本发明提出了一种基于全数字模块实现的后台校准方法。在不引入模拟冗余模块的前提下，在不打断ADC正常工作的周期的情况下，可以校准高速ADC的有限增益误差和电容失配误差，快速有效地提高ADC各项性能指标。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。
Claims (10)
1.一种用于高速模数转换器的误差校准方法，其特征在于，包括以下步骤：
在ADC第一级MDAC结构中加入伪随机注入模块，改变其传递函数，获得第一级MDAC数字输出、伪随机码注入模块输出及ADC其余模块数字输出三类输出；其中，伪随机注入模块采用均匀伪随机注入方式，使得在伪随机注入的周期内0和1的数量绝对相等；
将获得的三类输出作为信号输入，构造与ADC采样电容失配情况相关的平行四边形高度参数函数，进行对应LMS算法迭代，获得收敛的电容失配误差系数；构造与ADC运算放大器增益误差相关的增益统计参数函数，进行对应LMS算法迭代，获得收敛的增益误差系数；
采用获得的电容失配误差系数和增益误差系数修正ADC最终输出，用于提高因非理想误差恶化的ADC各项性能。
2.根据权利要求1所述的一种用于高速模数转换器的误差校准方法，其特征在于，所述伪随机注入模块采用均匀伪随机注入方式，具体包括：
序列为m的序列产生器，用于产生周期固定为2m-1-1的循环数序，负责产生一组奇数周期伪随机数；
2m-1的位移位寄存器，用于产生固定为二进制2m-1-1个1和一个0的固定循环数序，负责将奇数的伪随机数序列循环偶数次，用以均匀随机数中的1和0的数量，使1和0的数量绝对相等；
基本逻辑单元，用于将奇数周期伪随机数数值取反，并与2m-1位移位计数器做逻辑与非运算，将2m-1-1周期循环序列改进为产生一个(2m-1-1)*2m-1周期的序列；其中，0与1的数量均为(2m-1-1)*2m-2，“1”输出对应PN值为1，“0”输出对应PN值为-1，用于保证伪随机数PN的期望为0。
3.根据权利要求1所述的一种用于高速模数转换器的误差校准方法，其特征在于，所述构造与ADC采样电容失配情况相关的平行四边形高度参数函数，进行对应LMS算法迭代，获得收敛的电容失配误差系数，具体包括：
利用电容失配对传递函数的影响，通过伪随机PN注入和实际传递区域DX、在大的校准周期搜寻校准平行四边形左上角最大值和右下最小值Dres,max、Dres,min，构造高度差异函数H(DX)、
构造平行四边形高度参数函数
与采样电容失配误差成线性关系；
通过LMS迭代，得到稳定的电容失配误差系数。
4.根据权利要求3所述的一种用于高速模数转换器的误差校准方法，其特征在于，所述构造与ADC运算放大器增益误差相关的增益统计参数函数，进行对应LMS算法迭代，获得收敛的增益误差系数，具体包括：
将伪随机码注入模块加入ADC的MDAC中，利用ADC数字输出D1、PN、Dres来构造特殊函数
构造增益统计参数函数
利用伪随机数期望为0的特点，使得增益统计参数函数
与增益误差成线性关系，再通过LMS迭代，等待若干校准周期后系数收敛稳定，获得收敛的增益误差系数。
5.根据权利要求4所述的一种用于高速模数转换器的误差校准方法，其特征在于，所述采用获得的电容失配误差系数和增益误差系数修正ADC最终输出，用于提高因非理想误差恶化的ADC各项性能，具体包括：
通过收敛的电容失配误差系数校准因芯片实际加工的电容失配导致的ADC性能恶化；
使收敛的增益误差系数接近实际误差值，校准由运算放大器有限增益误差对ADC各项性能的影响。
6.根据权利要求5所述的一种用于高速模数转换器的误差校准方法，其特征在于，所需的各个中间计算量：
LMS迭代公式为：
每次迭代后，i与j累加，并循环之前步骤；
趋于稳定后，Drescali(i)以及校准输出结果Doutcali(i)为：
获得校准后的最终结果Doutcali(i)，即ADC最终校准后的输出。
7.根据权利要求6所述的一种用于高速模数转换器的误差校准方法，其特征在于，所述校准方法中，280～320个j周期后趋于稳定。
8.一种用于高速模数转换器的误差校准系统，其特征在于，包括：
三类输出获取模块，用于通过在ADC第一级MDAC结构中加入伪随机注入模块，改变其传递函数，获得第一级MDAC数字输出、伪随机码注入模块输出及ADC其余模块数字输出三类输出；其中，伪随机注入模块采用均匀伪随机注入方式，使得在伪随机注入的周期内0和1的数量绝对相等；
误差系数获取模块，用于将获得的三类输出作为信号输入，构造与ADC采样电容失配情况相关的平行四边形高度参数函数，进行对应LMS算法迭代，获得收敛的电容失配误差系数；构造与ADC运算放大器增益误差相关的增益统计参数函数，进行对应LMS算法迭代，获得收敛的增益误差系数；
修正模块，用于采用获得的电容失配误差系数和增益误差系数修正ADC最终输出，用于提高因非理想误差恶化的ADC各项性能。
9.根据权利要求8所述的一种用于高速模数转换器的误差校准系统，其特征在于，所述伪随机注入模块采用均匀伪随机注入方式，具体包括：
序列为m的序列产生器，用于产生周期固定为2m-1-1的循环数序，负责产生一组奇数周期伪随机数；
2m-1的位移位寄存器，用于产生固定为二进制2m-1-1个1和一个0的固定循环数序，负责将奇数的伪随机数序列循环偶数次，用以均匀随机数中的1和0的数量，使1和0的数量绝对相等；
基本逻辑单元，用于将奇数周期伪随机数数值取反，并与2m-1位移位计数器做逻辑与非运算，将2m-1-1周期循环序列改进为产生一个(2m-1-1)*2m-1周期的序列；其中，0与1的数量均为(2m-1-1)*2m-2，“1”输出对应PN值为1，“0”输出对应PN值为-1，用于保证伪随机数PN的期望为0。
10.根据权利要求8所述的一种用于高速模数转换器的误差校准系统，其特征在于，
误差系数获取模块中：
利用电容失配对传递函数的影响，通过伪随机PN注入和实际传递区域DX、在大的校准周期搜寻校准平行四边形左上角最大值和右下最小值Dres,max、Dres,min，构造高度差异函数H(DX)、
构造平行四边形高度参数函数
与采样电容失配误差成线性关系；
通过LMS迭代，得到稳定的电容失配误差系数；
将伪随机码注入模块加入ADC的MDAC中，利用ADC数字输出D1、PN、Dres来构造特殊函数
构造增益统计参数函数
利用伪随机数期望为0的特点，使得增益统计参数函数
与增益误差成线性关系，再通过LMS迭代，等待若干校准周期后系数收敛稳定，获得收敛的增益误差系数；
修正模块中：
通过收敛的电容失配误差系数校准因芯片实际加工的电容失配导致的ADC性能恶化；
使收敛的增益误差系数接近实际误差值，校准由运算放大器有限增益误差对ADC各项性能的影响。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911267907.3A CN110880935A (zh) | 2019-12-11 | 2019-12-11 | 一种用于高速模数转换器的误差校准方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911267907.3A CN110880935A (zh) | 2019-12-11 | 2019-12-11 | 一种用于高速模数转换器的误差校准方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110880935A true CN110880935A (zh) | 2020-03-13 |
Family
ID=69730951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911267907.3A Pending CN110880935A (zh) | 2019-12-11 | 2019-12-11 | 一种用于高速模数转换器的误差校准方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110880935A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111900983A (zh) * | 2020-06-22 | 2020-11-06 | 东南大学 | 一种基于相关的sar adc电容失配误差的后台校准方法 |
| CN114465622A (zh) * | 2022-02-11 | 2022-05-10 | 中国科学院微电子研究所 | 一种流水线模数转换器误差提取方法、装置、设备及介质 |
| CN114584140A (zh) * | 2022-02-21 | 2022-06-03 | 中国科学院微电子研究所 | 一种级间增益误差校准方法、装置、设备及介质 |
| CN115529039A (zh) * | 2022-11-29 | 2022-12-27 | 奉加微电子（昆山）有限公司 | 流水线型adc线性及非线性误差的校准方法、系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160182073A1 (en) * | 2014-12-17 | 2016-06-23 | Analog Devices, Inc. | Efficient calibration of errors in multi-stage analog-to-digital converter |
-
2019
- 2019-12-11 CN CN201911267907.3A patent/CN110880935A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160182073A1 (en) * | 2014-12-17 | 2016-06-23 | Analog Devices, Inc. | Efficient calibration of errors in multi-stage analog-to-digital converter |
Non-Patent Citations (1)
| Title |
|---|
| 董嗣万: "高速流水线模数转换器结构优化及数字校准技术研究", 《中国优秀博硕士学位论文全文数据库（博士）信息科技辑》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111900983A (zh) * | 2020-06-22 | 2020-11-06 | 东南大学 | 一种基于相关的sar adc电容失配误差的后台校准方法 |
| CN114465622A (zh) * | 2022-02-11 | 2022-05-10 | 中国科学院微电子研究所 | 一种流水线模数转换器误差提取方法、装置、设备及介质 |
| CN114584140A (zh) * | 2022-02-21 | 2022-06-03 | 中国科学院微电子研究所 | 一种级间增益误差校准方法、装置、设备及介质 |
| CN115529039A (zh) * | 2022-11-29 | 2022-12-27 | 奉加微电子（昆山）有限公司 | 流水线型adc线性及非线性误差的校准方法、系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110880935A (zh) | 一种用于高速模数转换器的误差校准方法及系统 | |
| CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
| CN111654285B (zh) | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 | |
| CN108134606B (zh) | 一种基于数字校准的流水线adc | |
| CN109347477B (zh) | 一种逐次逼近型模数转换器权重校准方法 | |
| US9843337B1 (en) | Background flash offset calibration in continuous-time delta-sigma ADCS | |
| CN109150183B (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
| US11652491B2 (en) | High-pass shaped dither in continuous-time residue generation systems for analog-to-digital converters | |
| CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
| CN111565042B (zh) | 一种适用于两步式adc的校正方法 | |
| JPH11274927A (ja) | パイプライン接続ａ／ｄ変換器のためのデジタル自己較正方式 | |
| WO2016119133A1 (zh) | 一种用于高精度模数转换器中的抖动电路 | |
| US9912342B2 (en) | Flash analog-to-digital converter calibration | |
| CN113037287A (zh) | 一种高精度逐次逼近性模数转换器的后台校准方法及系统 | |
| CN110768671B (zh) | 一种用于逐次逼近型模数转换器的片外校准方法及系统 | |
| CN106899300A (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
| CN113114247A (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
| CN112234989A (zh) | 一种基于动态单元匹配的模数转换器数字校准电路 | |
| CN109462399B (zh) | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 | |
| CN115642915B (zh) | 一种流水线逐次逼近型adc位权校准系统和方法 | |
| CN114070314B (zh) | 流水线逐次逼近型adc的级间增益误差校准方法和系统 | |
| CN116015292A (zh) | 一种基于全连接神经网络的adc校准方法 | |
| CN114584140B (zh) | 一种级间增益误差校准方法、装置、设备及介质 | |
| Asano et al. | An offset distribution modification technique of stochastic flash ADC | |
| Du et al. | Capacitor mismatch calibration of a 16-bit SAR ADC using optimized segmentation and shuffling scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200313 |