CN115642915B - 一种流水线逐次逼近型adc位权校准系统和方法 - Google Patents
一种流水线逐次逼近型adc位权校准系统和方法 Download PDFInfo
- Publication number
- CN115642915B CN115642915B CN202211659836.3A CN202211659836A CN115642915B CN 115642915 B CN115642915 B CN 115642915B CN 202211659836 A CN202211659836 A CN 202211659836A CN 115642915 B CN115642915 B CN 115642915B
- Authority
- CN
- China
- Prior art keywords
- calibration
- bit
- stage
- amplifier
- dac module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种流水线逐次逼近型ADC位权校准系统,包括第一级量化单元、放大器、第二级量化单元、后台增益校准控制逻辑电路、前台位权校准控制逻辑电路和数字重构模块。本发明能够在不使用高精度共模电平的情况下对大小DAC结构中的电容失配进行校准,节省了电路成本;同时可以使ADC在前台校准时第一级生成的余量电压范围与后台校准时余量范围相同,保证了前后台校准放大器的正常工作;使用的校准切换方案可以自动抵消失调电压对位权的影响。并通过伪随机信号注入后台跟随放大器增益的变化,将前台校准和后台校准相结合得到实时的位权。
Description
技术领域
本发明涉及数模混合集成电路技术领域,具体而言涉及一种流水线逐次逼近型ADC位权校准系统和方法。
背景技术
流水线逐次逼近型(Pipelined-SAR)ADC结合了流水线型(Pipelined)ADC的高速特性和逐次逼近型(SAR)ADC的低功耗特性被广泛应用。但量化误差、电容失配、放大器增益误差等非理想因素仍限制了Pipelined-SAR ADC的精度。
Pipelined-SAR ADC通过级间放大器连接前后两级SAR,放大器的性能直接影响了整体ADC的性能。目前已有多种放大器增益误差校准方法被提出,其中伪随机信号注入可以通过在数字域迭代计算跟踪放大器的增益变化,具有电路结构简单,功耗较低的优点。然而伪随机PN信号的注入会增加第一级生成的余量电压的范围,影响放大器的线性度,需要占用较多的冗余范围。传统的伪随机信号校准方法,伪随机信号被注入到所有电容上,收敛速度较慢,硬件开销大。
对于电容失配校准,目前主要有在模拟域和在数字域校准两种方法。模拟域的校准需要增加大量额外的模拟电路,结构较为复杂。而数字域校准不需要增加过多的模拟电路,结构简单且功耗较低,成为目前电容失配校准的主流。数字域电容失配校准通过数字模块强制CDAC进行切换以实现校准的目的。传统的校准方案需要使用三个电平进行切换,即电源VDD、地GND和共模电平VCM,若这三个电平在切换过程中波动较大,则会引入误差,降低电容失配校准的精度。因此往往需要增加额外的电路来保证增加的VCM电压的精度,增加了电路的成本和功耗。
发明内容
本发明针对现有技术中的不足,提供一种流水线逐次逼近型ADC位权校准系统和方法,可以在不使用高精度共模电平的情况下对大小DAC结构中的电容失配进行校准,节省了电路成本;同时可以使ADC在前台校准时第一级生成的余量电压范围与后台校准时余量范围相同,保证了前后台校准放大器的正常工作;使用的校准切换方案可以自动抵消失调电压对位权的影响。并通过伪随机信号注入后台跟随放大器增益的变化,将前台校准和后台校准相结合得到实时的位权。
为实现上述目的,本发明采用以下技术方案:
一种流水线逐次逼近型ADC位权校准系统,所述流水线逐次逼近型ADC位权校准系统包括第一级量化单元、放大器、第二级量化单元、后台增益校准控制逻辑电路、前台位权校准控制逻辑电路和数字重构模块;
所述第一级量化单元包括第一DAC模块和第二DAC模块,第一DAC模块的电容值小于第二DAC模块的电容值;第一DAC模块和第二DAC模块同时对信号进行采样,第一DAC模块量化完成后,输出第一级数字码至数字重构模块的同时,根据得到的第一级数字码切换第二DAC模块生成余量电压,生成的余量电压和第二DAC模块对应的位权有关,余量电压经过放大器放大后传输到第二级量化单元进行量化;
所述前台位权校准控制逻辑电路用于在ADC进入正常工作状态前,对第二DAC模块的电容失配进行前台校准;具体地,将第二DAC模块的最高位至倒数第二位电容等分为两部分,通过外部数字模块强制切换以生成和电容对应实际权重有关的余量电压,经过放大器放大和第二级量化单元第二级量化后,输出相应的第二级数字码至数字重构模块,根据第二级数字码计算得到第二DAC模块的位权;
所述后台增益校准控制逻辑电路通过在第二DAC模块中注入伪随机PN信号实时跟随放大器的增益变化,对放大器进行后台校准;
所述数字重构模块将后台校准得到的放大器的实际增益与前台校准得到的第二DAC模块的位权之间的比例关系相结合,得到实时的位权,再结合第一级数字码和第二级数字码对信号进行重构。
为优化上述技术方案,采取的具体措施还包括:
进一步地,所述前台位权校准控制逻辑电路的位权校准过程包括以下步骤:
将第二DAC模块的最高位至倒数第二位电容等分为两部分:CH2至CHn以及CL2至CLn,最后1/n单位电容用于PN注入,同时增加k/n单位电容用于控制校准时生成的余量范围,其中;在ADC正常工作状态时,CH2至CHn以及CL2至CLn分别合并为C2至Cn进行切换;
校准开始时,N端与P端互补,CH2至CHn与下极板接电源VDD,其余电容下极板接地线GND;校准的位权时,将下极板电压从VDD切换到GND,此时第一级生成的余量电压为,其中Ctot为第一级总电容,VDD为电源电压,VOS为失调电压,经过放大器放大后被第二级量化,得到对应数字码;之后校准其他电容时,保持切换到GND的状态,用于抵消失调电压;校准的位权时,将下极板电压从GND切换到VDD,此时生成余量电压为,对应数字码,计算得到的权重为,失调电压已经被抵消;未拆分的校准切换方式和相同;
对CH2至CHn以及CL2至CLn进行校准,通过切换生成余量,经过放大器放大后被第二级量化得到对应的数字码:
其中,DL2至DLn表示电容CL2至CLn对应位权的数字码,DH2至DHn表示电容CH2至CHn对应位权的数字码,D表示该电压经过第二级量化后得到的数字码,G表示放大器增益,Ctot为第一级总电容,VDD为电源电压,VOS表示失调电压,
计算得到位权:
;
其中,W2至Wn表示电容C2至电容Cn的位权;
后台伪随机PN信号注入用于跟踪放大器增益变化,并结合前台校准得到的位权之间的比例关系计算得到实时的位权。
本发明还提及一种基于前述系统的流水线逐次逼近型ADC位权校准方法,所述校准方法包括以下步骤:
S1,第一DAC模块和第二DAC模块同时对信号进行采样,第一DAC模块量化完成后,输出第一级数字码至数字重构模块的同时,根据得到的第一级数字码切换第二DAC模块生成余量电压,生成的余量电压和第二DAC模块对应的位权有关,余量电压经过放大器放大后传输到第二级量化单元进行量化;
S2,在ADC进入正常工作状态前,对第二DAC模块的电容失配进行前台校准;具体地,将第二DAC模块的最高位至倒数第二位电容等分为两部分,通过外部数字模块强制切换以生成和电容对应实际权重有关的余量电压,经过放大器放大和第二级量化单元第二级量化后,输出相应的第二级数字码至数字重构模块,根据第二级数字码计算得到第二DAC模块的位权;
S3,后台增益校准控制逻辑电路通过在第二DAC模块中注入伪随机PN信号实时跟随放大器的增益变化,对放大器进行后台校准;
S4,将后台校准得到的放大器的实际增益与前台校准得到的第二DAC模块的位权之间的比例关系相结合,得到实时的位权,再结合第一级数字码和第二级数字码对信号进行重构。
进一步地,步骤S2中,在ADC进入正常工作状态前,对第二DAC模块的电容失配进行前台校准的过程包括以下步骤:
将第二DAC模块的最高位至倒数第二位电容等分为两部分:CH2至CHn以及CL2至CLn,最后1/n单位电容用于PN注入,同时增加k/n单位电容用于控制校准时生成的余量范围,其中;在ADC正常工作状态时,CH2至CHn以及CL2至CLn分别合并为C2至Cn进行切换;
校准开始时,N端与P端互补,CH2至CHn与下极板接VDD,其余电容下极板接GND;校准的位权时,将下极板电压从VDD切换到GND,此时第一级生成的余量电压为,经过放大器放大后被第二级量化,得到对应数字码;之后校准其他电容时,保持切换到GND的状态,用于抵消失调电压;校准的位权时,将下极板电压从GND切换到VDD,此时生成余量电压为,对应数字码,计算得到的权重为,失调电压已经被抵消;未拆分的校准切换方式和相同;
对CH2至CHn以及CL2至CLn进行校准,通过切换生成余量,经过放大器放大后被第二级量化得到对应的数字码:
计算得到位权:
;
后台伪随机PN信号注入用于跟踪放大器增益变化,并结合前台校准得到的位权之间的比例关系计算得到实时的位权。
本发明的有益效果是:
第一,本发明的流水线逐次逼近型ADC位权校准系统和方法,可以在不使用高精度共模电平的情况下对大小DAC结构中的电容失配进行校准,节省了电路成本。
第二,本发明的流水线逐次逼近型ADC位权校准系统和方法,可以使ADC在前台校准时第一级生成的余量电压范围与后台校准时余量范围相同,保证了前后台校准放大器的正常工作。
第三,本发明的流水线逐次逼近型ADC位权校准系统和方法,使用的校准切换方案可以自动抵消失调电压对位权的影响。并通过伪随机信号注入后台跟随放大器增益的变化,将前台校准和后台校准相结合得到实时的位权。
附图说明
图1是本发明实施例的流水线逐次逼近型ADC位权校准方法的结构框图;
图2是电容失配校准具体切换方案;
图3是MATLAB仿真得到的频谱图,其中(a)为校准前频谱图,(b)为校准后频谱图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。
需要注意的是,发明中所引用的如“上”、“下”、“左”、“右”、“前”、“后”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
本实施例公开了一种流水线逐次逼近型ADC位权校准系统,所述流水线逐次逼近型ADC位权校准系统包括第一级量化单元、放大器、第二级量化单元、后台增益校准控制逻辑电路、前台位权校准控制逻辑电路和数字重构模块;
所述第一级量化单元包括第一DAC模块和第二DAC模块,第一DAC模块的电容值小于第二DAC模块的电容值;第一DAC模块和第二DAC模块同时对信号进行采样,第一DAC模块量化完成后,输出第一级数字码至数字重构模块的同时,根据得到的第一级数字码切换第二DAC模块生成余量电压,生成的余量电压和第二DAC模块对应的位权有关,余量电压经过放大器放大后传输到第二级量化单元进行量化;
所述前台位权校准控制逻辑电路用于在ADC进入正常工作状态前,对第二DAC模块的电容失配进行前台校准;具体地,将第二DAC模块的最高位至倒数第二位电容等分为两部分,通过外部数字模块强制切换以生成和电容对应实际权重有关的余量电压,经过放大器放大和第二级量化单元第二级量化后,输出相应的第二级数字码至数字重构模块,根据第二级数字码计算得到第二DAC模块的位权;
所述后台增益校准控制逻辑电路通过在第二DAC模块中注入伪随机PN信号实时跟随放大器的增益变化,对放大器进行后台校准;
所述数字重构模块将后台校准得到的放大器的实际增益与前台校准得到的第二DAC模块的位权之间的比例关系相结合,得到实时的位权,再结合第一级数字码和第二级数字码对信号进行重构。
本实施例的基于大小DAC结构的流水线逐次逼近型ADC位权校准方法,用于对第一级数字码对应实际位权进行校准。
如图1所示是整个校准方案的基本框图。在ADC正常工作前首先对第一级大DAC的电容失配进行前台校准。通过电容失配数字校准模块输出控制信号,强制切换大DAC,生成含有位权信息的余量电压,经过放大器放大后被第二级量化,得到含有位权信息的数字码。前台电容失配校准得到的数字码也包含了级间增益的信息,由于放大器增益会随温度、电源电压变化,因此需要通过后台增益误差校准得到工作状态下的实际增益,再根据前台校准得到的位权之间的比例关系计算出工作状态下大DAC对应的实际位权。在ADC正常工作态下,在上注入PN信号,用于跟随放大器增益的变化。
如图2所示为电容失配校准具体切换方案。校准开始时,电容失配校准数字模块强制切换大DAC于复位态,以P端为例,CH2至CHn与下极板接1,其余电容下极板接0,如图2的(a)所示。此时,大DAC上级板接共模电压,此处的共模不需要非常精确,即使存在失配也可以被当作失调电压自动抵消。从低位电容开始,第一个校准周期首先切换,以P端为例,从1切换到0,生成余量电压,经过放大器放大和第二级量化后得到对应数字码,它不仅包含了的位权信息,还包含了失调电压的信息。第二个校准周期切换,保持不变,如图2的(b)所示,生成余量电压,对应数字码,可以计算得到的权重为,包含的失调电压已经被抵消。未拆分的校准切换方式和相同。
之后对分裂成两部分的电容进行校准,以第k位电容为例,首先切换低半部分电容,并切换CHk-1至CH2用于控制生成的余量电压的范围,其余电容除外保持复位状态,如图2的(c)所示,得到余量为,对应数字码。在下一个校准周期,切换高半部分电容,同时切换保证余量范围,其余电容除外保持复位状态,如图2的(d)所示,得到余量为,对应数字码。
在同一个校准周期量化多次求平均,可以计算得到第k位电容的权重。具体计算过程如式(1),(2)所示:
(1)
(2)。
将本实施例的校准方法应用于14bit流水线逐次逼近型ADC模型,并假设第一级大DAC的电容失配符合方差为0.01的标准正态分布,前台校准和后台校准时的放大器增益存在1.25%的增益误差,在MATLAB上仿真得到图3中(a)校准前频谱图和图3中(b)校准后频谱图。由图3可知,本实施例可以有效计算出大DAC实时位权,提升ADC性能。
以上仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,应视为本发明的保护范围。
Claims (4)
1.一种流水线逐次逼近型ADC位权校准系统,其特征在于,所述流水线逐次逼近型ADC位权校准系统包括第一级量化单元、放大器、第二级量化单元、后台增益校准控制逻辑电路、前台位权校准控制逻辑电路和数字重构模块;
所述第一级量化单元包括第一DAC模块和第二DAC模块,第一DAC模块的电容值小于第二DAC模块的电容值;第一DAC模块和第二DAC模块同时对信号进行采样,第一DAC模块量化完成后,输出第一级数字码至数字重构模块的同时,根据得到的第一级数字码切换第二DAC模块生成余量电压,生成的余量电压和第二DAC模块对应的位权有关,余量电压经过放大器放大后传输到第二级量化单元进行量化;
所述前台位权校准控制逻辑电路用于在ADC进入正常工作状态前,对第二DAC模块的电容失配进行前台校准;具体地,将第二DAC模块的最高位至倒数第二位电容等分为两部分,通过外部数字模块强制切换以生成和电容对应实际权重有关的余量电压,经过放大器放大和第二级量化单元第二级量化后,输出相应的第二级数字码至数字重构模块,根据第二级数字码计算得到第二DAC模块的位权;
所述后台增益校准控制逻辑电路通过在第二DAC模块中注入伪随机PN信号实时跟随放大器的增益变化,对放大器进行后台校准;
所述数字重构模块将后台校准得到的放大器的实际增益与前台校准得到的第二DAC模块的位权之间的比例关系相结合,得到实时的位权,再结合第一级数字码和第二级数字码对信号进行重构。
2.根据权利要求1所述的流水线逐次逼近型ADC位权校准系统,其特征在于,所述前台位权校准控制逻辑电路的位权校准过程包括以下步骤:
将第二DAC模块的最高位至倒数第二位电容等分为两部分:CH2至CHn以及CL2至CLn,最后1/n单位电容Cd1用于PN注入,同时增加k/n单位电容Cd2用于控制校准时生成的余量范围,其中n/2-1≤k≤n/2+1;在ADC正常工作状态时,CH2至CHn以及CL2至CLn分别合并为C2至Cn进行切换;
校准开始时,N端与P端互补,CH2-n与Cd2下极板接VDD,其余电容下极板接GND;校准Cd2的位权时,将Cd2下极板电压从VDD切换到GND,此时第一级生成的余量电压为-2Cd2/Ctot·VDD+VOS,经过放大器放大后被第二级量化,得到对应数字码Dd2;之后校准其他电容时,Cd2保持切换到GND的状态,用于抵消失调电压VOS;校准Cd1的位权时,将Cd1下极板电压从GND切换到VDD,此时生成余量电压为2Cd1/Ctot·VDD-2Cd2/Ctot·VDD+VOS,对应数字码Dd1,计算得到Cd1的权重为Dd1-Dd2,失调电压已经被抵消;未拆分的C1校准切换方式和Cd1相同;
对CH2-n、CL2-n进行校准,通过切换生成余量,经过放大器放大后被第二级量化得到对应的数字码:
计算得到位权:
后台伪随机PN信号注入Cd1用于跟踪放大器增益变化,并结合前台校准得到的位权之间的比例关系计算得到实时的位权。
3.一种基于权利要求2所述系统的流水线逐次逼近型ADC位权校准方法,其特征在于,所述校准方法包括以下步骤:
S1,第一DAC模块和第二DAC模块同时对信号进行采样,第一DAC模块量化完成后,输出第一级数字码至数字重构模块的同时,根据得到的第一级数字码切换第二DAC模块生成余量电压,生成的余量电压和第二DAC模块对应的位权有关,余量电压经过放大器放大后传输到第二级量化单元进行量化;
S2,在ADC进入正常工作状态前,对第二DAC模块的电容失配进行前台校准;具体地,将第二DAC模块的最高位至倒数第二位电容等分为两部分,通过外部数字模块强制切换以生成和电容对应实际权重有关的余量电压,经过放大器放大和第二级量化单元第二级量化后,输出相应的第二级数字码至数字重构模块,根据第二级数字码计算得到第二DAC模块的位权;
S3,后台增益校准控制逻辑电路通过在第二DAC模块中注入伪随机PN信号实时跟随放大器的增益变化,对放大器进行后台校准;
S4,将后台校准得到的放大器的实际增益与前台校准得到的第二DAC模块的位权之间的比例关系相结合,得到实时的位权,再结合第一级数字码和第二级数字码对信号进行重构。
4.根据权利要求3所述的流水线逐次逼近型ADC位权校准方法,其特征在于,步骤S2中,在ADC进入正常工作状态前,对第二DAC模块的电容失配进行前台校准的过程包括以下步骤:
将第二DAC模块的最高位至倒数第二位电容等分为两部分:CH2至CHn以及CL2至CLn,最后1/n单位电容Cd1用于PN注入,同时增加k/n单位电容Cd2用于控制校准时生成的余量范围,其中n/2-1≤k≤n/2+1;在ADC正常工作状态时,CH2至CHn以及CL2至CLn分别合并为C2至Cn进行切换;
校准开始时,N端与P端互补,CH2-n与Cd2下极板接VDD,其余电容下极板接GND;校准Cd2的位权时,将Cd2下极板电压从VDD切换到GND,此时第一级生成的余量电压为-2Cd2/Ctot·VDD+VOS,经过放大器放大后被第二级量化,得到对应数字码Dd2;之后校准其他电容时,Cd2保持切换到GND的状态,用于抵消失调电压VOS;校准Cd1的位权时,将Cd1下极板电压从GND切换到VDD,此时生成余量电压为2Cd1/Ctot·VDD-2Cd2/Ctot·VDD+VOS,对应数字码Dd1,计算得到Cd1的权重为Dd1-Dd2,失调电压已经被抵消;未拆分的C1校准切换方式和Cd1相同;
对CH2-n、CL2-n进行校准,通过切换生成余量,经过放大器放大后被第二级量化得到对应的数字码:
计算得到位权:
后台伪随机PN信号注入Cd1用于跟踪放大器增益变化,并结合前台校准得到的位权之间的比例关系计算得到实时的位权。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211659836.3A CN115642915B (zh) | 2022-12-23 | 2022-12-23 | 一种流水线逐次逼近型adc位权校准系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211659836.3A CN115642915B (zh) | 2022-12-23 | 2022-12-23 | 一种流水线逐次逼近型adc位权校准系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115642915A CN115642915A (zh) | 2023-01-24 |
CN115642915B true CN115642915B (zh) | 2023-04-07 |
Family
ID=84948721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211659836.3A Active CN115642915B (zh) | 2022-12-23 | 2022-12-23 | 一种流水线逐次逼近型adc位权校准系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115642915B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116208154B (zh) * | 2023-05-06 | 2023-07-07 | 南京航空航天大学 | 一种流水线逐次逼近型adc的位权重检测和校准方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111654285A (zh) * | 2020-03-11 | 2020-09-11 | 东南大学 | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 |
CN114039599A (zh) * | 2021-11-10 | 2022-02-11 | 南京航空航天大学 | 流水线逐次逼近adc的失调电压后台校准方法 |
CN114978165A (zh) * | 2022-06-08 | 2022-08-30 | 上海交通大学 | 时间交织流水线逐次逼近模数转换器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103888141B (zh) * | 2014-04-09 | 2017-10-27 | 华为技术有限公司 | 流水线逐次比较模数转换器的自校准方法和装置 |
US9325336B2 (en) * | 2014-08-29 | 2016-04-26 | Broadcom Corporation | Gain calibration of ADC residue amplifiers |
US9654133B2 (en) * | 2014-12-17 | 2017-05-16 | Analog Devices, Inc. | Microprocessor-assisted calibration for analog-to-digital converter |
US9584150B2 (en) * | 2015-07-07 | 2017-02-28 | Infineon Technologies Ag | Gain calibration for ADC with external reference |
US11563442B2 (en) * | 2020-08-07 | 2023-01-24 | Analog Devices International Unlimited Company | Calibration of continuous-time residue generation systems for analog-to-digital converters |
CN112234989A (zh) * | 2020-11-03 | 2021-01-15 | 南京德睿智芯电子科技有限公司 | 一种基于动态单元匹配的模数转换器数字校准电路 |
CN112383308A (zh) * | 2020-11-26 | 2021-02-19 | 北京工业大学 | 一种基于lms算法逐次逼近式模拟数字转换器校准方法 |
US11146282B1 (en) * | 2021-01-04 | 2021-10-12 | Caelus Technologies Limited | Calibration of residual errors using least-mean-squares (LMS) and stochastic-gradient methods for an analog-to-digital converter (ADC) with a pre-calibrated lookup table |
CN115441869A (zh) * | 2022-09-13 | 2022-12-06 | 新郦璞科技(上海)有限公司 | 流水线逐次逼近模数转换器校准方法及系统 |
-
2022
- 2022-12-23 CN CN202211659836.3A patent/CN115642915B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111654285A (zh) * | 2020-03-11 | 2020-09-11 | 东南大学 | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 |
CN114039599A (zh) * | 2021-11-10 | 2022-02-11 | 南京航空航天大学 | 流水线逐次逼近adc的失调电压后台校准方法 |
CN114978165A (zh) * | 2022-06-08 | 2022-08-30 | 上海交通大学 | 时间交织流水线逐次逼近模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN115642915A (zh) | 2023-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108471313B (zh) | 一种基于数模混合信号的tiadc系统校准方法 | |
CN102386921B (zh) | 一种流水线adc多比特子dac电容失配校准方法 | |
CN109347477B (zh) | 一种逐次逼近型模数转换器权重校准方法 | |
Shu et al. | A 13-b 10-Msample/s ADC digitally calibrated with oversampling delta-sigma converter | |
CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
CN110401449B (zh) | 一种高精度sar adc结构及校准方法 | |
CN110311680B (zh) | 抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法 | |
CN111654285B (zh) | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 | |
CN107453756B (zh) | 一种用于流水线adc的前端校准方法 | |
CN109361392B (zh) | 逐次逼近型模数转换器及其权重校准方法 | |
CN113037287B (zh) | 一种高精度逐次逼近性模数转换器的后台校准方法及系统 | |
CN108134606B (zh) | 一种基于数字校准的流水线adc | |
CN113114247B (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
CN115642915B (zh) | 一种流水线逐次逼近型adc位权校准系统和方法 | |
CN114389613B (zh) | 一种分段式逐次逼近型adc的电容失配校准方法 | |
CN111565042A (zh) | 一种适用于两步式adc的校正方法 | |
CN111431529A (zh) | 具有电容失配校正功能的逐次逼近型模数转换器 | |
CN110880935A (zh) | 一种用于高速模数转换器的误差校准方法及系统 | |
CN114614819A (zh) | 一种具有失调电压自校正功能的源跟随基准缓冲器 | |
CN112737583B (zh) | 一种高精度的流水线adc及前端校准方法 | |
Huang et al. | A self-testing and calibration method for embedded successive approximation register ADC | |
CN116015292A (zh) | 一种基于全连接神经网络的adc校准方法 | |
EP1473836B1 (en) | Digital-domain self-calibration and built-in self-testing techniques for high-speed integrated A/D converters using white gaussian noise | |
Wu et al. | A digital background calibration scheme for pipelined ADCs using multiple-correlation estimation | |
CN118018017A (zh) | 基于插值法和混合式神经网络的adc校准方法及其应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |