CN111654285A - 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 - Google Patents

Abstract

本发明公开了一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法，属于高精度模数转换器技术领域，首先，用数字检测器检测第一级的转换结果。然后，根据检测结果和伪随机数对第一级开关阵列进行切换从而实现随机注入。为了不增加放大器的输出摆幅以及避免第二级SAR ADC的饱和，只将电容的失配值注入到第一级余量电压，而不是注入单个电容值，从而能够有效减小注入的幅度。通过在后台执行该校准，可以获得实际的电容失配大小和级间增益值。仿真结果表明，经校正后，信噪失真比由42.4dB提高到59.3dB，无杂散动态范围由50.6dB提高到79.1dB。

Description

一种pipelined SAR ADC电容失配和增益误差的数字后台校 准方法

技术领域

本发明属于高精度模数转换器技术领域，涉及一种全新的数字后台校准算法，尤其一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法。

背景技术

由于逐次逼近寄存器型模数转换器(Successive Approximation RegisterAnalogue to Digital Converter，以下简称SAR ADC)固有的串行操作，在10bit或更高分辨率的应用中，其转换速度通常被限制在大约100M/s。一种用来克服速度瓶颈的方法是将流水线模数转换器(Pipelined Analogue to Digital Converter，以下简称PipelinedADC)的工作机制引入到SAR ADC的转换中。但是，在流水线Pipelined SAR ADC中，电容失配和级间增益误差是影响其动态性能的重要因素。为了缓解上述问题并获得12位以上的高分辨率，通常需要增加一些动态线性化技术。

数据加权平均是一种用于修正过采样SARADC中电容失配的常用技术，这种技术在2016年IEEE ISSCC会议上，文献[Shu,Y.-S.,Kuo,L.-T.,and Lo,T.-Y.:‘An oversamplingSAR ADC withDAC mismatch error shaping achieving 105dB SFDR and 101 dB SNDRover 1kHz BW in 55nm CMOS’.IEEE Int.Solid-State Circuits Conf.,San Francisco,CA,2016,pp.458–460]以及2017年IEEE ISSCC会议上，文献[C.Liu andM. Huang.:‘A0.46mW 5MHz-BW 79.7dB-SNDR noise shaping SAR ADC with dynamic-amplifier-basedFIR-IIR filter’,International Solid-State Circuits Conference,San Francisco,CA,2017,pp.466-467]中都有使用。但是，数据加权平均逻辑会在SARADC 的转换环路中引入额外的延时，同时也会增加电路的复杂度。

失配误差整形技术也可以降低电容失配对系统带来的影响，这种技术首次出现在2016年IEEE ISSCC会议上，文献[Shu,Y.-S.,Kuo,L.-T.,andLo,T.-Y.:‘An oversamplingSAR ADC with DAC mismatch error shaping achieving 105dB SFDR and 101dB SNDRover 1kHz BW in 55nm CMOS’.IEEE Int.Solid-State Circuits Conf.,San Francisco,CA, 2016,pp.458–460]，可以对电容失配提供一阶整形。随后文献[J.Liu,G.Wen andN.Sun.: ‘Second-order DAC MES for SAR ADCs’,Electronics Letters,2017,53,(24),pp.1570-1572] 在此基础上进行改进，提出的电容失配的二阶整形，在电容失配较大的时候也能提供很好的整形效果。不过这种技术也有自身的缺点，在失配误差整形技术中，需要将上一个周期量化的数字码反馈到下一个周期中，这种类似抖动信号的引入会占据部分输入信号范围，进而减小系统的动态范围。

在文献[Zhou,Y.,Xu,B.,and Chiu,Y.:‘A 12bit 160MS/s two-step SAR ADCwith background bit-weight calibration using a time-domain proximitydetector’,J.Solid-State Circuits,2015,50,(4),pp.920–931]以及文献[P.Wang,J.Sunand J.Wu.:‘Dither-based background calibration of capacitor mismatch and gainerror in pipelined noise shaping successive approximation register ADCs’,Electronics Letters,2019,55,(8),pp.984-986]中提出的基于抖动的数字后台校准，都可以在后台实时的修正电容失配和级间增益误差，同时也能缓解由于注入抖动信号而带来的动态范围降低的问题。但是他们要么需要复杂的逻辑去检测是否注入抖动信号，要么会因为抖动信号的注入而增加运放的摆幅和线性度的要求。在参考文献[R.Xu,B.Liu andJ.Yuan.:‘Digitally Calibrated 768-kS/s 10-b Minimum-Size SAR ADC Array WithDithering’,J.Solid-State Circuits,2012,47,(9),pp. 2129–2140]中，虽然不需要额外的电路检测抖动信号的注入条件，但是这种校准方法在后台运行时，需要双倍的ADC转换速度，很明显这个缺点大大缩小了该校准的应用场景。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种全新的数字后台校准算法，用于校准pipelined SAR ADC中电容失配值和级间运放的增益误差，只需要增加一些简单的数字电路和很短的时序开销。该后台校准技术能够有效提高pipelined SARADC的信噪比以及无杂散动态范围。

本发明具体采用以下技术方案解决上述技术问题：

一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法，整体的pipelined SAR ADC包括第一级SAR ADC和第二级SAR ADC，工作流程具体如下：

步骤1，在第一级SAR ADC采样阶段，采用第一级电容阵列中的五个电容下极板对模拟输入信号进行采样；

步骤2，采样结束后，第一级SAR ADC采用基于共模电压的开关算法进行SAR转换，将采样到的输入信号转换成5bit的数字码D_Fi，其中，D_Fi＝±1，且1≤i≤5；

步骤3，第一级SAR ADC转换结束后进入检测与切换相位，在该相位，数字逻辑通过检测第一级量化出来的5bit数字码，然后产生相应的控制信号以及伪随机信号PN 去控制第一级的开关阵列往对应的参考电压拨动，从而将电容失配值注入到第一级余量电压中；

步骤4，进行第二级SAR ADC的采样，采样完成之后，进行第二级SAR转换，量化出来7bit数字码D_St，其中，D_St＝±1，且1≤t≤7；

步骤5，在数字域将第二级的量化结果和伪随机信号PN进行相关操作，再进行大量的累加取平均，进而提取出电容失配值和级间运放的增益误差；

步骤6，在SAR转换的同时，利用之前提取出来的已知误差值实时的在数字域重构模拟输入信号。

作为本发明一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法的进一步优选方案，根据检测结果和伪随机数对第一级开关阵列进行切换从而实现随机注入，具体如下：

当数字检测器检测到第一级的5bit数字码中第i位的数字码和其更低权重的所有数字码都不同时，就会产生一个控制信号C_oni，其中，C_oni＝1或0，去控制连接第j，其中，i≤j≤5位电容下极板的开关，同时结合伪随机信号PN决定开关是拨到共模电压还是保持原来的状态不变；具体有两种情况PN＝1或PN＝-1：当PN＝1时，第j，其中，i≤j≤5位的开关全部复位到共模电压，从而将电容失配值注入到第一级的余量电压中；当PN＝-1时，无需进行任何操作，所有连接电容下极板的开关都保持原来的状态。

作为本发明一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法的进一步优选方案，数字检测器单元主要包括一些基本的组合逻辑，利用第一级SAR ADC 的转换结果生成控制信号C_oni，其中，C_oni＝1或0，从而控制第一级SAR ADC的数字逻辑单元切换电容下极板的开关，组合逻辑的实现可用如下公式表示：

其中X_ori表示D_Fi和D_F(i+1)的异或，当C_oni＝1时，电容失配E_Fi在DAS相位被注入，误差项E_Fi表示电容C_Fi的实际权重与校准参考之间的差值，当G_on＝1时，C_F5的整个电容值被注入到第一级的余量电压中。

本发明采用上述技术方案，能产生如下技术效果：

1、本发明通过执行本发明所提出的DAS算法操作，电容失配值被注入到第一级的余量电压中，包含有电容失配误差的余量电压被级间放大器放大，随后又被第二级SAR ADC采样以及量化。通过在数字域将第二级SAR ADC量化的数字码与伪随机信号进行相关操作，累加取平均之后，将pipelined SAR ADC中电容失配和级间运放增益误差提取出来，最后在数字域对模拟输入信号进行还原重构；

2、本发明能够在仅仅需要增加一些简单的数字电路和很短的时序开销的情况下有效地对电容失配以及增益误差进行修正，能够明显改善pipelined SAR ADC的信噪比和无杂散动态范围，通过MATLAB建模仿真可知，带有3％电容失配和10％级间运放增益误差的10bit pipelined SAR ADC在执行校准算法后，信噪比从42.4dB提高到59.3 dB，无杂散动态范围从50.6dB提高到79.1dB。

附图说明

图1(a)是本发明的pipelined SAR ADC结构框图；

图1(b)是本发明的pipelined SAR ADC时序图；

图2(a)是余量电压远离共模电压时冗余位的建立曲线；

图2(b)是余量电压靠近共模电压时冗余位的建立曲线；

图3(a)是当PN＝1时，电容失配注入过程图；

图3(b)是当PN＝-1时，电容失配注入过程图；

图4(a)是电容失配的学习曲线；

图4(b)是级间运放增益的学习曲线；

图5是在校准前后的1000次蒙特卡洛仿真结果；

图6是校准前和校准后的ADC频谱仿真结果。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

本发明提出了一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法。图1(a)和图(b)展示的是本发明提出的pipelined SAR ADC的结构框图和时序图。在标准的10bit pipelined SAR ADC结构的基础上进行了改进，框图主要由一个5bit SAR ADC、余量放大器以及一个7bit SAR ADC级组成。其中第一级SAR ADC包括1 bit的级内冗余。第二级SAR ADC包含1bit的级间冗余用来覆盖前级SAR ADC的判决误差。同时第一级SAR ADC采用下极板采样和基于共模电压的开关算法实现较高的输入线性度。为了缓解级间运放和第二级SAR ADC的线性度要求，本发明将连接两级 SAR ADC的8倍增益级间放大器采用4倍增代替，同时第二级的参考电压也相应的缩小一半。在第一级SAR ADC中低位的两位电容大小设置为单位电容，高位的电容大小按照二进制倍增。

考虑到由于冗余电容的存在，高位电容的大小一般都要小于低位电容的总和，因此最低有效位电容C_F5实际上不属于真正的冗余电容。但是，电容C_F5的引入仍然能够带来两个优点。第一，SAR ADC的级内冗余允许在随后的步骤中对来自先前周期的转换错误(不匹配和错误的决定)进行修正。其次，利用中所采用的第一级电容尺寸的特性，可以方便地将电容失配注入到第一级余量电压中。此外，如图2(a)和图2(b)所示，额外的冗余电容并不会影响第一级余量电压的范围，其还是保持在一个第一级的LSB 内。图二中的V_dacp和V_dacn表示比较器差分输入端的电压。因此，余量放大器的摆幅没有增加，级间冗余的预算也没有占用。

在第一级SAR ADC的采样相位，模拟输入信号由C_Fi(1≤i≤5)的下极板采样。然后，在第一级SAR ADC的转换相位，将采样到的输入信号转换为5bit的二进制码(D_Fi, D_Fi＝1或者-1)。随后执行DAS算法，其中，检测与切换(Detect and switching,DAS) 从而实现在放大器的输入端注入电容失配值。DAS相位很短，因为它主要由一些组合逻辑的延迟和CDAC建立到1/2LSB以内所需的时间组成。假设冗余电容C_F5具有理想的权值。值得注意的是，C_F5的失配不会影响pipelined SAR ADC整体的线性度，因为参考电容的全局变化不会改变电容与电容之间的比率。已经被校准过的低位电容权重之和被作为一个校准参考去校正高位电容的权重。此外，图1(a)中的数字检测器单元主要包括一些基本的组合逻辑，其利用第一级SAR ADC的转换结果生成控制信号(C_oni, C_oni＝1or 0)，从而控制第一级SAR ADC的数字逻辑单元切换电容下极板的开关。组合逻辑的实现可以用如下公式表示：

其中X_ori表示D_Fi和D_F(i+1)的异或。当C_oni＝1时，电容失配E_Fi在DAS相位被注入，误差项E_Fi表示电容C_Fi的实际权重与校准参考之间的差值。当G_on＝1时，C_F5的整个电容值被注入到第一级的余量电压中。

在DAS相位，如果检测到数字码D_Fi不同于所有低位码D_Fk，那么C_oni＝1。然后根据PN切换连接到电容器下极板C_Fj(i≤j≤5)的开关。以i＝4为例，将注入电容失配的过程镶嵌到pipelined SAR ADC转换环路中。为了便于分析，逐步给出了失配注入过程，然而实际的操作是同时进行的。如图3(a)和3(b)所示，具体分为两种情况： PN＝1或PN＝-1。当PN＝1时，连接到C_F4和C_F5的开关被复位到共模电压V_cm。这样，电容失配值E_F4就被注入到了第一级余量电压V_resb中，图中V_resb和V_resa分别表示在DAS 相位之前和之后的余量电压。相反，在PN＝-1的情况下，不需要任何操作。

对于上述提到的共模电压V_cm，一个主要问题是它通常会偏离其理想值，从而会影响校准的整体性能。虽然共模电压的失调电压Voff会同时影响差分的两个CDAC，但是两个CDAC之间的差异也会在第一级的余量电压中引入偏差Dev。这个偏差可以用下面公式表示：

式中W_F4p,n和E_F4p,n分别表示差分的电容权重和失配。K(K＝1或者0)是PN信号的单极性形式。

如果C_on4＝1，则根据PN将E_F4注入到第一级的余量电压中。因此，包括电容失配的第一级余量电压可以表示为：

然后，第一级的余量电压被级间放大器放大了G_real倍。在第二级转换期间，第二级SARADC对放大后的余量电压进行采样并随后量化为7位数字码D_St(1≤t≤7)。

该转换过程可以表示为：

其中W_St是第二级电容的权重，V_res2是第二级转换结束的余量电压。联立公式(3)和(4)可以得到第二级SARADC输出的量化值为

将公式(5)中的模拟量用其对应的数字量代替，可以得到公式(6)：

然后将公式(6)和伪随机信号PN做相关联处理，累加取平均之后，实际的级间运放增益和电容失配的乘积可以被提取出来：

将D_F4＝1和D_F4＝-1两种情况下的D_Greal·E_DF4值相加取平均，共模电压的失调电压V_off对校准带来的影响可以被消除。高位的电容失配和级间运放增益的乘积可以通过相同的方法提取出来。

以上的分析是基于理想权重的C_F5，实际上，C_F5的电容失配会在两级SARADC之间引入一个增益误差。因此，实际的级间增益也需要被提取出来。和上述方法类似，当数字检测器检测到G_on＝1时，如果PN＝1，将连接到电容C_F5下极板的开关复位到共模电压，进而将C_F5的整个电容值注入到第一级的余量电压中而不改变余量范围。级间增益的实际大小可以通过上述同样的推导过程得到。因此，可以得到如下公式；

在MATLAB中对本发明所提出的10bit pipelined SARADC进行建模，以有效验证本发明提出的校准算法的有效性。在加入3％的固定电容失配值和10％的固定增益误差后，电容失配值和实际增益的学习曲线如图4(a)和图4(b)所示，可以看到在经过大约5×10⁷次SAR转换后，所有的电容失配值和实际的增益都收敛到设置点。1000次蒙特卡洛仿真仿真结果如图5所示，其中电容失配的标准差设为1％，增益误差的标准差设置为3.33％。可以看到经过校准之后，SNDR的均值由42.4dB提高到59.3dB，SFDR 的均值由50.6dB提高到79.1dB。此外，1000次蒙特卡洛中单次仿真的频率普如图6 所示，当校准打开后，SNDR提升了19.3dB，SFDR提升了30.9dB。

综上，本发明提供的一种pipelined SAR ADC电容失配和增益误差的后台校准方法，能够在仅仅额外增加一些简单的数字逻辑电路和很短的时序开销情况下实现对pipelined SAR ADC中的电容失配和增益误差进行校准，该校准方法能有效降低信号带内的谐波分量，明显改善信噪比和无杂散动态范围。根据仿真结果，SNDR由42.4dB 提高到59.3dB，SFDR由50.6dB提高到79.1dB。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (3)

1.一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法，其特征在于，整体的pipelined SAR ADC包括第一级SAR ADC和第二级SAR ADC，工作流程具体如下：

步骤1，在第一级SAR ADC采样阶段，采用第一级电容阵列中的五个电容下极板对模拟输入信号进行采样；

步骤2，采样结束后，第一级SAR ADC采用基于共模电压的开关算法进行SAR转换，将采样到的输入信号转换成5bit的数字码D_Fi，其中，D_Fi＝±1，且1≤i≤5；

步骤3，第一级SAR ADC转换结束后进入检测与切换相位，在该相位，数字逻辑通过检测第一级量化出来的5bit数字码，然后产生相应的控制信号以及伪随机信号PN去控制第一级的开关阵列往对应的参考电压拨动，从而将电容失配值注入到第一级余量电压中；

步骤4，进行第二级SAR ADC的采样，采样完成之后，进行第二级SAR转换，量化出来7bit数字码D_St，其中，D_St＝±1，且1≤t≤7；

步骤5，在数字域将第二级的量化结果和伪随机信号PN进行相关操作，再进行大量的累加取平均，进而提取出电容失配值和级间运放的增益误差；

步骤6，在SAR转换的同时，利用之前提取出来的已知误差值实时的在数字域重构模拟输入信号。

2.根据权利要求1所述的一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法，其特征在于：根据检测结果和伪随机数对第一级开关阵列进行切换从而实现随机注入，具体如下：

当数字检测器检测到第一级的5bit数字码中第i位的数字码和其更低权重的所有数字码都不同时，就会产生一个控制信号C_oni，其中，C_oni＝1或0，去控制连接第j，其中，i≤j≤5位电容下极板的开关，同时结合伪随机信号PN决定开关是拨到共模电压还是保持原来的状态不变；具体有两种情况PN＝1或PN＝-1：当PN＝1时，第j，其中，i≤j≤5位的开关全部复位到共模电压，从而将电容失配值注入到第一级的余量电压中；当PN＝-1时，无需进行任何操作，所有连接电容下极板的开关都保持原来的状态。

3.根据权利要求1所述的一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法，其特征在于：数字检测器单元主要包括一些基本的组合逻辑，利用第一级SAR ADC的转换结果生成控制信号C_oni，其中，C_oni＝1或0，从而控制第一级SAR ADC 的数字逻辑单元切换电容下极板的开关，组合逻辑的实现可用如下公式表示：

其中X_ori表示D_Fi和D_F(i+1)的异或，当C_oni＝1时，电容失配E_Fi在DAS相位被注入，误差项E_Fi表示电容C_Fi的实际权重与校准参考之间的差值，当G_on＝1时，C_F5的整个电容值被注入到第一级的余量电压中。

Images