CN109150183A - 基于亚稳态检测的sar-adc的电容失配校准方法 - Google Patents

Abstract

基于亚稳态检测的SAR‑ADC的电容失配校准方法，属于模拟集成电路技术领域。首先确定SAR ADC的输出码字和亚稳态标志码字；然后从输出码字中的第M+1位输出码字开始直到最高位即第N位输出码字为止，按照从低位到高位的顺序依次计算每一位输出码字对应的误差码字；最后将输出码字减去输出码字中从第M+1位输出码字到第N位输出码字的每一位输出码字对应的误差码字，得到经过失配校准后的SAR ADC的校准输出码字。本发明提出的校准方法能够适用于电荷重分配型SAR ADC，用于校准SAR ADC输出码字中由电容失配带来的误差，在保证SAR ADC精度的情况下，SAR ADC的单位电容可以进一步降低，从而进一步降低了SAR ADC的功耗，提高了SAR ADC的速度。

Description

基于亚稳态检测的SAR-ADC的电容失配校准方法

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种基于逐次逼近模数转换器(SARADC)中比较器亚稳态检测的电容失配校准方法。

背景技术

传统的单端电荷重分配型SAR ADC结构如图1所示，SAR ADC整个工作流程包括采样/保持、比较/置位。在采样/保持阶段，电容阵列中电容的上极板接地电压GND，下极板接输入电压V_in；采样结束后，电容阵列的电容上极板与地电压GND断开连接，下极板接地电压GND，进入保持阶段；采样和保持阶段电容阵列中的总电荷保持不变，固有即电容阵列输出电压V_X＝-V_in。然后进入比较/置位阶段，第一次比较判别SAR ADC输出码字的最高位即第N位输出码字D_N，电容阵列中最高位电容C_N的下极板接基准电压V_ref，其余位电容下极板仍然接地电压GND，由电荷守恒关系得即如果V_X＞0，比较器比较结果为0，电容阵列中最高位电容C_N下极板接地电压GND，如果V_X＜0，比较器比较结果为1，电容阵列中最高位电容C_N下极板接基准电压V_ref。接着第二次比较，如果SAR ADC第N位输出码字D_N＝1，则电容阵列产生的电平去和输入电压V_in作差比较产生SAR ADC的第N-1位输出码字D_N-1，如果D_N＝0，则电容阵列产生的电平去和输入电压V_in作差比较产生D_N-1。这样逐次比较下去，最终电容阵列的输出电平V_DAC会逐次逼近输入电压V_in。

电荷重分配型SAR ADC具有功耗低、面积小的优势，但是随着SAR ADC向着高速低功耗的方向发展，以及工艺尺寸的不断缩小，传统电荷重分配型SAR ADC的单位电容会越来越小，单位电容失配也会越来越明显的影响ADC的性能，因而也限制了单位电容不能取值太小，同时也催生了对电容失配进行数字校准的技术。

发明内容

针对上述电荷重分配型SAR ADC中由于单位电容失配造成的对ADC性能的影响，本发明提出一种高效、对模拟电路改动要求低的电容失配校准方法，能够适用于电荷重分配型SAR ADC，通过在电容阵列中引入冗余位电容以保证有足够的容错区间在数字域恢复，在保证ADC的精度的同时，还降低了ADC的功耗，提高了ADC的速度。

本发明的技术方案为：

基于亚稳态检测的SAR-ADC的电容失配校准方法，所述逐次逼近模数转换器的电容阵列包括N位量化电容和一位冗余电容，所述N位量化电容按低位到高位的顺序分别记为第一位量化电容至第N位量化电容，所述冗余电容设置在第M位量化电容和第M+1位量化电容之间，其中N和M均为正整数且M不大于N；

所述电容失配校准方法用于校准所述逐次逼近模数转换器的输出码字中的所述电容阵列高N-M位量化电容的失配值，包括如下步骤：

a、确定所述逐次逼近模数转换器的输出码字Dout[N:0]和亚稳态标志码字MDF[N:0]，当所述逐次逼近模数转换器的比较器不出现亚稳态时，所述亚稳态标志码字MDF[N:0]全为0，当产生所述输出码字Dout[N:0]的第j位时所述逐次逼近模数转换器的比较器出现亚稳态，则亚稳态标志码字的第j位MDF[j]为1，其中j为正整数且j∈[0，N]；

b、从所述输出码字Dout[N:0]中的第M+1位输出码字Dout[M+1]开始直到最高位即第N位输出码字Dout[N]为止，按照从低位到高位的顺序依次计算每一位输出码字对应的误差码字，其中计算第i位输出码字Dout[i]对应的误差码字的具体步骤如下，i为正整数且i∈[M+1，N]：

b1、当亚稳态标志码字的第i位MDF[i]为0时，得到所述第i位输出码字Dout[i]对应的误差码字为0并转到步骤c；当亚稳态标志码字的第i位MDF[i]为1时，利用伪随机码字给出所述第i位输出码字Dout[i]的值，并根据所述伪随机码字给出的值确定所述第i位输出码字Dout[i]对应的理想码字Douti[N:0]；

b2、将所述第i位输出码字Dout[i]对应的理想码字Douti[N:0]减去所述输出码字Dout[N:0]和所述输出码字Dout[N:0]中的第M+1位输出码字Dout[M+1]到第i-1位输出码字Dout[i-1]中每一位输出码字对应的误差码字，得到所述第i位输出码字Dout[i]对应的误差码字；

c、将所述输出码字Dout[N:0]减去步骤b得到的所述输出码字Dout[N:0]中从第M+1位输出码字Dout[M+1]到第N位输出码字Dout[N]的每一位输出码字对应的误差码字，得到经过失配校准后的所述逐次逼近模数转换器的校准输出码字。

具体的，N-M＝4。

具体的，所述逐次逼近模数转换器包括两个分别连接所述比较器的正向输入端和负向输入端的电容阵列，计算第i位输出码字Dout[i]对应的误差码字时，

当所述亚稳态标志码字的第i位MDF[i]为1，且所述伪随机码字给出所述第i位输出码字Dout[i]的值为1时，得到的所述第i位输出码字Dout[i]对应的误差码字由连接所述比较器负向输入端的电容阵列产生；

当所述亚稳态标志码字的第i位MDF[i]为1，且所述伪随机码字给出所述第i位输出码字Dout[i]的值为0时，得到的所述第i位输出码字Dout[i]对应的误差码字由连接所述比较器正向输入端的电容阵列产生。

具体的，在进行步骤c之前，重复多次步骤b得到所述输出码字Dout[N:0]中第M+1位输出码字Dout[M+1]到第N位输出码字Dout[N]的每一位输出码字对应的多个误差码字；

步骤c中将所述输出码字Dout[N:0]减去所述输出码字Dout[N:0]中从第M+1位输出码字Dout[M+1]到第N位输出码字Dout[N]的每一位输出码字对应的多个误差码字平均后的收敛值，得到经过失配校准后的所述逐次逼近模数转换器的校准输出码字。

本发明的有益效果为：本发明提出的校准方法能够适用于电荷重分配型SAR ADC，用于校准SAR ADC输出码字中由电容失配带来的误差，在保证SAR ADC精度的情况下，SARADC的单位电容可以进一步降低，从而进一步降低了SAR ADC的功耗，提高了SAR ADC的速度。

附图说明

图1为传统的单端电荷重分配型SAR ADC的结构图。

图2为双端电荷重分配型SAR ADC的结构图。

图3为本发明提出的基于亚稳态检测的SAR-ADC的电容失配校准方法的流程图。

图4为实施例中12位双端电荷重分配的SAR ADC的结构图。

图5为在同一组失配情况下校准前后的FFT分析对比图。

具体实施方式

下面结合附图和具体实施例，详细描述本发明的技术方案。

本发明提出的电容失配校准方法基于亚稳态检测，如图3所示是本发明的流程图，在实际电路中比较器输入电平存在V_X≈0的电压，此时比较器的比较过程会比较长，比较器进入亚稳态状态。在比较器出现亚稳态时，可以利用伪随机PN码作为比较器输出，从而避免比较时间过长。比较器出现亚稳态时，直观上可以直接给出还没有比较的位的值，即当比较器出现亚稳态，且当前位由PN码给出结果1时，那么当前位以及剩下的位的值应该是100000...，如果由PN码给出结果为0，那么当前位以及剩下的位的值应该是011111...。

本发明能够适用于单端电荷重分配型SAR ADC和双端电荷重分配型SAR ADC，下面以双端电荷重分配型SAR ADC为例，如图2所示是双端电荷重分配型SAR ADC的结构图，包括两个电容阵列，连接比较器正向输入端的电容阵列包括N位量化电容CP₁-CP_N和一位冗余电容CP_r，连接比较器负向输入端的电容阵列包括N位量化电容CN₁-CN_N和一位冗余电容CN_r，考虑到本发明的SAR ADC中还有一位冗余位电容CP_r、CN_r，故比传统的N位电荷重分配型SARADC多一位电容，在模拟电路上只是增加了一位的比较时序，对整个电路的时序影响不大。冗余电容CP_r和CN_r分别设置在CP_M和CP_M+1之间以及CN_M和CN_M+1，其中N和M均为正整数且M不大于N，通过蒙特卡罗多次仿真得到N-M的最优值为4，下面以N-M＝4为例详细说明校准SARADC的输出码字中高4位量化电容造成的失配值的方法。

步骤一、在校准模式下产生SAR ADC实际的输出码字Dout[N:0]和亚稳态标志码字MDF[N:0]。

SAR ADC采样电容对差分输入信号V_inn和V_inp进行下极板采样，采样结束后比较器首先对差分输入电压V_X＝V_inp-V_inn进行第一次比较，如果此时比较器输出电压V_X＞0，那么SAR ADC的第N位输出码字Dout[N]＝DN[N]＝1，随即CN_N电容下极板接正向基准电压V_refp，CP_N电容下极板接负向基准电压V_refn，此时比较器输出电压如果V_X＜0，那么SAR ADC的第N位输出码字Dout[N]＝DN[N]＝0，随即CN_N电容下极板接负向基准电压V_refn，CP_N电容下极板接正向基准电压V_refp，此时比较器输出电压同理，经过N+1次比较过后，(LSB：最低有效位)且SAR ADC输出码字Dout[N:0]为模拟差分输入的数字表示。

确定SAR ADC的亚稳态标志码字MDF[N:0]，当逐次逼近模数转换器的比较器不出现亚稳态时，亚稳态标志码字MDF[N:0]全为0，当产生输出码字Dout[N:0]的第j位时逐次逼近模数转换器的比较器出现亚稳态，则亚稳态标志码字的第j位MDF[j]为1，其中j为正整数且j∈[0，N]，例如在判别第N-1位输出码字Dout[N-1]时，比较器出现亚稳态，此时第N-1位亚稳态标志码字MDF[N-1]＝1。

步骤二、计算误差码字。

数字校准电路部分搜索模拟端输出的Dout[N:0]和MDF[N:0]数据，分析数据我们可以知道在比较过程中比较哪一位时出现了亚稳态，以及出现亚稳态时，当前位的码字是1或0。从而可以得到理想码字Douti[N:0]，在没有电容失配的情况下Douti[N:0]＝Dout[N:0]，如果存在电容失配，Douti[N:0]≠Dout[N:0]，那么Douti[N:0]-Dout[N:0]就代表了出现亚稳态的那一位由电容失配引起的误差码(假设其余位不存在电容失配)。

结合图2，误差码字的分配和出现亚稳态位以及对应位的码字相关，在只有第N位量化电容失配的情况下，假如MDF[N]＝1，且Dout[N]＝1，说明DN[N]＝1,DN'[N]＝0，即CN_N的下极板接正向基准电压V_refp，CP_N的下极板接负向基准电压V_refn，那么比较器负输入端的电压会增加比较器正输入端的电压不会有改变，由于CN_N存在失配，那么误差电压会被引入到比较器负输入端中；同样的，当MDF[N]＝1，且Dout[N]＝0时，由于CP_N存在失配，那么误差电压会被引入到比较器正输入端中，最终会影响ADC的精度。当DN[N]＝1时，定义量化电容CN_N引起的误差码字dCN_N＝Douti[N:0]-Dout[N:0]；DN[N]＝0时，定义量化电容CP_N引起的误差码字dCP_N＝Douti[N:0]-Dout[N:0]，校准完成后，在正常工作模式下，Dout＝Dout[N:0]+Dout[N]*dCN_N+(1-Dout[N])*dCP_N，完成对CP_N和CN_N电容失配校准。

由于高位量化电容对SAR ADC精度影响较大，因此一般只校准高几位，本实施例中通过蒙特卡罗多次仿真，取N-M＝4，只考虑校准高四位电容失配的情况下，对输出码字Dout[N:0]进行校准。校准顺序为从输出码字Dout[N:0]中的第M+1位输出码字Dout[M+1]开始直到最高位即第N位输出码字Dout[N]为止，按照从低位到高位的顺序依次计算每一位输出码字对应的误差码字。由于从低位往高位进行逐级校准，只要保证低位误差码字已生成就可以校准高位的码字。

先计算第N-3位输出码字Dout[N-3]对应的误差码字，当亚稳态标志码字的第N-3位MDF[N-3]为0时，得到第N-3位输出码字Dout[N-3]对应的误差码字为0。

当亚稳态标志码字的第N-3位MDF[N-3]为1时，利用伪随机码字给出第N-3位输出码字Dout[N-3]的值，并根据伪随机码字给出的值确定第N-3位输出码字Dout[N-3]对应的理想码字Douti[N:0]。

具体的，在假设在判别第N-3位输出码字Dout[N-3]时，比较器进入亚稳态，此时MDF[N-3]＝1，利用伪随机PN码给出判别结果。如果伪随机码给出Dout[N-3]＝1，则电容CN_N-3下极板接正向基准电压V_refp，其误差电容的误差电压量加到比较器负输入端，最终导致输出码字Dout[N:0]出错。根据MDF[N-3]＝1，Dout[N-3]＝1，可以得到理想输出码字Douti[N:0]＝XXX100100000...(其中理想码字高三位为SARADC输出码字Dout[N:0]的高三位，理想码字第N-3位和冗余电容后一位为1，其余位为0)，最终，由误差电容ΔCN_N-3引起的误差码字为dCN_N-3＝Douti[N:0]-Dout[N:0]。同理，当MDF[N-3]＝1，Dout[N-3]＝0时，可以得到理想输出码字Douti[N:0]＝XXX011011111...，由误差电容ΔCP_N-3引起的误差码字为dCP_N-3＝Douti[N:0]-Dout[N:0]。

由于第N-3位输出码字Dout[N-3]对应的误差码字dCN_N-3和dCP_N-3已经得到，就可以计算第N-2位输出码字Dout[N-2]对应的误差码字ΔCN_N-2和ΔCP_N-2。当MDF[N-2]＝1，Dout[N-2]＝1时，SAR ADC输出码字Dout[N:0]＝XX1000XXXXXX...，根据SAR ADC的工作原理，以及冗余位电容的位置，可以确定Dout[N-1:N-5]的码字1000是确定出现的，此时第N-2位输出码字Dout[N-2]对应的理想输出码字Douti[N:0]＝XX1000100000...，由于Dout[N-3]＝0，即CP_N-3的下极板接正向基准电压V_refp，所以输出码字Dout[N:0]＝XX1000XXXXXX...存在由于CP_N-3电容失配引入的误差，ΔCN_N-2对应的误差码字为：dCN_N-2＝Douti[N:0]-Dout[N:0]-dCP_N-3，即第N-2位输出码字Dout[N-2]对应的误差码字。同理，当MDF[N-2]＝1，Dout[N-2]＝0时，SAR ADC输出码字Dout[N:0]＝XX0111XXXXXX...，第N-2位输出码字Dout[N-2]对应的理想输出码字Douti[N:0]＝XX0111011111...，由于Dout[N-3]＝1，即CN_N-3的下极板接正向基准电压V_refp，所以输出码字Dout[N:0]＝XX0111XXXXXX...存在由于CN_N-3电容失配引入的误差，又由于在求高位的误差码时，必须要减去低位误差的影响，因此ΔCP_N-2对应的误差码字dCP_N-2＝Douti[N:0]-Dout[N:0]-dCN_N-3为第N-2位输出码字Dout[N-2]对应的误差码字。基于同样的原理，第N-1位输出码字Dout[N-1]对应的误差码字dCN_N-1、dCP_N-1以及第N位输出码字Dout[N]对应的误差码字dCN_N和dCP_N都可以得到。

由于在很小的输入电压范围内，每一位的亚稳态可以出现很多次，在校准某一位电容时，把每一次亚稳态产生的误差码叠加求和，取多次平均后的收敛值作为最后的误差码字，经过一定的亚稳态次数，误差码字即可收敛到满足一定精度的值，经过反复试验，每一位电容的误差码经过200次左右的平均即可收敛。

步骤三、将步骤一得到的输出码字Dout[N:0]减去误差码字得到校准后的SAR ADC的校准输出码字。

在正常工作模式下，根据公式：

Dout＝Dout[N:0]+Dout[N]*dCN_N+(1-Dout[N])*dCP_N

+Dout[N-1]*dCN_N-1+(1-Dout[N-1])*dCP_N-1

+Dout[N-2]*dCN_N-2+(1-Dout[N-2])*dCP_N-2

+Dout[N-3]*dCN_N-3+(1-Dout[N-3])*dCP_N-3

可以得到校准后的输出码字。

如图4所示，本实施例中使用matlab代码搭建了一个12位电荷重分配的SAR ADC模型，电容阵列中包括12位量化电容和一位冗余电容，冗余电容大小等于第8位量化电容。在校准高四位的情况下只需要检测高四位的亚稳态，把比较器正输入端和负输入端的差值电压V_X的大小作为判别亚稳态的依据，V_X＜|LSB/2|即认为比较器出现亚稳态。在出现亚稳态时，使用随机函数模拟伪随机PN码随机产生逻辑0或1。校准时，由低位CP₉、CN₉逐级向高位CP₁₂、CN₁₂进行校准，根据标志位MDF[12:0]、输出码Dout[12:0]可以求得对应电容的误差码。

正常工作模式下，在实际输出Dout上叠加误差码字平均后的收敛值，得到校准后的输出Dout，把校准前后的Dout进行FFT分析对比，即可对校准的结果进行评价。校准效果与电容失配大小相关，较大的电容失配需要更多的亚稳态点数才能较好的校准。

现在SMIC40nm工艺下，在软件Cadence中设置单位电容C_u＝2.37fF，通过蒙特卡洛仿真分析得到满足正态分布的每位电容的均值μ和方差σ。在matlab模型中，电容阵列的每位量化电容的电容值由C_i＝N(μ_i,σ_i),(i＝0,1,...,12)随机赋值，校准高四位电容，采样频率为150MHz，校准模式下采样2^21个点用于求误差码，在正常工作模式下采样2^12个点用于FFT分析。如图5所示在同一组失配情况下分别为校准前后的FFT分析对比。可以看到失真噪声比SNDR提升了11.5dB，无杂散动态范围SFDR提升了28.6dB，有效位数Enob从9.75bit提升到11.92bit。

综上所述，本发明基于比较器亚稳态检测以及利用伪随机PN码来辅助校准，校准电容失配从低位往高位逐级校准，利用平均算法收敛误差码。在校准过程中具体基于MATLAB程序搜索电荷重分配型SAR ADC每位电容的误差码，进而通过对SAR ADC输出数据进行还原，对还原后信号进行快速傅立叶变换分析，当有效位数等指标满足最低要求时即可确定最小单位电容，从而实现电荷重分配型SAR ADC电容失配校准。本发明改善了高速低功耗电荷重分配型SAR ADC中电容失配降低精度的缺点，具有高效快速、对模拟电路时序要求低的特点，同时避免了亚稳态现象造成的转换错误，有效提高了SAR ADC的性能。同时，该技术允许设计人员采用更小的CDAC电容阵列，有利于降低SAR ADC的面积和功耗，比较适用于高速低功耗电荷重分配型SAR ADC电容失配校准。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.基于亚稳态检测的SAR-ADC的电容失配校准方法，所述逐次逼近模数转换器的电容阵列包括N位量化电容和一位冗余电容，所述N位量化电容按低位到高位的顺序分别记为第一位量化电容至第N位量化电容，所述冗余电容设置在第M位量化电容和第M+1位量化电容之间，其中N和M均为正整数且M不大于N；

其特征在于，所述电容失配校准方法用于校准所述逐次逼近模数转换器的输出码字中的所述电容阵列高N-M位量化电容的失配值，包括如下步骤：

a、确定所述逐次逼近模数转换器的输出码字Dout[N:0]和亚稳态标志码字MDF[N:0]，当所述逐次逼近模数转换器的比较器不出现亚稳态时，所述亚稳态标志码字MDF[N:0]全为0，当产生所述输出码字Dout[N:0]的第j位时所述逐次逼近模数转换器的比较器出现亚稳态，则亚稳态标志码字的第j位MDF[j]为1，其中j为正整数且j∈[0，N]；

b、从所述输出码字Dout[N:0]中的第M+1位输出码字Dout[M+1]开始直到最高位即第N位输出码字Dout[N]为止，按照从低位到高位的顺序依次计算每一位输出码字对应的误差码字，其中计算第i位输出码字Dout[i]对应的误差码字的具体步骤如下，i为正整数且i∈[M+1，N]：

b1、当亚稳态标志码字的第i位MDF[i]为0时，得到所述第i位输出码字Dout[i]对应的误差码字为0并转到步骤c；当亚稳态标志码字的第i位MDF[i]为1时，利用伪随机码字给出所述第i位输出码字Dout[i]的值，并根据所述伪随机码字给出的值确定所述第i位输出码字Dout[i]对应的理想码字Douti[N:0]；

b2、将所述第i位输出码字Dout[i]对应的理想码字Douti[N:0]减去所述输出码字Dout[N:0]和所述输出码字Dout[N:0]中的第M+1位输出码字Dout[M+1]到第i-1位输出码字Dout[i-1]中每一位输出码字对应的误差码字，得到所述第i位输出码字Dout[i]对应的误差码字；

c、将所述输出码字Dout[N:0]减去步骤b得到的所述输出码字Dout[N:0]中从第M+1位输出码字Dout[M+1]到第N位输出码字Dout[N]的每一位输出码字对应的误差码字，得到经过失配校准后的所述逐次逼近模数转换器的校准输出码字。

2.根据权利要求1所述的基于亚稳态检测的SAR-ADC的电容失配校准方法，其特征在于，N-M＝4。

3.根据权利要求1所述的基于亚稳态检测的SAR-ADC的电容失配校准方法，其特征在于，所述逐次逼近模数转换器包括两个分别连接所述比较器的正向输入端和负向输入端的电容阵列，计算第i位输出码字Dout[i]对应的误差码字时，

当所述亚稳态标志码字的第i位MDF[i]为1，且所述伪随机码字给出所述第i位输出码字Dout[i]的值为1时，得到的所述第i位输出码字Dout[i]对应的误差码字由连接所述比较器负向输入端的电容阵列产生；

当所述亚稳态标志码字的第i位MDF[i]为1，且所述伪随机码字给出所述第i位输出码字Dout[i]的值为0时，得到的所述第i位输出码字Dout[i]对应的误差码字由连接所述比较器正向输入端的电容阵列产生。

4.根据权利要求1所述的基于亚稳态检测的SAR-ADC的电容失配校准方法，其特征在于，在进行步骤c之前，重复多次步骤b得到所述输出码字Dout[N:0]中第M+1位输出码字Dout[M+1]到第N位输出码字Dout[N]的每一位输出码字对应的多个误差码字；

步骤c中将所述输出码字Dout[N:0]减去所述输出码字Dout[N:0]中从第M+1位输出码字Dout[M+1]到第N位输出码字Dout[N]的每一位输出码字对应的多个误差码字平均后的收敛值，得到经过失配校准后的所述逐次逼近模数转换器的校准输出码字。