CN116505946A - Sar adc的模拟域校准方法、装置及sar adc - Google Patents

Sar adc的模拟域校准方法、装置及sar adc Download PDF

Info

Publication number
CN116505946A
CN116505946A CN202310736349.0A CN202310736349A CN116505946A CN 116505946 A CN116505946 A CN 116505946A CN 202310736349 A CN202310736349 A CN 202310736349A CN 116505946 A CN116505946 A CN 116505946A
Authority
CN
China
Prior art keywords
capacitance
calibrated
calibration
capacitor
sar adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310736349.0A
Other languages
English (en)
Other versions
CN116505946B (zh
Inventor
张明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runic Technology Co ltd
Original Assignee
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runic Technology Co ltd filed Critical Jiangsu Runic Technology Co ltd
Priority to CN202310736349.0A priority Critical patent/CN116505946B/zh
Publication of CN116505946A publication Critical patent/CN116505946A/zh
Application granted granted Critical
Publication of CN116505946B publication Critical patent/CN116505946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种SAR ADC的模拟域校准方法、装置及SAR ADC。该方法包括：获取多个二进制电容的电容值，其中所述多个二进制电容包括待校准电容和冗余电容，且所述多个二进制电容为按照位数次序依次相邻；按照所述位数次序，将所述待校准电容中的第一待校准电容的电容值与所述多个二进制电容中比所述第一待校准电容的所述第一待校准电容位数低的二进制电容的电容值之和相比较以获得比较结果；以及根据所述比较结果，校准所述第一待校准电容的所述电容值或比所述第一待校准电容低一位的第二待校准电容的电容值，并以轮询的方式依次执行所述多个待校准电容的校准。此种技术方案能够通过模拟域校准来消除电容失配，提升SAR ADC的转换精度。

Description

SAR ADC的模拟域校准方法、装置及SAR ADC
技术领域
本发明属于模拟数字转换技术领域，特别涉及一种SAR ADC的模拟域校准方法、装置及SAR ADC。
背景技术
逐次逼近型模数转换器（Successive-Approaching-Register ADC）作为中高精度、低功耗、中低速度的模数转换器选择，由于电容重分配结构带来的低功耗特性，使得SARADC在许多领域得以应用。
由于SAR ADC的模拟域的电容在实际制造过程中，由于制作工艺及材料本身特性的原因，会造成电容之间的失配，从而限制了模数转换器的精度。因此，传统技术中，都会通过校准方法来消除电容失配，从而提升SAR ADC的转换精度。电容失配的校准方法主要分为数字域校准和模拟域校准，其中数字域校准是得到每个电容的实际权重后在数字域对编码进行处理，而模拟域校准是通过增加校准电容试图消除电容之间的失配。
对于模拟域校准，通常采用校准电容阵列，来分别对SAR ADC的模拟域电容进行校准。
发明内容
本发明的目的，在于提供一种SAR ADC的模拟域校准方法、装置及SAR ADC，通过模拟域校准方法消除电容失配，从而提升SAR ADC的转换精度。
为了达成上述目的，本发明的解决方案是：
一种SAR ADC的模拟域校准方法，包括如下步骤：
步骤1，将n+1个SAR ADC中的二进制电容按照位数次序进行排列，得到顺序为Cn,Cn-1,Cn-2,…,C1,C0；其中，所述n+1个二进制电容包括n个待校准电容C1～Cn和1个冗余电容C0；
步骤2，对于所述n个待校准电容C1～Cn，按照位数次序由高到低的顺序Cn,Cn-1,Cn-2,…,C1依次按照如下步骤进行校准：
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到电容偏差；i=1,2,…,n；
对所述待校准电容Ci或比所述待校准电容Ci低一位的待校准电容Ci-1补偿校准电容，完成对所述待校准电容Ci的校准。
上述步骤2中，将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到电容偏差；i=1,2,…,n；包括，
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为+或-。
上述将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为+或-，包括，
将比较器的正负输入端接入一个固定的共模电平VCM，并将Ci～C0的上极板均连接至比较器的负输入端，将待校准电容Ci的下极板接VREF，将其余电容Ci-1～C0的下极板接gnd；
断开Ci～C0的上极板与共模电平VCM的连接，使Ci～C0的上极板悬空；
将待校准电容Ci的下极板接gnd，将其余电容Ci-1～C0的下极板接VREF；
判断此时比较器的输出结果，若比较器的输出结果为高，表示Ci-（Ci-1+Ci-2+…+C0）的符号为+；若比较器的输出结果为低，表示Ci-（Ci-1+Ci-2+…+C0）的符号为-。
对所述待校准电容Ci补偿校准电容，完成对所述待校准电容Ci的校准；包括，
对所述待校准电容Ci并联电容校准单元Ca，然后计算Ci+Ca-（Ci-1+Ci-2+…+C0）的符号，若符号不变，仍然为+或-，则维持待校准电容Ci并联电容校准单元Ca，完成对所述待校准电容Ci的校准。
上述电容校准单元的值与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。
上述步骤2的具体内容是，
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为-；
利用逐次逼近法获得对应所述待校准电容Ci的误差电容，并对所述待校准电容Ci补偿所述的误差电容。
上述误差电容与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。
上述步骤2的具体内容是，
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为+；
利用逐次逼近法获得对应比所述待校准电容Ci低一位的待校准电容Ci-1的误差电容，并对所述待校准电容Ci-1补偿所述的误差电容的一半。
上述电容校准单元的值与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。
一种SAR ADC的模拟域校准装置，用于对SAR ADC中按照位数次序排列的n+1个二进制电容Cn,Cn-1,Cn-2,…,C1,C0中的待校准电容C1～Cn按照位数次序由高到低的顺序依次进行校准，其中C0为冗余电容；
所述模拟域校准装置包括，
电容比较模块，被配置为按照位数次序由高到低的顺序，将当前待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到电容偏差；i=1,2,…,n；以及，
校准判断控制模块，被配置为根据所述电容偏差，对所述当前待校准电容Ci补偿校准电容，完成对所述待校准电容Ci的校准。
一种SAR ADC，所述SAR ADC包括如前所述的SAR ADC的模拟域校准装置。
传统技术中，在控制领域要求模数转换器转换结束后立刻输出结果，数字校准技术需要在转换结束之后对编码进行数字域的处理，然后才能输出结果。模拟校准在芯片出厂前或者芯片刚上电时对电容阵列进行校准，在后续的转换过程中可以立刻输出转换结果。
为消除转换阶段中的失配电容，通常会采用电容阵列来同时对采样二进制电容进行校准，这就常常导致需要占用比较大的片内面积，从而必须在出厂前对模拟域的采样电容校准好。
采用上述方案后，本发明提供的SAR ADC的模拟域校准方法，通过采用轮询校准的方式，对待校准的电容进行依次校准，并基于之前的校准结果轮流校准，从而省去了校准数字电路，降低了片内电路面积，同时降低了校准后电容的匹配性要求。
附图说明
图1、图2、图3示出了通过校准开关时序来获取电容校准比较的校准方法；
图4示出了本发明一实施例提供的SAR ADC的模拟域校准方法；
图5示出了另一实施例提供的的SAR ADC的模拟域校准方法；
图6示出了又一实施例提供的SAR ADC的模拟域校准方法；
图7示出了又一实施例提供的SAR ADC的模拟域校准方法；
图8示出了又一实施例提供的SAR ADC的模拟域校准方法；
图9为本发明一实施例的SAR ADC的模拟域校准装置。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本文中，除非上下文另有定义，术语“连接”是指电连接。术语“包括”、“包含”是指除了其后面所列元素之外，还可以包括其他元素。
在本文中，除非上下文另有定义，术语“第一”、“第二”仅用于区分相同或相似特征，而并非对于特征的限定，也并不表示相应特征的顺序、重要性等。
如图1至图3所示，示出了通过校准开关时序来获取电容校准比较的校准方法。
图1示出了校准开关时序的步骤1。冗余电容C0D的电容值等于一个单位电容Cu，只参与采样阶段，不参与转换，目的是令电容的权重为[1/16 1/8 1/4 1/2]。例如，前四个二进制电容（1Cu，2Cu，4Cu，8Cu）与一个1Cu的冗余电容230的总电容为16Cu，等于第五个二进制电容16Cu。同样的，前三个二进制电容（1Cu，2Cu，4Cu）与一个1Cu的冗余电容230的总电容为8Cu，等于第四个二进制电容8Cu。
在模拟校准过程中，冗余电容230还用于检测电容失配的方向和大小。例如比较第五个二进制电容16Cu和前四个二进制电容加冗余电容（C3N、C2N、C1N、C0N）的大小。
在该步骤中，比较器300的正负输入端接入一个固定的共模电平VCM，C3N下极板接VREF，其余电容的下极板接到gnd，对应编码1000（0），最后一位(0)表示冗余电容230。此时电容阵列上存储的电荷量为。
图2示出了校准开关时序的步骤2。断开电容阵列的上极板与VCM的连接，此时电容阵列的上极板悬空，下极板的电压变化无法向电容注入电荷，所以电容阵列上的电荷保持不变，下极板电压的变化将导致电荷在电容之间进行重分配，令电容上极板的电压发生变化，不断逼近VCM。
图3示出了校准开关时序的步骤3。C3N下极板接gnd，其余电容的下极板接VREF，对应编码0111（1）。
此时电容阵列上存储的电荷量为：
，
其中Vx为电容阵列上极板电压，Vx与VCM经过比较器进行比较。当比较器输出结果为高，比较器正输入端电压VCM大于反向输入端电压Vx，则说明。即，获得电容C3N与比其位数低的电容和冗余电容之和的大小关系，从而用于后面的校准。具体的校准方法，将在下文中详细说明。
如图4所示，本发明各示例性实施例提供一种SAR ADC的模拟域校准方法，包括以下步骤。
步骤S100，获取多个二进制电容的电容值，其中所述多个二进制电容包括待校准电容和冗余电容，且所述多个二进制电容为按照位数次序依次相邻。
获取多个位数相邻的电容的电容偏差值，并获得多个位数相邻的电容中位数最高的电容的电容值和其他电容的电容值之和的大小关系。该大小关系可以通过基于图1至图3所示的校准开关时序方法获得。
具体地，在一实施例中，二进制电容C3N、C2N、C1N、C0N、C0D为位数依次减小的电容序列，其中电容C3N、C2N、C1N、C0N为待校准电容，电容C0D为冗余电容。
步骤S200，按照所述位数次序，将所述待校准电容中的第一待校准电容的电容值与所述多个二进制电容中比所述第一待校准电容的所述第一待校准电容位数低的二进制电容的电容值之和相比较以获得比较结果。
第一待校准电容为二进制电容中位数最高的电容，例如，在上述二进制电容C3N、C2N、C1N、C0N、C0D中，电容C3N为第一待校准电容。该步骤中，通过校准开关时序方法，获得第一待校准电容C3N和其他二进制电容C2N、C1N、C0N、C0D的大小关系。
步骤S300，根据所述比较结果，校准所述第一待校准电容的所述电容值或比所述第一待校准电容低一位的第二待校准电容的电容值，并以轮询的方式依次执行所述多个待校准电容的校准。
以轮询的方式，来依次比较待校准电容和比其位数低的二进制电容的电容之和相比较，并根据比较结果来分别校准本位电容或次位电容。这里，本位电容是指位数最高的电容，例如C3N，次位电容是指比第一待校准电容低一位的二进制电容，例如C2N。
本发明提供的SAR ADC的模拟域校准方法，通过采用轮询校准的方式，对待校准的电容进行依次校准，并基于之前的校准结果轮流校准，从而省去了校准数字电路，降低了片内电路面积，同时降低了校准后电容的匹配性要求。
如图5所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S320，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述电容值之和时，利用电容校准单元对所述第一待校准电容增加所述电容校准单元以得到第一校准后电容值。
在本实施例中，利用补偿一个校准电容的最小单位Cu_cal，即电容校准单元，来对待校准电容进行补偿。电容校准单元的值与SAR ADC的精度要求误差范围要求相关。例如，对SAR ADC的精度要求越高，电容校准单元的值则越小；对SAR ADC误差范围要求越高，则电容校准单元的值越小。
步骤S322，当所述第一校准后电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的第二校准后电容值之和时，保留对所述第一待校准电容的校准结果，执行下一位待校准电容的校准。
在本实施例中，当校准后的电容依然满足小于其余电容的电容值之和时，保留该校准结果，并执行下一位轮询。当校准后的电容大于其余电容的电容值之和时，则取消对所述第一待校准电容补偿的电容校准单元。
具体地，在一实施例中，当C3N<C2N+C1N+C0N+C0D，对本位校准电容进行校准，即C3N。对C3N补偿一个校准电容的最小单位Cu_cal，再次进行比较（C3N+Cu_cal）与C2N+C1N+C0N+C0D，如果比较结果显示（C3N+Cu_cal）<C2N+C1N+C0N+C0D则保留该次校准。并进行下一位C2N的校准，校准过程类似。
该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。
如图6所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S330，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用所述电容校准单元对所述第二待校准电容的电容值增加所述电容校准单元以得到第二校准后电容值。
步骤S332，当所述第一校准后电容值大于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述第二校准后电容值时，保留对所述第二待校准电容的校准结果，执行下一位待校准电容的校准，其中所述第二校准后电容值之和中包括所述第二待校准电容的所述第二校准后电容值。
具体地，当C3N>C2N+C1N+C0N+C0D，对第一待校准电容的次位进行校准，即C2N。对C2N补偿一个校准电容的最小单位Cu_cal，再次进行比较C3N与（C2N+Cu_cal）+C1N+C0N+C0D，如果比较结果显示C3N>（C2N+Cu_cal）+C1N+C0N+C0D则保留该次校准。并进行下一位C2N的校准，校准过程类似。
该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。
如图7所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S340，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应所述第一待校准电容的第一误差电容，并对所述第一待校准电容增加所述第一误差电容以得到第一校准后电容值。
步骤S342，按照步骤S340的内容，执行下一位待校准电容的校准。
图7与图5的实施例的区别之处在于，图7实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。
具体地，当C3N<C2N+C1N+C0N+C0D，对本位校准电容进行校准，即C3N。使用C3N的二进制校准电容对误差电容进行逐次逼近，得到误差电容（C3N+ΔC）=C2N+C1N+C0N+C0D，对C3N补偿校准电容ΔC，并进行下一位C4N的校准，校准过程类似。
如图8所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S350，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应比所述第一待校准电容低一位的第二待校准电容的第一误差电容，并对所述第二待校准电容增加所述第一误差电容的一半以得到第一校准后电容值。
步骤S352，按照步骤S350的内容，执行下一位的待校准电容的校准。
图8与图6所示实施例的区别之处在于，图8实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。
具体地，当C3N>C2N+C1N+C0N+C0D，对校准电容的下一位进行校准，即C2N。使用C2N的二进制校准电容对误差电容进行逐次逼近，得到误差电容C3N=（C2N+ΔC）+C1N+C0N+C0D，对C2N补偿校准电容的一半ΔC/2，并进行下一位C4N的校准，校准过程类似。
可以理解的是，所述多个待校准电容可以为所述SAR ADC中所有的二进制电容，也可以是SAR ADC中部分的二进制电容。
如图9所示，示出了一种SAR ADC的模拟域校准装置，该装置包括以下模块，以被配置为执行本发明各实施例的SAR ADC的模拟域校准方法。
电容比较模块600，被配置为按照所述位数次序，将所述待校准电容中的第一待校准电容与所述多个二进制电容中比所述第一待校准电容位数低的二进制电容相比较以获得电容偏差。
校准判断控制模块700，被配置为根据所述电容偏差，校准所述第一待校准电容或比所述第一待校准电容低一位的第二待校准电容，并以轮询的方式依次执行所述多个待校准电容的校准。
本发明各示例性实施例还提供一种SAR ADC，所述SAR ADC包括本发明各实施例所述的SAR ADC的模拟域校准装置。
应该理解的是，虽然图4至图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4至图8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本文中，除非上下文另有定义，术语“连接”是指电连接。术语“包括”、“包含”是指除了其后面所列元素之外，还可以包括其他元素。
在本文中，除非上下文另有定义，术语“第一”、“第二”仅用于区分相同或相似特征，而并非对于特征的限定，也并不表示相应特征的顺序、重要性等。
如图1至图3所示，示出了通过校准开关时序来获取电容校准比较的校准方法。
图1示出了校准开关时序的步骤1。冗余电容C0D的电容值等于一个单位电容Cu，只参与采样阶段，不参与转换，目的是令电容的权重为[1/16 1/8 1/4 1/2]。例如，前四个二进制电容（1Cu，2Cu，4Cu，8Cu）与一个1Cu的冗余电容230的总电容为16Cu，等于第五个二进制电容16Cu。同样的，前三个二进制电容（1Cu，2Cu，4Cu）与一个1Cu的冗余电容230的总电容为8Cu，等于第四个二进制电容8Cu。
在模拟校准过程中，冗余电容230还用于检测电容失配的方向和大小。例如比较第五个二进制电容16Cu和前四个二进制电容加冗余电容（C3N、C2N、C1N、C0N）的大小。
在该步骤中，比较器300的正负输入端接入一个固定的共模电平VCM，C3N下极板接VREF，其余电容的下极板接到gnd，对应编码1000（0），最后一位(0)表示冗余电容230。此时电容阵列上存储的电荷量为。
图2示出了校准开关时序的步骤2。断开电容阵列的上极板与VCM的连接，此时电容阵列的上极板悬空，下极板的电压变化无法向电容注入电荷，所以电容阵列上的电荷保持不变，下极板电压的变化将导致电荷在电容之间进行重分配，令电容上极板的电压发生变化，不断逼近VCM。
图3示出了校准开关时序的步骤3。C3N下极板接gnd，其余电容的下极板接VREF，对应编码0111（1）。
此时电容阵列上存储的电荷量为：
，
其中Vx为电容阵列上极板电压，Vx与VCM经过比较器进行比较。当比较器输出结果为高，比较器正输入端电压VCM大于反向输入端电压Vx，则说明。即，获得电容C3N与比其位数低的电容和冗余电容之和的大小关系，从而用于后面的校准。具体的校准方法，将在下文中详细说明。
如图4所示，本发明各示例性实施例提供一种SAR ADC的模拟域校准方法，包括以下步骤。
步骤S100，获取多个二进制电容的电容值，其中所述多个二进制电容包括待校准电容和冗余电容，且所述多个二进制电容为按照位数次序依次相邻。
获取多个位数相邻的电容的电容偏差值，并获得多个位数相邻的电容中位数最高的电容的电容值和其他电容的电容值之和的大小关系。该大小关系可以通过基于图1至图3所示的校准开关时序方法获得。
具体地，在一实施例中，二进制电容C3N、C2N、C1N、C0N、C0D为位数依次减小的电容序列，其中电容C3N、C2N、C1N、C0N为待校准电容，电容C0D为冗余电容。
步骤S200，按照所述位数次序，将所述待校准电容中的第一待校准电容的电容值与所述多个二进制电容中比所述第一待校准电容的所述第一待校准电容位数低的二进制电容的电容值之和相比较以获得比较结果。
第一待校准电容为二进制电容中位数最高的电容，例如，在上述二进制电容C3N、C2N、C1N、C0N、C0D中，电容C3N为第一待校准电容。该步骤中，通过校准开关时序方法，获得第一待校准电容C3N和其他二进制电容C2N、C1N、C0N、C0D的大小关系。
步骤S300，根据所述比较结果，校准所述第一待校准电容的所述电容值或比所述第一待校准电容低一位的第二待校准电容的电容值，并以轮询的方式依次执行所述多个待校准电容的校准。
以轮询的方式，来依次比较待校准电容和比其位数低的二进制电容的电容之和相比较，并根据比较结果来分别校准本位电容或次位电容。这里，本位电容是指位数最高的电容，例如C3N，次位电容是指比第一待校准电容低一位的二进制电容，例如C2N。
本发明提供的SAR ADC的模拟域校准方法，通过采用轮询校准的方式，对待校准的电容进行依次校准，并基于之前的校准结果轮流校准，从而省去了校准数字电路，降低了片内电路面积，同时降低了校准后电容的匹配性要求。
如图5所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S320，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述电容值之和时，利用电容校准单元对所述第一待校准电容增加所述电容校准单元以得到第一校准后电容值。
在本实施例中，利用补偿一个校准电容的最小单位Cu_cal，即电容校准单元，来对待校准电容进行补偿。电容校准单元的值与SAR ADC的精度要求误差范围要求相关。例如，对SAR ADC的精度要求越高，电容校准单元的值则越小；对SAR ADC误差范围要求越高，则电容校准单元的值越小。
步骤S322，当所述第一校准后电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的第二校准后电容值之和时，保留对所述第一待校准电容的校准结果，执行下一位待校准电容的校准。
在本实施例中，当校准后的电容依然满足小于其余电容的电容值之和时，保留该校准结果，并执行下一位轮询。当校准后的电容大于其余电容的电容值之和时，则取消对所述第一待校准电容补偿的电容校准单元。
具体地，在一实施例中，当C3N<C2N+C1N+C0N+C0D，对本位校准电容进行校准，即C3N。对C3N补偿一个校准电容的最小单位Cu_cal，再次进行比较（C3N+Cu_cal）与C2N+C1N+C0N+C0D，如果比较结果显示（C3N+Cu_cal）<C2N+C1N+C0N+C0D则保留该次校准。并进行下一位C2N的校准，校准过程类似。
该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。
如图6所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S330，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用所述电容校准单元对所述第二待校准电容的电容值增加所述电容校准单元以得到第二校准后电容值。
步骤S332，当所述第一校准后电容值大于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述第二校准后电容值时，保留对所述第二待校准电容的校准结果，执行下一位待校准电容的校准，其中所述第二校准后电容值之和中包括所述第二待校准电容的所述第二校准后电容值。
具体地，当C3N>C2N+C1N+C0N+C0D，对第一待校准电容的次位进行校准，即C2N。对C2N补偿一个校准电容的最小单位Cu_cal，再次进行比较C3N与（C2N+Cu_cal）+C1N+C0N+C0D，如果比较结果显示C3N>（C2N+Cu_cal）+C1N+C0N+C0D则保留该次校准。并进行下一位C2N的校准，校准过程类似。
该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。
如图7所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S340，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应所述第一待校准电容的第一误差电容，并对所述第一待校准电容增加所述第一误差电容以得到第一校准后电容值。
步骤S342，按照步骤S340的内容，执行下一位待校准电容的校准。
图7与图5的实施例的区别之处在于，图7实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。
具体地，当C3N<C2N+C1N+C0N+C0D，对本位校准电容进行校准，即C3N。使用C3N的二进制校准电容对误差电容进行逐次逼近，得到误差电容（C3N+ΔC）=C2N+C1N+C0N+C0D，对C3N补偿校准电容ΔC，并进行下一位C4N的校准，校准过程类似。
如图8所示，在一实施例中，步骤S300还可以包括以下步骤。
步骤S350，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应比所述第一待校准电容低一位的第二待校准电容的第一误差电容，并对所述第二待校准电容增加所述第一误差电容的一半以得到第一校准后电容值。
步骤S352，按照步骤S350的内容，执行下一位的待校准电容的校准。
图8与图6所示实施例的区别之处在于，图8实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。
具体地，当C3N>C2N+C1N+C0N+C0D，对校准电容的下一位进行校准，即C2N。使用C2N的二进制校准电容对误差电容进行逐次逼近，得到误差电容C3N=（C2N+ΔC）+C1N+C0N+C0D，对C2N补偿校准电容的一半ΔC/2，并进行下一位C4N的校准，校准过程类似。
可以理解的是，所述多个待校准电容可以为所述SAR ADC中所有的二进制电容，也可以是SAR ADC中部分的二进制电容。
如图9所示，示出了一种SAR ADC的模拟域校准装置，该装置包括以下模块，以被配置为执行本发明各实施例的SAR ADC的模拟域校准方法。
电容比较模块600，被配置为按照所述位数次序，将所述待校准电容中的第一待校准电容与所述多个二进制电容中比所述第一待校准电容位数低的二进制电容相比较以获得电容偏差。
校准判断控制模块700，被配置为根据所述电容偏差，校准所述第一待校准电容或比所述第一待校准电容低一位的第二待校准电容，并以轮询的方式依次执行所述多个待校准电容的校准。
本发明各示例性实施例还提供一种SAR ADC，所述SAR ADC包括本发明各实施例所述的SAR ADC的模拟域校准装置。
应该理解的是，虽然图4至图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4至图8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种SAR ADC的模拟域校准方法，其特征在于包括如下步骤：
步骤1，将n+1个SAR ADC中的二进制电容按照位数次序进行排列，得到顺序为Cn,Cn-1,Cn-2,…,C1,C0；其中，所述n+1个二进制电容包括n个待校准电容C1～Cn和1个冗余电容C0；
步骤2，对于所述n个待校准电容C1～Cn，按照位数次序由高到低的顺序Cn,Cn-1,Cn-2,…,C1依次按照如下步骤进行校准：
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到电容偏差；i=1,2,…,n；
对所述待校准电容Ci或比所述待校准电容Ci低一位的待校准电容Ci-1补偿校准电容，完成对所述待校准电容Ci的校准。
2.如权利要求1所述的SAR ADC的模拟域校准方法，其特征在于：所述步骤2中，将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到电容偏差；i=1,2,…,n；包括，
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为+或-。
3.如权利要求2所述的SAR ADC的模拟域校准方法，其特征在于：所述将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为+或-，包括，
将比较器的正负输入端接入一个固定的共模电平VCM，并将Ci～C0的上极板均连接至比较器的负输入端，将待校准电容Ci的下极板接VREF，将其余电容Ci-1～C0的下极板接gnd；
断开Ci～C0的上极板与共模电平VCM的连接，使Ci～C0的上极板悬空；
将待校准电容Ci的下极板接gnd，将其余电容Ci-1～C0的下极板接VREF；
判断此时比较器的输出结果，若比较器的输出结果为高，表示Ci-（Ci-1+Ci-2+…+C0）的符号为+；若比较器的输出结果为低，表示Ci-（Ci-1+Ci-2+…+C0）的符号为-。
4.如权利要求2或3所述的SAR ADC的模拟域校准方法，其特征在于：对所述待校准电容Ci补偿校准电容，完成对所述待校准电容Ci的校准；包括，
对所述待校准电容Ci并联电容校准单元Ca，然后计算Ci+Ca-（Ci-1+Ci-2+…+C0）的符号，若符号不变，仍然为+或-，则维持待校准电容Ci并联电容校准单元Ca，完成对所述待校准电容Ci的校准。
5.如权利要求4所述的SAR ADC的模拟域校准方法，其特征在于：所述电容校准单元的值与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。
6.如权利要求2或3所述的SAR ADC的模拟域校准方法，其特征在于：所述步骤2的具体内容是，
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为-；
利用逐次逼近法获得对应所述待校准电容Ci的误差电容，并对所述待校准电容Ci补偿所述的误差电容。
7.如权利要求6所述的SAR ADC的模拟域校准方法，其特征在于：所述误差电容与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。
8.如权利要求2或3所述的SAR ADC的模拟域校准方法，其特征在于：所述步骤2的具体内容是，
将待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到Ci-（Ci-1+Ci-2+…+C0）的符号为+；
利用逐次逼近法获得对应比所述待校准电容Ci低一位的待校准电容Ci-1的误差电容，并对所述待校准电容Ci-1补偿所述的误差电容的一半。
9.如权利要求8所述的SAR ADC的模拟域校准方法，其特征在于：电容校准单元的值与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。
10.一种SAR ADC的模拟域校准装置，其特征在于：用于对SAR ADC中按照位数次序排列的n+1个二进制电容Cn,Cn-1,Cn-2,…,C1,C0中的待校准电容C1～Cn按照位数次序由高到低的顺序依次进行校准，其中C0为冗余电容；
所述模拟域校准装置包括，
电容比较模块，被配置为按照位数次序由高到低的顺序，将当前待校准电容Ci与所有比该待校准电容Ci位数低的二进制电容Ci-1～C0进行比较，得到电容偏差；i=1,2,…,n；以及，
校准判断控制模块，被配置为根据所述电容偏差，对所述当前待校准电容Ci补偿校准电容，完成对所述待校准电容Ci的校准。
11.一种SAR ADC，其特征在于：所述SAR ADC包括如权利要求10所述的SAR ADC的模拟域校准装置。
CN202310736349.0A 2023-06-21 2023-06-21 Sar adc的模拟域校准方法、装置及sar adc Active CN116505946B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310736349.0A CN116505946B (zh) 2023-06-21 2023-06-21 Sar adc的模拟域校准方法、装置及sar adc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310736349.0A CN116505946B (zh) 2023-06-21 2023-06-21 Sar adc的模拟域校准方法、装置及sar adc

Publications (2)

Publication Number Publication Date
CN116505946A true CN116505946A (zh) 2023-07-28
CN116505946B CN116505946B (zh) 2023-10-13

Family

ID=87316818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310736349.0A Active CN116505946B (zh) 2023-06-21 2023-06-21 Sar adc的模拟域校准方法、装置及sar adc

Country Status (1)

Country Link
CN (1) CN116505946B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101098147A (zh) * 2006-06-28 2008-01-02 英飞凌科技股份公司 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络
US20110122006A1 (en) * 2009-11-26 2011-05-26 Chieh-Wei Liao Calibration method and related calibration apparatus for capacitor array
CN102163973A (zh) * 2011-05-13 2011-08-24 清华大学 电容阵列型逐次逼近模数转换器的校准装置及校准方法
CN102857226A (zh) * 2012-09-26 2013-01-02 浙江大学 一种逐次逼近型模数转换器
US8674862B1 (en) * 2012-09-05 2014-03-18 Altera Corporation Systems and methods for digital calibration of successive-approximation-register analog-to-digital converter
CN104639164A (zh) * 2015-02-10 2015-05-20 东南大学 应用于单端sar adc的二进制电容阵列及其冗余校准方法
CN104917527A (zh) * 2015-06-30 2015-09-16 东南大学 应用于单端sar adc的电容失配校准电路及其校准方法
CN105811979A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种带校正的逐次逼近模数转换器及其校正方法
CN109150183A (zh) * 2018-09-11 2019-01-04 电子科技大学 基于亚稳态检测的sar-adc的电容失配校准方法
CN110086468A (zh) * 2019-05-17 2019-08-02 成都微光集电科技有限公司 一种非二进制逐次逼近型模数转换器的权重校准方法
CN113839672A (zh) * 2021-09-14 2021-12-24 无锡英迪芯微电子科技股份有限公司 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN114598324A (zh) * 2022-03-17 2022-06-07 上海美仁半导体有限公司 冗余校准的sar-adc电路和模数转换器
CN217824932U (zh) * 2022-03-17 2022-11-15 上海美仁半导体有限公司 冗余校准的sar-adc电路和模数转换器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101098147A (zh) * 2006-06-28 2008-01-02 英飞凌科技股份公司 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络
US20110122006A1 (en) * 2009-11-26 2011-05-26 Chieh-Wei Liao Calibration method and related calibration apparatus for capacitor array
CN102163973A (zh) * 2011-05-13 2011-08-24 清华大学 电容阵列型逐次逼近模数转换器的校准装置及校准方法
US8674862B1 (en) * 2012-09-05 2014-03-18 Altera Corporation Systems and methods for digital calibration of successive-approximation-register analog-to-digital converter
CN102857226A (zh) * 2012-09-26 2013-01-02 浙江大学 一种逐次逼近型模数转换器
CN104639164A (zh) * 2015-02-10 2015-05-20 东南大学 应用于单端sar adc的二进制电容阵列及其冗余校准方法
CN104917527A (zh) * 2015-06-30 2015-09-16 东南大学 应用于单端sar adc的电容失配校准电路及其校准方法
CN105811979A (zh) * 2016-03-03 2016-07-27 电子科技大学 一种带校正的逐次逼近模数转换器及其校正方法
CN109150183A (zh) * 2018-09-11 2019-01-04 电子科技大学 基于亚稳态检测的sar-adc的电容失配校准方法
CN110086468A (zh) * 2019-05-17 2019-08-02 成都微光集电科技有限公司 一种非二进制逐次逼近型模数转换器的权重校准方法
CN113839672A (zh) * 2021-09-14 2021-12-24 无锡英迪芯微电子科技股份有限公司 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN114598324A (zh) * 2022-03-17 2022-06-07 上海美仁半导体有限公司 冗余校准的sar-adc电路和模数转换器
CN217824932U (zh) * 2022-03-17 2022-11-15 上海美仁半导体有限公司 冗余校准的sar-adc电路和模数转换器

Also Published As

Publication number Publication date
CN116505946B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
CN107046424B (zh) 具有双转换的adc后台校准
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
JP4532808B2 (ja) Ａ／ｄコンバータの較正
CN111934688B (zh) 逐次逼近型模数转换器及方法
CN110086468B (zh) 一种非二进制逐次逼近型模数转换器的权重校准方法
TWI320266B (en) Pipelined analog to digital converter with capacitor mismatch compensation
CN103916127B (zh) 模拟/数字转换器
CN105811976A (zh) 模拟数字转换器电路
TW201810954A (zh) 數位類比轉換器之校正電路及校正方法
US20100085225A1 (en) Successive approximation adc with binary error tolerance mechanism
TWI556585B (zh) 類比至數位轉換裝置及相關的校正方法及校正模組
CN111327324B (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
JP2009545215A (ja) 非同期電流モード循環比較を使用するアナログ／ディジタル変換
US6229472B1 (en) A/D converter
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN106998206B (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
CN110719104B (zh) 储存电容器模数转换器中的共模抑制
CN111669178A (zh) 一种高精度逐次逼近型模数转换器及其线性度校准方法
CN112737583B (zh) 一种高精度的流水线adc及前端校准方法
CN111614354B (zh) 一种模数转换器的电容权重的校准电路
CN116505946B (zh) Sar adc的模拟域校准方法、装置及sar adc
JP2001024509A (ja) 自己補正方式電荷再配分逐次比較型ａｄ変換器
TWI469530B (zh) 用於編碼並發送來自類比數位轉換程序之數值的方法與電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant