CN107046424B - 具有双转换的adc后台校准 - Google Patents

具有双转换的adc后台校准 Download PDF

Info

Publication number
CN107046424B
CN107046424B CN201710070081.6A CN201710070081A CN107046424B CN 107046424 B CN107046424 B CN 107046424B CN 201710070081 A CN201710070081 A CN 201710070081A CN 107046424 B CN107046424 B CN 107046424B
Authority
CN
China
Prior art keywords
circuit
adc
conversion
digital
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710070081.6A
Other languages
English (en)
Other versions
CN107046424A (zh
Inventor
沈军华
M·米克
M·C·W·科尔恩
李宏星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107046424A publication Critical patent/CN107046424A/zh
Application granted granted Critical
Publication of CN107046424B publication Critical patent/CN107046424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及具有双转换的ADC后台校准。模数转换器(ADC)系统可以采样输入电压为至少第一转换成第一N1位的数字值，并使用相同的输入电压样本的至少第二转换成第二N2位的数字值。第一转换的结果和第二变换的结果之间的差异可以被朝零驱动以调整一个或多个位的权重，用于在输入电压的随后样本的一个或多个后续模数转换中校准值。混洗、抖动或类似物可以帮助确保在第二转换中使用的至少部分决策路径不同于在第一转换中使用的决策路径。校准可以在后台执行，并同时ADC在正常操作模式中转换。

Description

具有双转换的ADC后台校准
优先权请求
本专利申请是于2016年2月9日提交、题为“ADC BACKGROUND CALIBRATION WITHDUAL CONVERSIONS”、美国专利申请序列号15/019381 的继续部分，本文请求其优先权权益，并在此通过引用的方式并入本文其全部内容。
技术领域
本公开通常件涉及模数转换器(ADC)电路，尤其涉及ADC电路的校准。
背景技术
电子系统可以包括模数(A/D)转换器(ADC)。将模拟信号转换到数字信号允许电子系统中的执行信号处理功能。ADC电路的性能可取决于环境条件，诸如温度和在制造期间发生的变化。更高精度的ADC电路 (例如，该ADC电路的位数为12或以上)可需要在其工作寿命期间多次校准以避免位差错。本发明人已经认识到用于改进ADC校准的必要性。
发明内容
通常本文件涉及模数转换器(ADC)电路，尤其涉及ADC电路的校准。
模数转换系统的示例可包括采样电路。采样电路可以被配置为将第一转换的输入电压采样为N1位的第一数字值，并使用至少第二转换的相同输入电压为N2位的第二数字值。N1和N2都是正整数。模数转换系统可以包括模数转换器(ADC)电路。ADC电路可包括提供相应的决策路径的加权电路组件。该ADC电路可以包括比较器电路，可以被配置为使用至少一些加权电路组件，以基于采样输入电压进行比较，用于作为确定第一和第二数字值的位的位确定的部分。该ADC电路可以包括逻辑电路，可被配置成控制在不同于第一转换的决策路径的第二转换中所用的至少一些决策路径。在示例中，至少一些加权电路元件和第一变换的N1位值的决策路径可以从用于转换第二转换的N2位值的加权组件电路组件和决策路径混洗。在示例中，逻辑电路可以包括数字引擎，可以被配置为向零(或有限的DC值)驱动第一变换的结果和第二转换的结果之间的差异，诸如通过调整一个或多个加权电路组件的权重，以校准诸如用于输入电压的随后样本的一个或多个后续模数转换的值。相比于仅执行一个采样电压的一次转换，具有采样相同的采样输入电压的两次或多次转换的优势，诸如在后文所述。
模数转换系统的示例可包括采样电路，如可以被配置为采样用于将第一转换的输入电压转换成第一数字值，并使用相同的输入电压样本用于第二数字值的至少第二转换。模数转换系统可以包括模数转换器 (ADC)电路。该ADC电路可以包括第一级ADC电路，如可以被配置为接收采样的输入电压并启动第一级模数转换，使用L个最高有效位 (MSB)的至少L位确定。该ADC电路可以包括至少第二级ADC电路，如可以被配置为接收从从第一级ADC电路的第一级模数转换剩余的至少一个残余电压，并执行至少两个第二级模数转换，每个在相应至少两个第二级模数转换中的位确定期间使用至少一个不同的配置，以校准模数转换器电路。
本部分旨在提供本专利申请的主题的概述。它并非意在提供本发明的排他性或穷尽的说明。详细的描述包括提供关于本专利申请进一步的信息。
附图说明
在附图中，附图不一定按比例绘制，相同的标号可以描述在不同视图中的类似组件。具有不同后缀字母的类似数字可代表相同组件的不同情况。附图通常以举例的方式(而不是由限制的方式)示出本文件中讨论的各种实施例。
图1是操作模数转换器(ADC)电路的示意图。
图2是逐次逼近寄存器ADC电路的示例的功能框图。
图3是ADC的数模转换器(DAC)电路的示例的部分的电路图。
图4是在MSB试验的转换阶段中配置的ADC的DAC电路的电路图。
图5是在MSB试验之后的位试验的转换阶段中配置的ADC的DAC 电路的电路图。
图6是当转换完成时ADC的DAC电路的电路图。
图7是配置用于第二转换的MSB试验阶段的ADC的DAC电路的电路图。
图8是在第二转换的位试验完成之后的ADC的DAC电路的电路图。
图9示出流水线或分离ADC系统的示例性非限制性实例。
图10A显示与图9类似的示例，但其中第二级ADC电路可以包括单独的第二级ADC电路，诸如用于并行地执行第一和第二第二级模数转换。
图10B示出用于图10A的第二级ADC电路的采样和转换时序图。
图11示出类似图10A的例子，其中抖动发生器电路可以被包括或耦合到第一级ADC电路，以便向第一级ADC电路的主ADC电路应用抖动。
图12示出在ADC电路的相同DAC中组合混洗和抖动的示例。
具体实施方式
如本文前面所解释的，更高精度的ADC可需要重复校准。在一般情况下，有两种类型的ADC校准，前台校准和后台校准。前台校准通常在工厂测试或在芯片上电完成，或ADC校准的任何其他选择专用时段进行。在前台校准的示例中，精确的正弦波信号被馈送到ADC输入，以及使用准确的正弦波信号校准所有的关联ADC位权重。在另一示例中，ADC的低比特用作测量和校准ADC的最高有效位(MSB)的位权重的参考。前台校准的缺点在于：当仅在工厂执行时，并不跟踪芯片供应和温度变化。另外，也可以涉及额外的制造成本，并可在现场使用期间必须中断ADC 校准的操作以执行校准。
相比较而言，后台校准在后台运行，并且可在模数信号转换正在进行中对于ADC操作透明。另外，由于后台校准在正常运行的后台工作，可以跟踪ADC位权重的电源和温度的影响。
后台校准的方法是使用一个或多个冗余ADC通道。当未使用的通道的ADC中的至少一个被校准时，一个ADC通道用于在正常操作中。使用的ADC可换出校准的ADC，以及ADC通道可以继续换出直到校准所有的ADC通道。大多数后台校准方法的缺点可包括高模拟/数字电路的复杂性和长收敛时间中的一者或两者。
另一种方法是将一个ADC分体成两个ADC，并使用两个ADC以转换输入信号。两个ADC在其转换中使用冗余位，以及每个转换需要不同的路径以实现输出决策。理想的，两个ADC的输出将是相同，因为它们具有相同的输入，所以这两个ADC输出之间的差可以被处理，以数字搜索实际位权重，直到差值最小或接近零。对于分离ADC，每个16位ADC 具有16位校准权重以校准，所以总共有形成分离ADC的两个ADC的总共32个未知位权重。如果有32个随机输入电压，每个ADC采用随机或伪随机路径以实现每个随机输入的决策，有32个位加权的等式：
Figure GDA0002944184490000041
Bit_adc1_vinn表示对应于输入vinn的ADC1输出位，和Weight_adc1指校准的ADC1位权重。假设所有32方程是不相关的，矩阵可解析，以获取两个ADC的32个实际位权重，或数值方法可用于解析32位未知权重。例如，两个不同的ADC输出可以馈送给最小均方(LMS)环路，经配置为向下向零或所指定的固定值驱动转换误差，并同时确定最后32个ADC位权重。由于校准过程是确定性的，数值方法应快速收敛。等式通常是不相关的，只要两个ADC在转化中采取不同路径。在其中等式是相关的情况下，可需要超过32个输入电压样本。在有噪音的实际实施方式中，可需要更多的样本以平均掉噪音的效果。
虽然分离的ADC方法改进了收敛时间，分离的ADC方法仍包括较高的数字处理复杂性，增加了电路面积，并增加了功率开销。分离ADC 方法的改进在于使用两个半个ADC，以通过平均两个ADC输出而实现相同的噪声性能，并仅使用一半的功耗和面积。然而，实际上，由于缩放模块效率低下、路由开销等，面积和功耗的开销仍然显著。此外，两个 ADC可以在操作期间互相耦合，可降低性能。另一种方法是使用具有多个(例如，双)转换的一个ADC，以使后台校准。
图1是用于操作ADC电路的方法100的示例的图。该ADC电路可以是逐次逼近型ADC、流水线式ADC、闪存ADC。在105，ADC电路在ADC电路的输入采样输入电压，以产生采样的输入电压。在110，ADC 电路使用j1位试验执行采样的输入电压的第一转换为第一组N1位值，其中N1和j1是正整数。在某些示例中，ADC电路是高精度ADC电路，N1 大于或等于十二。在某些示例中，ADC电路的位N1的数目是16。在某些情况下，例如，使用冗余位，j1>N1。在某些情况下，诸如多个位可以使用单个位试验确定，N1>j1。
在115，ADC电路执行在第一转换中所用的相同采样输入电压的第二转换(例如，在第一次转换立即之后)，用于产生第二组N2。在第二转换中使用的位试验决策路径的至少一部分可不同于在第一转换中所用的决策路径，诸如通过应用抖动、混洗或诸如本文进一步解释的其它技术。
在120，使用第一组N1位值和第二组N2位值确定所采样的输入电压的最终N位数字值。原始决策位可从第一和第二转换收集并送入数字引擎。数字引擎获取原始的ADC输出位，并向零(或特定的有限值)的输出之驱动两个转换之间差，并同时调整N位权重，以获得ADC电路的实际比特校准权重。校准分离ADC架构的示例性例子描述在John A. McNeilland Michael C.Coln、标题“CALIBRATABLE ANALOG-TO-DIGITAL CONVERTER SYSTEM”的美国专利号7312734，其分配到模拟设备公司，并在此作为参考，其中包括校准描述。
图2是N位逐次逼近寄存器(SAR)ADC电路200的示例的功能框图。SAR ADC电路可包括数模转换器(DAC)电路210、可包括在DAC 电路210的采样电路205、电路比较器215和逻辑电路220。DAC电路210 可包括至少N个加权电路组件，诸如其中特点加权电路组件的权重(例如，电容值)可以相对于一个或多个其它加权电路组件指明，其中N为正整数。在某些实施例中，N等于16，和加权电路元件包括十六个电容 (例如，十六个电容器包括不同的多个执行单元电容器，以获取相对彼此的权重)。采样电路205可在ADC电路的输入采样输入电压，并保持采样电压，由于与使用加权电路组件的另一电压比较。
DAC电路210的输出电压(Vdaco)可比较与于采样和保持电压，诸如使用比较器电路215。DAC电路210的比特值可以诸如基于比较器的输出215调整。在示例中，转换可以开始于DAC设置为中间电平。比较器 215可确定DAC输出是否大于或小于采样的输入电压，并且该比较结果可以被存储为DAC的位的1或0。转换然后进行到下一比特值，直到数字值的所有位被确定。改变DAC输出和比较电压与输入电压的一次迭代可以称为位试验或位测定。
SAR逻辑电路220可控制ADC的操作，诸如在位试验期间。SAR逻辑电路220启动输入电压的一次采样，启动采样的输入电压的第一转换为第一组位值，诸如使用第一组位试验，并启动采样的输入电压的第二转换到第二组位值，诸如使用第二组位试验。逻辑电路可包括数字引擎222 以执行这样的功能，诸如通过ADC操作的不同状态前进方向，并执行所描述的计算。如图1的方法，在第二转换中使用的位试验决策路径的至少一部分可以在不同于第一转换中使用的决策路径进行，例如通过混洗、抖动等，使得不同的组件值或转换比较标准可以在第一和第二转换之间使用。逻辑电路220可使用第一组比特值的和第二组比特值而确定采样的输入电压的最后N位数字值，以及最后的N位数字值可以在输出可用。
SAR ADC可以包括子ADC 225以求解N比特值的k个MSB，其中k 是大于或等于1并且小于N
Figure GDA0002944184490000061
的正整数。子ADC可限制DAC 输出摆幅，并快速解决前几个MSB以潜在提高整体SAR ADC的效率。
图3是十六位SAR ADC(N＝16)的DAC电路310的示例的部分的电路图，由子ADC解决DAC的三个MSB(k＝3)(位b15-b13)，在这个例子。SAR ADC可包括至少一个冗余比特，并且在示出的例子中， SAR ADC包括用于分配标记b13r的位b 13的冗余比特。冗余可用于ADC 以容忍之前的决策错误，在这种情况下，对于相同的ADC输入，它用于使多个不同的路径到达相同的决策。
在图3的例子中，SAR DAC的电容器阵列被示为在SAR ADC的采样阶段进行配置。子ADC可输出MSB决策，诸如使用温度计编码，以及 DAC电路的三个MSB(b15-b13)示为使用电容器cm6-cm0编码的温度计。输入电压可使用所有位b15-b13的加权电容器以及b13r进行采样。七个 MSB电容是名义上的单位电容值C13的单位电容器，但他们有意地略有不同大小，以为诸如下文所述的两个DAC转换提供不同的决策路径。
图4是在子ADC 425进行MSB决定之后，如配置在MSB试验的转换阶段中的SAR ADC的DAC电路410的电路图。在施加到DAC电路电容器的MSB之前，子ADC的决定可以混洗(例如，诸如随机或伪随机)。该ADC可以包括开关矩阵430，其提供从子ADC输出到DAC电路的 MSB的温度计编码的路径。虽然MSB由SAR ADC试验，DAC电路的其余最低有效位(LSB)被连接到共模电压Vcm。
在MSB的位试验完成之后，可执行DAC的其余位位试验。图5是 SAR ADC的DAC电路510的电路图，配置在MSB试验后续的b13r试验的转换阶段。图6是当对所有的DAC电路的比特的第一转换完成时，SAR ADC的DAC电路610的电路图。
在输入电压的第一完整转换完成之后，ADC决策位可获得并可数字存储。在下一个阶段开始之前，该SAR ADC可然后执行ADC的相同的采样电压输入采样的第二转换。在图3-图6的示例中，DAC电路的电容器阵列的电容器的顶板被连接到公共电路节点(连接到比较器的输入端的节点)。在一些示例中，顶板电路节点在采样阶段之后不被驱动，因此尽管电容器的底板的连接改变，采样输入电压的电荷保持持有。这允许执行相同采样的输入电压的多次转换。
在第二次转换开始，底部电容板可以重置为Vcm，这是和第一转换开始的相同情况。在第一转换的子ADC的输出的位决策可以重复使用，但在他们被施加到MSB单元电容器用于第二转换之前混洗。通过这种方式，不同的MSB单元电容集合可以选择为子ADC决策的一和零，而当 MSB单元电容有意尺寸彼此不同，第二转换将采取不同的路径，以实现相同的ADC输入电压得位决策。
图7是配置用于第二转换阶段的MSB试验的SAR ADC的DAC电路 710的电路图，子ADC的输出连接到使用第二混洗和所有LSB重置为Vcm 的MSB电容。图8是在第二位试验的转换完成之后，SAR ADC的DAC 电路810的电路图。LSB的决策被标记为b13r’到b0’，以指示第二转换的 LSB决定不同于第一转换的位决策，因为子ADC位决策在应用到MSB 单元电容器之前重新混洗，这是有意地不匹配。
只要MSB单元电容器小程度的不匹配，一旦子ADC决策混洗，位 b13r至B0将在相同的输入电压样本的两次转换之间进行不同决策。此外， ADC噪声也将有助于这里。为了显著改进校准时间，考虑b13r冗余，MSB 电容可以故意调整尺寸为～20％的峰-峰值。例如，在极端的情况下，如果标称电容MSB是1C(单元电容)，我们有意偏离尺寸七个MSB电容器为：
0.88C,0.92C,0.96C,1C,1.04C,1.08C,和1.12C。
电容的值可以是很粗糙。在最坏的情况下，子ADC决定编码0000111 的MSB的与三个最小MSB电容选择为一，和总电容将由如下关闭：
(-0.12–0.08–0.04–(0.04+0.08+0.12))C＝-0.48C。
这个错误可以通过使用冗余b13r覆盖，提供冗余+/-0.5℃。在实践中，通过调整MSB单元电容相互接近，仅b13r冗余的一小部分被使用，其中留下潜在ADC决策错误的一些冗余。
为了进一步随机或伪随机两次转换的决策路径，少量抖动电压(例如，小的随机或伪随机噪声电压)可以应用到子ADC，以及第二子ADC 决定可执行用于相同输入电压样本的第二转换，第二转换中具有不同抖动值。应用的抖动量应当在由b13r冗余提供的公差范围内。
上面的示例描述了在单独独立子ADC中的ADC电路的操作。然而，根据一些实施例，子ADC可以包括完整或主要ADC电路的重新使用部分。该ADC电路可以线性缩放或线性加权。ADC电路的线性缩放部分可用作子ADC，用来解决N位值的第k最显著位(MSB)，和在转换的主要部分期间重新使用。
一旦从相同的输入信号获得来自不同决策路径的两个ADC转换输出，校准权重位可以数字或解析导出，如先前所描述。在一些示例中，逻辑电路平均第一组N位值和第二组N位值，以确定最终N位数字值。逻辑电路可以包括数字引擎以确定该位权重。数字引擎可以包括逻辑状态机或可包括由一个或多个硬件和固件配置的专用处理器，以执行所描述的功能。数字引擎可经配置以向零驱动所述两次转换的输出的差，同时调整N位的权重，以获得ADC电路的实际位校准权重。在一些示例中，数字引擎计算最小二乘平均值，以收敛第一和第二组N位值为N位的最后值。在一些示例中，数字引擎在后台确定校准，而ADC根据正常操作进行转换。
一个样本、两次转换方法相对于传统的分离ADC的优点在于：要校准的位权重的数量可减半，这可以帮助减少时间，并进一步简化用于收敛解决方案的校准引擎。而且，校准仅仅需要一个ADC电路。
第二转换增加了ADC转换，但两次转换的结果可被平均以转换噪音降低将三个分贝(3分贝)，所以品质因数(FoM)大致保持不变。另外转换的精确影响取决于采样噪声和转换噪声之间的比率、采样时间和转换时间之间的比率。整体FoM应该相似于传统的一个样本、一次转换的 ADC，假设样本噪声、采样时间、转换噪音和转换时间中的一个或多个被合理分配。另外，后台校准技术对于单个转换方案没有区域惩罚。进一步，额外的转换可对用户透明，用户看到它作为普通的一个模拟输入和一个数字输出，由于ADC仅采样输入一次以产生聚集的数字输出。在某些示例中，单个采样的输入电压的两次转换和ADC电路操作并发执行或循环执行。在某些示例中，第一转换作为ADC电路的正常操作的一部分来执行，以及第二转换在指定时间并发执行，诸如根据指定的调度。
在一些示例中，可以执行两个以上的转换。所述逻辑电路可以启动采样的输入电压的P次转换以得到P组N位值，其中P是大于2的正整数。最后的N位数字值可以使用P组N位值确定。所述逻辑电路可以使用P次结果的平均或最小二乘平均而确定最后值，以将P组N位值收敛为N位的最终值。
SAR ADC的前面描述仅用作示例。其他实施方式示例可是全差分，和差分输入电压进行采样、比较和转换。在一些示例中，电路元件的加权是非基数2(例如，基数1.9或基数1.7)。在一些示例中，可在两个采样电容阵列上采样ADC输入，第一转换使用一个电容器阵列，和第二转换使用第二电容器阵列。这将减少总的采样噪声，但付出加倍电容器阵列的电路面积和相关的开关电路的成本。另一种变化在于对于主DAC电容器阵列使用抖动，以创建随机的决策路径。
虽然后台校正技术已经在SAR ADC中描述，具有双转换的ADC后台转换也适用于具有相关位ADC权重的任何ADC(例如，流水线ADC、 SAR ADC、闪存ADC等)，其中ADC输入被采样一次，使用不同的决策路径至少转换两次，以及结果被处理以校准ADC位权重。可以使用随机(或伪随机)和ADC冗余启用不同的决策路径。所述的系统、设备和方法的多个示例可用于提供电子系统的校准的ADC电路，并同时避免了前台校准方法的缺点和传统的后台校准方法的缺点。
为了总括和进一步解释，相同的模拟输入值被进行采样，并使用两次转换之间的至少一个不同的决策路径至少两次转换为数字，两次转换之间所产生的误差可被驱动为零，以便校准或校正ADC用于后续模数转换。不同的决策路径可以由电容器混洗、抖动等，或这些技术的组合来引入。
例如，为了校准或补偿或纠正电容位权重错误，方便的方法在于在相同的输入信号值的两次模数转换期间应用不同的混洗序列(或混洗代码)。混洗可以具有全部N位，或者这些N位的k个MSB。然而，当输入信号接近满刻度，混洗位(例如，k个MSB)可为全1，和当输入信号接近于零时，混洗位(例如，k个MSB)可以全部为零，使得混洗可不改变相同输入信号值的第一和第二模数转换之间的至少一个决策路径。
即使当输入信号接近满刻度或零时可以提供改变至少一个决策路径的更有效的混洗的技术在于：在混洗器中包括至少一个冗余元件(例如，电容器)，并试验和至少一个冗余元件相关的至少一位。即使当所有混洗位被驱动为一或全部混洗位被驱动到零时，包括更多的冗余元件将提供更多的信号余量。
另外地或可替代地，两个额外的元件(例如，电容器)可以添加到该混洗器，并例如通过在输入信号的采样期间使用逻辑“一”驱动额外元件之一，和在输入信号的采样期间使用逻辑“零”驱动该额外元件中的另一个，而在采样期间设置为相对值。例如即使当信号处于或接近满刻度或零，这可确保混洗器中的至少一个元件被驱动到和混洗器中另一个元件不同的逻辑值。以这种方式，当混洗元件在第一和第二模数转换之间混洗，第二模数转换的至少一个决策路径将不同于第一模数转换。
以这种方式在相同的输入电压的转换之间混洗加权元件(例如，电容器)可以是有效方式以最初或周期性地或循环地校准或补偿或校正 ADC电路，使得在后台中，通过向零驱动转换之间的所得差以获取校准校正值，以应用到随后的输入电压样本的后续模数转换。在使用电容器作为加权元件用于SAR模数转换的位试验的SAR ADC电路中，所有这些电容(而不是只有k个MSB)可以包括在混洗器中，用于在相同的输入电压的转换之间混洗，用于校准目的。然而，电容器元件的数量将随着 ADC的分辨率成倍增长，它可以使得设计该完整混洗很难或昂贵。因此，可以代替混洗有限数量(k)的MSB。
当SAR ADC中的混洗电容器并非有意误加权，在执行非混洗(N-k) LSB电容的位试验之前，在相同的输入电压的转换之间，k个MSB的混洗也不会改变混洗电容器的位试验残余。在这种情况下，低(N-k)LSB 电容器从k个MSB的混洗电容器的相同位试验残余开始位试验。因此，第一和第二转换可具有较低(N-k)LSB电容器的非常相似的决策路径或决策结果，诸如由于比较噪声的仅轻微差异。这使得难以校准低(N-k) 位。这可以通过有意误加权混洗电容器或在第一和第二模数转换之间应用随机或伪随机的抖动或两者而得以改进。
例如，在第一和第二模数转换之间应用随机或伪随机抖动可有效地用作模拟偏移。由于该随机偏移，在第二次模数转换期间，当开始非混洗(N-k)低位的试验时，将会有随机的残余电压。这使第二模数转换具有不同的决策路径或决策结果。单独的抖动DAC电路可用于在第二模数转换中重新抖动。通过在第一转换中应用在第二转换中不同的抖动，有助于随机或伪随机。
可选地，附加的随机化或伪随机可以包括使用相同或不同的抖动 DAC，以在输入电压采样期间采样随机或伪随机偏移。在采样阶段与输入电压一起采样的抖动可以包括使用非采样电容器(例如，不用于采样输入信号的较低位电容器)。在采样输入电压之后和开始位试验之前，这些非采样电容器可以复位(例如，共模电压，VCM)。然而，为了在第二模数转换中提供不同的抖动(而无需重新采样输入电压)，可以提供单独的抖动DAC，其需要仅用于抖动，而不是使用用于抖动和位试验决策的双重目的的DAC。
当在SAR ADC的混洗电容器有意误加权，在第二模数转换，额外的增量偏移可以通过混洗产生，使得至少当输入信号随时间变化并不是常数时，较低的位试验具有不同的决策路径。这是可能的，因为由于混洗的增量偏移可不足以使SAR电容器阵列中的高阶位对于稳定的输入信号具有不同的决策结果。通过抖动代替或除了混洗，可应用更显著的增量偏移，即使对于恒定的输入信号电压，它可以很好地工作。另外，当抖动结合混洗(例如，第一抖动位权重是混洗元件的一半权重)时，即使如果校准尚未完全收敛，抖动和随机一起可以补偿ADC线性，使得噪音仍然存在。当校准收敛时，噪音也将减少。
图9示出流水线系统或分离ADC 900的示例性非限制性实例。ADC 系统900可以包括：第一级ADC电路902和第二级ADC电路904。放大器电路或其它缓冲电路906可用在第一级ADC电路902和第二级ADC 电路904之间。第一级ADC电路902可以在节点908接收输入电压，如从包括或耦合到ADC系统900的采样电路205。采样电路205对于第一和第二转换采样相同的输入电压成相应的第一和第二N位数字值。第一级ADC电路902可以转换N位数字值的最显著K位，并能向第二级ADC 电路904提供所得第一残基(例如，通过放大电路906)，其可以将第一残余转换为N位数字值的剩余N-k位。
为了产生相同输入电压的第一和第二转换，第二级ADC电路904可以被配置为对第一残余执行至少两种不同的第二级模数转换，其中每一个都可以与第一级转换组合，以产生对应于相同的输入电压的第一和第二模数转换的两个独立的N位数字值。通过使用数字引擎向零驱动产生的第一和第二N位数字值之间的差，执行后台校准以获取用于随后的模数转换中的位校准权重，如这里所解释地。
两个不同的第二级模数转换可以包括不同的决策路径。第二级模数转换中的不同决策路径可以从各种技术中的一个或多个产生，诸如抖动，加权混洗电路元件(例如，电容器)。该抖动或混洗可以在第二级ADC 电路904、在第一级ADC电路902或在两者中执行。例如，不同的第二级决策路径可以从在第一级ADC电路902中转换的至少一些k个MSB的 MSB混洗产生，诸如在转换成一对k个MSB的相应实例和相应的一对第一残余的相同输入电压的第一和第二第一级模数转换之间。
在图9的示例中，第一级ADC电路902包括主ADC电路910和辅助 ADC912。主ADC电路910可包括至少k个加权电路元件(例如，电容器)，使得可用于获取第k个MSB和第一残余。这些k个MSB的至少一些的加权电路组件的位值可通过辅助ADC电路912确定。例如，当主ADC电路910(例如，使用DAC电路和比较器电路的SAR ADC电路)比辅助 ADC电路912(例如，使用可以对速度进行优化的ADC架构)更慢地执行它的模数转换，则可有利地利用辅助电路914确定第一级ADC 902的k 个MSB的一些或所有的加权电路组件的至少最初的位值。
图10A显示与图9类似的示例，但其中第二级ADC电路904可以包括单独的第二级ADC电路904A-B，诸如用于并行执行第一和第二第二级模数转换，诸如至少部分同时或顺序。这可涉及从相同的输入电压转换独立的第一和第二第一级残余，诸如其中抖动或混洗可应用在相同的输入电压的两个不同的第一级模数转换之间，以产生独立的第一和第二第一级残余。在另一示例中，这可涉及：在第二级转换中使用诸如与在第二级ADC 904中应用的抖动或混洗不同的决策路径转换相同的第一级残余，以便在第二级ADC 904A中产生与第二级ADC 904B至少一个不同的决策路径。通过向零或恒定值驱动所得的第一和第二N位数字值之间的差，诸如使用数字引擎1002，可以执行后台校准以获取在后续的模数转换中使用的校准位权重，如这里解释。
图10B示出用于图10A中的第二级ADC电路904A-B中的采样和转换的时序图1004。
图11示出类似图10A的示例，其中抖动发生器电路1102可包括或耦合到第一级ADC电路902，诸如向第一级ADC电路902中的主ADC 910 应用抖动。抖动信号可以与输入信号一起采样，或输入信号被进行采样，以及抖动可然后使用。采样或后加的抖动信号的值可如下产生。第二级 ADC 904A的数字输出值可以积累，诸如使用累加器1104。抖动信号电路可以基于累加器输出产生，诸如在闭环方式中以使得累加器输出电路 1104随着时间接近零。这可以帮助提供一阶噪声整形。ADC的第一多个位904A可用作抖动信号发生器电路1102的输入。
在具体的示例中，第二级抖动值可以基于第一级残余产生，诸如可由残基放大器906输出。残余放大器906中的增益误差可是整个模数转换的线性误差的来源。误差量可以表示为误差＝(gain_error)·(residue_voltage) residue_voltage，其中residue_voltagecan表示在残余放大器906的输出测量的电压。 Error成正比于residue_voltage。然而，如果residue_voltage为零，误差将是零。当在第一级ADC电路902的模数转换之后关于第一残余电压的信息变为可用时，相反符号的单独抖动可通过第二级ADC电路904应用在第一和第二转换期间，使得由第二级ADC电路904所产生的两个电压残余的平均接近零。该操作如何实现可取决于抖动DAC电路的分辨率，其用于在第二级ADC电路904的第一和第二模数转换期间应用抖动。
有可用来执行该操作的多个技术。例如，多个位试验可以由第二级 ADC电路904在第一转换中运行以确定第一多个位，其可用于将抖动应用到ADC 910中的第一级ADC电路902。在一个示例中，在由第二级ADC 电路904的第一转换已经完全结束之后，为了获得更高的分辨率，相同的第二级ADC电路904A-B可再用于使用第二级ADC电路904的第二模数转换中。在一个示例中，快速的辅助ADC电路912(例如，闪速ADC) 可用于给出第一级的ADC电路902的模数转换结果，它可用于产生由第二级ADC电路904的第一和第二第二级模数转换的抖动值。
在第二级ADC电路904的第一及第二第二级模数转换已经完成之后，这两个结果被平均。如果该平均结果不为零，则非零误差可以累积诸如到累加器1104。对于接下来的模数转换，该累积误差的值可以从第二级抖动值减去。通过这样做，从残余物放大电路906得到的误差将随着时间接近零，诸如以时间平均方式。
应当指出，由第二级ADC电路904的第一和第二第二级模数转换的平均结果不一定平均为零，而相反在一个示例中，可以平均到恒定电压。恒定误差(而不是信号相关的错误)不贡献于模数转换中的线性误差。
图12示出在ADC电路的相同DAC 1200中混洗和抖动结合的示例。在该示例性示例中，DAC 1200可使用加权电容以提供加权电路组件，用于两次转换输入电压相同样本，以产生两个产生的N＝16位的数字数。在该示例中，混洗可以应用于k＝3个MSB，诸如使用混洗电路1202，和抖动可以应用到13个LSB，诸如使用抖动产生器电路的抖动DAC 1204。混洗电容器不必有意的误加权，在本示例中，由于由在相同的输入电压的转换之间抖动DAC1204的再抖动可用于涉及相同的输入电压的转换之间不同的决策路径。混洗可以任选地包括一个或多个冗余组件加权电路，诸如冗余电容器，例如诸如图12所示的r13。冗余电容可以用于帮助确保相同输入电压的转换之间不同的决策路径，即使混洗由所有一驱动(例如，如果输入信号达到或接近满量程)或全零驱动(例如，如果该输入信号处于或接近零)。例如，当两个冗余电容器r13A、r13B包括在由混洗器1202混洗的混洗电容器中，它们可连接到不同电压，例如R13A＝1， R13B＝0)，使得即使输入信号达到或接近满量程或零，混洗器1202不可能由全零驱动或全一驱动。
在操作中，抖动DAC 1204可在输入电压样本的采集期间复位，诸如通过抖动DAC1204采样共模电压VCM，或一些其他的参考DC电压电平。在输入电压的第一转换期间，第一抖动DAC码可应用于抖动DAC 1204。在输入电压的第一转换和输入电压的第二转换之间，混洗器1202可以混洗与K-个MSB关联的加权电容器和第二抖动DAC代码-不同于第一抖动DAC代码-可应用于抖动DAC 1204，例如诸如通过使用数据相关抖动码产生代替随机抖动代码生成。因为在相同输入电压的第一和第二转换期间的不同抖动，相同输入电压的转换将包括不同的决策路径。对于流水线SAR，示出和参考图12描述的方法可并入第一级ADC和第二级ADC 的每个，如示于图9-图11。
上面的描述包括具体参照附图，附图构成了详细描述的一部分。附图通过示例示出其中本发明可实践的特定实施例。这些实施方案在此也称为为“示例”。所有出版物、专利和本文件中提到的专利文件通过引用以其全文整体被并入，就如同通过引用单独并入。在这份文件和通过引用并入的这些文件用法不一致的情况下，应考虑补充了这个文件；对不可调和的矛盾，本文档中的使用控制。
在该文件中，如在专利文件中常见，术语“一”或“一个”的使用，包括一个或一个以上，独立于“至少一个”或“一个或更多个”的任何其他示例或使用。在本文件中，术语“或”用来指非排他的或，使得“A 或B”包括“A不是B”，“B不是A”和“A和B”，除非另有表示。在权利要求中，术语“包含”和“其中”相应术语“包括”和“其中”的普通英语等效。另外，在权利要求中，术语“包含”和“包括”是开放式的，即包括除了上述术语之后所列元件的元件的系统、设备，物品或过程，仍被认为在权利要求的范围内。此外，在权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并且不旨在以给其数值的对象的要求。本文所描述的方法示例可至少部分机器或计算机实现。
上面的描述旨在示例性的，而不是限制性的。例如，上述示例(或其一个或多个方面)可以被用于在相互结合。可使用其他实施例，如由本领域的普通技术人员在回顾上面的描述。摘要被提供以遵从37 C.F.R. §1.72(b)，以允许读者快速地确定该技术公开的性质。据称它不用来解释或限制权利要求的范围或含义。另外，在上述的详细说明中，各种特征可组合在一起以简化本公开。这不应理解为意图使该公开特征对于任何权利要求是必不可少的。相反，创造性的主题可以少于所公开的实施例的特定所有特征。至此，权利要求在此并入详细说明中，每项权利要求代表自己作为单独的实施例。本发明的范围应确定参考权利要求，随着这些权利要求声称的等价物的全部范围。

Claims (28)

1.一种模数转换系统，包括：
采样电路，被配置为采样对于转换成N1位的第一数字值的第一转换的输入电压，并对于至少转换成N2位的第二数字值的第二转换使用相同的输入电压采样，其中，N1和N2是大于零的正整数；
模数转换器ADC电路，其中包括：
提供了相应的决策路径的加权电路组件；
比较器电路，配置为使用至少一些加权电路组件以比较基于采样的输入电压的信号，作为用于确定第一和第二数字值的位确定的一部分；
逻辑电路，配置为控制在第二转换中使用的至少一些决策路径不同于在第一转换中使用的决策路径，以及其中至少一些加权电路组件和第一转换的N1位值的决策路径被使得不同于用于转换第二转换的N2位值的加权电路组件和决策路径；和
其中，所述逻辑电路包括数字引擎，所述数字引擎被配置为通过将一个或多个加权电路组件的权重调整为用于输入电压的后续采样的一个或多个后续模数转换中使用的校准值，向零或有限的DC值驱动所述第一转换的结果和第二转换的结果之间的差。
2.如权利要求1所述的系统，其中所述模数转换器ADC电路包括：
包括所述加权电路组件的数模(DAC)电路；和
其中，所述逻辑电路被配置为：
使用至少J1位试验，启动采样的输入电压向第一组N1位值的第一转换；
使用至少J2位试验，启动采样的输入电压向第二组N2位值的至少第二转换，其中J1和J2是大于零的正整数，并且其中在第二转换中使用的决策路径的至少一部分不同于在第一转换中所使用的决策路径；和
使用第一组N1位值和所述第二组N2位值中的至少两个的集中趋势，确定采样的输入电压的最终数字值。
3.如权利要求1所述的系统，其中，所述数字引擎被配置为在ADC处于正常操作时在后台执行ADC电路的校准。
4.如权利要求1所述的系统，包括冗余加权电路组件，其中所述逻辑电路被配置为：使用包括r1冗余位试验的J1位试验启动所述采样的输入电压向N1位的数字值的第一转换，和利用不同决策路径使用包括r2冗余位试验的J2位试验启动相同采样的输入电压向N2位数字值的第二变换，并使用第一组(N1+r1)位值和第二组(N2+r2)位值而确定采样的输入电压的最终数字值，其中J1，J2，r1和r2是大于零的正整数。
5.如权利要求1所述的系统，其中，所述加权电路组件是包括在电容器阵列中的有意错配的电容器，用于通过逻辑电路混洗，其中所述采样电路被配置为向电容器阵列施加输入电压，并且其中对使用电容器阵列采样的输入电压执行所述第一转换和第二转换两者。
6.如权利要求1所述的系统，包括加权电路元件的第一电容器阵列与加权电路元件的第二电容器阵列，其中，所述采样电路被配置为对第一电容器阵列和第二电容器阵列二者的加权组件施加相同的采样输入电压，且其中所述逻辑电路被配置为利用第一电容器阵列启动采样的输入电压向N1位精度的第一转换，并使用第二电容器阵列启动该采样的输入电压向N2位精度的第二转换。
7.如权利要求1所述的系统，其中，所述逻辑电路被配置为第一转换和第二转换中一个或两个添加抖动。
8.如权利要求7所述的系统，包括至少一个抖动发生器电路，配置在第一和第二转换期间提供不同的抖动值，使得在第二转换中使用的决策路径的至少一部分不同于在第二转换中所用的决策路径。
9.如权利要求8所述的系统，其中，所述抖动发生器电路被配置为在输入电压的采样期间向数模转换器(DAC)电路应用随机或伪随机的抖动码。
10.如权利要求1所述的系统，其中，执行所述第一转换作为ADC电路的正常操作的部分，并且在指定的时间并发执行所述第二转换，用于ADC电路的校准。
11.如权利要求1所述的系统，其中，所述模数转换器ADC电路包括：
所述逻辑电路，被配置成：
启动相同采样的输入电压的P转换，以产生P组数字值，其中P是超过两个的正整数，即P>2，其中，至少在每次转换中使用的决策路径的一部分是彼此不同。
12.如权利要求1所述的系统，其中，所述ADC的电路包括逐次逼近寄存器模数转换器SAR ADC电路，其包括：
数模(DAC)电路，包含加权电容器，被配置为解析每个位试验的一个或多个比特。
13.如权利要求12所述的系统，其中，所述逻辑电路被配置成：
使用至少J1位试验，启动采样的输入电压向第一组N1位值的第一转换；和
使用至少J2位试验，启动相同采样的输入电压向第二组N2位值的第二转换，其中J1和J2是大于零的正整数，并且其中由抖动和位混洗中的一个或两个使能的不同决策路径用于第一转换和第二转换。
14.如权利要求12所述的系统，其中，所述SAR ADC包括冗余加权电容器，其中所述逻辑电路被配置为：使用包括r1冗余位试验的J1位试验启动采样的输入电压向N1位的数字值的第一转换，和使用J2位试验和r2冗余位试验启动采样的输入电压向N2位的数字值的第二转换，并使用第一组(J1)位值和第二组(J2)位值而确定采样的输入电压的最终数字值，其中J1，J2，r1和r2是大于零的正整数。
15.如权利要求1所述的系统，还包括独立的辅助ADC电路，被配置为解析所述N1位值的k个最高有效位MSB，其中，k为大于或等于1并且小于N1的正整数，即1≤k<N1。
16.如权利要求15所述的系统，其中，所述辅助ADC电路被配置为生成用于第k个MSB的温度计编码。
17.如权利要求15所述的系统，其中，不同的抖动施加到所述第一转换和第二转换间的MSB和LSB中的一个或两个。
18.如权利要求1所述的系统，其中，所述逻辑电路包括：在混洗的加权电路组件中包括的至少一个冗余加权电路组件。
19.如权利要求1所述的系统，其中，所述逻辑电路进一步包括：至少两个附加的加权电路组件，具有相同的权重并在混洗期间耦合到相反的数字值。
20.一种模数转换系统，包括：
采样电路，被配置为采样对于转换成第一数字值的第一转换的输入电压，并对于至少转换成第二数字值的第二转换使用相同的输入电压采样；
模数转换器ADC电路，其中包括：
第一级ADC电路，配置成接收采样的输入电压，并使用L最高有效位MSB的至少L位确定，启动第一级模数转换，其中L是正整数；和
至少一个第二级ADC电路，配置成从第一级ADC电路接收从第一级模数转换剩余的至少一个残余电压，并执行至少两个第二级模数转换，在相应的至少两个第二级模数转换中的位确定期间，每个使用至少一个不同的配置，以校准模数转换器电路。
21.如权利要求20所述的系统，其中，第一级ADC被配置为启动第一和第二第一级模数转换，至少一些加权电路组件和k个MSB的决定路径在其间混洗，以产生相应的第一和第二残余电压，其中k是正整数；和
其中，所述第二级ADC被配置为对于第一和第二残余电压的对应各个电压，分别执行至少两个第二级模数转换的各个。
22.如权利要求21所述的系统，其中，第一级ADC包含或耦合到抖动产生电路，抖动产生电路被配置为在第一和第二第一级模数转换的至少一个期间施加抖动，以产生第一和第二残余电压中的至少一个。
23.权利要求20所述的系统，其中，在两个第二级模数转换中所用的至少一个不同配置由在至少一个第二级ADC中包括的两个单独的模数转换电路提供。
24.如权利要求20所述的系统，其中，第一级ADC进一步包括辅助的模数转换器，被配置为执行至少一些L位决策，并将至少一些L位值馈送到第一级ADC电路的至少L个加权电路组件，以产生从第一级模数转换剩余的至少一个残余电压。
25.如权利要求20所述的系统，包括：混洗器，配置为至少混洗在第一和第二转换之间的第一级ADC或第二级ADC的至少一个的至少一些加权电路组件。
26.如权利要求25所述的系统，其中，所述混洗器包括至少一个冗余加权电路组件，其被包括在混洗的加权电路组件中。
27.如权利要求26所述的系统，其中，所述混洗器进一步包括：至少两个附加的电路组件，具有相同的权重并在混洗期间耦合到相反的数字值。
28.如权利要求20所述的系统，其中，独立的抖动在第一和第二转换期间由第二级ADC电路施加，使得由第二级ADC电路产生的两个残余电压的平均接近零。
CN201710070081.6A 2016-02-09 2017-02-09 具有双转换的adc后台校准 Active CN107046424B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201615019381A 2016-02-09 2016-02-09
US15/019,381 2016-02-09
US15/170,051 US9608655B1 (en) 2016-02-09 2016-06-01 ADC background calibration with dual conversions
US15/170,051 2016-06-01

Publications (2)

Publication Number Publication Date
CN107046424A CN107046424A (zh) 2017-08-15
CN107046424B true CN107046424B (zh) 2021-07-06

Family

ID=58360100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710070081.6A Active CN107046424B (zh) 2016-02-09 2017-02-09 具有双转换的adc后台校准

Country Status (3)

Country Link
US (1) US9608655B1 (zh)
CN (1) CN107046424B (zh)
DE (1) DE102017102501B4 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291249B2 (en) 2016-07-18 2019-05-14 Analog Devices, Inc. Common mode rejection in a reservoir capacitor SAR converter
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain
US9882575B1 (en) 2016-10-14 2018-01-30 Analog Devices, Inc. Analog-to-digital converter with offset calibration
US10122376B2 (en) * 2016-11-04 2018-11-06 Analog Devices Global Reference precharge techniques for analog-to-digital converters
US9912343B1 (en) 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques
CN107437944B (zh) * 2017-07-21 2020-10-20 北京大学（天津滨海）新一代信息技术研究院 一种电容型逐次逼近模数转换器及其自校准方法
US10256834B1 (en) * 2017-09-29 2019-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter
US10038453B1 (en) * 2017-10-25 2018-07-31 Texas Instruments Incorporated Capacitor calibration
US10298256B1 (en) * 2017-11-21 2019-05-21 Raytheon Company Analog to digital conversion using differential dither
EP3496275B1 (en) * 2017-12-06 2024-05-01 Analog Devices International Unlimited Company Multi-stage conversion analog-to-digital converter
CN109196780B (zh) * 2018-01-14 2019-10-01 深圳市汇顶科技股份有限公司 利用芯片上生成的精密参考信号的数据转换器系统误差校准
US10511316B2 (en) * 2018-03-08 2019-12-17 Analog Devices Global Unlimited Company Method of linearizing the transfer characteristic by dynamic element matching
US10516408B2 (en) 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
US10505561B2 (en) * 2018-03-08 2019-12-10 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
US10348319B1 (en) 2018-05-18 2019-07-09 Analog Devices Global Unlimited Company Reservoir capacitor based analog-to-digital converter
US10516411B1 (en) 2018-07-11 2019-12-24 Analog Devices Global Unlimited Company Common mode rejection in reservoir capacitor analog-to-digital converter
CN109462399B (zh) * 2018-10-26 2021-09-14 电子科技大学 一种适用于逐次逼近模数转换器的后台电容失配校准方法
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
US10903843B1 (en) 2020-02-14 2021-01-26 Analog Devices International Unlimited Company SAR ADC with variable sampling capacitor
CN112272026B (zh) * 2020-11-12 2022-01-14 北京智芯微电子科技有限公司 逐次逼近式模拟数字转换器系统
CN113125940B (zh) * 2021-04-16 2022-08-23 桥弘数控科技（上海）有限公司 一种电路板校正方法、装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN104980154A (zh) * 2014-04-07 2015-10-14 亚德诺半导体集团 数模转换器静态误失配误差的估计
CN105281773A (zh) * 2014-06-18 2016-01-27 德州仪器公司 用于多信道取样sar adc的系统及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641129A (en) 1984-02-09 1987-02-03 Intersil, Inc. Analog to digital converter with parallel and successive approximation stages
US5006854A (en) 1989-02-13 1991-04-09 Silicon Systems, Inc. Method and apparatus for converting A/D nonlinearities to random noise
US6734818B2 (en) 2000-02-22 2004-05-11 The Regents Of The University Of California Digital cancellation of D/A converter noise in pipelined A/D converters
US6894627B2 (en) 2003-09-17 2005-05-17 Texas Instruments Incorporated Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
US7609184B2 (en) 2007-11-08 2009-10-27 Advantest Corporation D-A convert apparatus and A-D convert apparatus
JP5699674B2 (ja) 2011-02-22 2015-04-15 セイコーエプソン株式会社 Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器
US8587466B2 (en) 2011-12-29 2013-11-19 Stmicroelectronics International N.V. System and method for a successive approximation analog to digital converter
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US8766839B2 (en) 2012-09-07 2014-07-01 Texas Instruments Incorporated Reducing the effect of elements mismatch in a SAR ADC
US9362937B1 (en) * 2014-11-26 2016-06-07 Stmicroelectronics S.R.L. Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104980154A (zh) * 2014-04-07 2015-10-14 亚德诺半导体集团 数模转换器静态误失配误差的估计
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN105281773A (zh) * 2014-06-18 2016-01-27 德州仪器公司 用于多信道取样sar adc的系统及方法

Also Published As

Publication number Publication date
DE102017102501A1 (de) 2017-08-10
DE102017102501B4 (de) 2022-05-05
CN107046424A (zh) 2017-08-15
US9608655B1 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
CN107046424B (zh) 具有双转换的adc后台校准
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US8390501B2 (en) Successive approximation register ADC with a window predictive function
US10484000B2 (en) Analog-to-digital converters
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US8059022B2 (en) Digital-to-analog converter
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
US9059730B2 (en) Pipelined successive approximation analog-to-digital converter
CN107994903B (zh) 模数转换电路及流水线模数转换器
US20130044014A1 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US8525720B2 (en) Non-binary successive approximation analog to digital converter
US10630304B1 (en) Sub-ranging analog-to-digital converter
TWI685209B (zh) 流水線類比數位轉換器
US11018684B1 (en) Hybrid pipeline analog-to-digital converter
CN113794475A (zh) 电容阵列型逐次逼近模数转换器的校准方法
WO2018041332A1 (en) Analogue to digital converter
CN110719104A (zh) 储存电容器模数转换器中的共模抑制
JP2007013885A (ja) パイプラインａ／ｄ変換器およびパイプラインａ／ｄ変換方法
KR101711542B1 (ko) 레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터
WO2014038198A1 (ja) 逐次比較型ａｄ変換器
US10826511B1 (en) Pipeline analog-to-digital converter
Ghoshal et al. Realization of a 1.5 bits/stage pipeline ADC using switched capacitor technique
JP2007295378A (ja) アナログ／デジタル変換回路
CN116505946B (zh) Sar adc的模拟域校准方法、装置及sar adc

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant