CN110380729B - 基于预测和局部过采样的逐次逼近模数转换器量化方法 - Google Patents

基于预测和局部过采样的逐次逼近模数转换器量化方法 Download PDF

Info

Publication number
CN110380729B
CN110380729B CN201910821329.7A CN201910821329A CN110380729B CN 110380729 B CN110380729 B CN 110380729B CN 201910821329 A CN201910821329 A CN 201910821329A CN 110380729 B CN110380729 B CN 110380729B
Authority
CN
China
Prior art keywords
quantization
comparator
prediction
digital converter
successive approximation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910821329.7A
Other languages
English (en)
Other versions
CN110380729A (zh
Inventor
李靖
罗建
叶思远
宁宁
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910821329.7A priority Critical patent/CN110380729B/zh
Publication of CN110380729A publication Critical patent/CN110380729A/zh
Application granted granted Critical
Publication of CN110380729B publication Critical patent/CN110380729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

基于预测和局部过采样的逐次逼近模数转换器量化方法，在量化周期开始时，采用传统量化方式由比较器根据DAC模块采样结果依次产生逐次逼近模数转换器从最高位到低位的量化码字，并实时检测DAC模块采样结果是否进入预测阈值，当预测正确时采用预测算法获取剩余位的量化码字代替传统量化方式，使得量化周期存在剩余时间，将剩余时间用于过采样，降低了参考电压噪声和比较器噪声，提高了系统信噪比；由于本发明不增加额外时间用于过采样，且预测算法电路简单，以较小的功耗和面积为代价换取了部分信噪比的提升。

Description

基于预测和局部过采样的逐次逼近模数转换器量化方法
技术领域
本发明属于模拟集成电路技术领域，特别涉及一种采用预测算法减少逐次逼近性模拟数字转换器转换周期，并利用减少的周期完成部分量化周期过采样的逐次逼近模数转换器量化方法。
背景技术
模拟数字转换器(ADC)是连接虚拟世界与现实世界的接口电路，是不可缺少的电路模块，能够快速准确地数字化模拟信息。在实际的模拟数字转换器电路中，除了要求尽可能高采样率、低功耗、低积分非线性(INL)、低微分非线性(DNL)、高无杂散动态范围(SFDR)外，还要求高信噪比(SNR)。逐次逼近性模拟数字转换器(SAR ADC)因其结构及工作方式的特点，具有实现高速低功耗高精度的优势，能胜任大部分的运用场合，是目前的研究热点之一。但由于各种噪声比如比较器噪声、参考电压噪声等的限制，要实现高SNR是很困难的。
在高精度SAR ADC设计中，热噪声成为限制ADC信噪比的主要因素。常见做法是以功耗或者面积的代价换取SNR的提升，但这在很多运用场合受到限制。另外一种有效的降低热噪声对性能限制的方法是采用过采样技术，比如过采样率OSR为2时会降低一半的噪声，等效于3dB的SNR提升。但是，传统的过采样会破坏SAR ADC对于某些信号的快速响应的优势。为了保持该优势，在SAR ADC中只需一次采样，但进行多次量化。在这种情况下，采样噪声KT/C保持不变，而量化噪声、参考电压噪声以及比较器噪声将被降低，等效的总噪声Vrms,tot为：
Figure BDA0002187528150000011
其中K为玻尔兹曼常数，T表示温度，Cs是采样电容，LSB表示ADC的最小可分辨电压，Vrms,ref表示参考电压噪声，Vrms,cmp表示比较器噪声，OSR为过采样率。
当采样噪声是主要的噪声成分时，这种过采样对于降低噪声没有多大作用。因此，当其他噪声以采样噪声为基准时，过采样率OSR可以取为：
Figure BDA0002187528150000012
过采样率OSR的取值决定了总的等效噪声，过采样率OSR越大，等效噪声越小，但是速度越慢。例如，对于一个10位同步时序SAR ADC，采样时间3个周期，取OSR＝4，则完成一次量化总的需要43个周期，如图1中(a)所示，这大大降低了ADC的采样率。为了尽量不影响ADC的采样速度，另一种方法是仅仅对低几位进行过采样。因为SAR ADC的工作特性，使得低几位量化时更易受噪声的影响，对低几位进行过采样也可以达到很好的降低噪声的目的。例如仅对低4位进行过采样，如图1中(b)所示，这种过采样方式将同样有利于降低比较器的噪声限制，而完成一次量化总的仅需要25个周期。
全过采样技术以牺牲大量工作速度的代价，来达到提高SAR ADC的SNR的目的，部分过采样则以牺牲少量工作速度的代价，同样达到提高SNR的目的。但是不管是前者还是后者，都是影响了ADC可实现的最高采样速度。前者增加了30个主时钟周期，后者增加了12个主时钟周期，等效的分别降低了230％和92％的量化速度。为了在提高SNR的同时又不至于影响到ADC的量化速度，需要新的过采样技术。
发明内容
针对传统逐次逼近模数转换器的过采样技术对量化速度和系统噪声的影响，本发明提出一种逐次逼近模数转换器(SAR ADC)的量化方法，采用预测算法结合局部过采样技术实现量化，利用预测算法减少SAR ADC的转换周期，并将节省的转换周期用于过采样，这种方式在不增加量化周期的前提下同样实现了过采样的目的，且降低了参考电压噪声以及比较器噪声要求。
本发明的技术方案为：
基于预测和局部过采样的逐次逼近模数转换器量化方法，所述逐次逼近模数转换器包括DAC模块和比较器；
所述逐次逼近模数转换器在每个量化周期内的量化方法包括如下步骤：
步骤一、在量化周期开始时，由所述DAC模块对所述逐次逼近模数转换器的输入信号进行采样，所述比较器根据所述DAC模块的输出电压依次产生所述逐次逼近模数转换器从最高位到低位的量化码字，并设置预测阈值，实时检测所述DAC模块的输出电压，当所述DAC模块的输出电压进入所述预测阈值内时转到步骤二；
步骤二、所述比较器根据所述DAC模块的输出电压进入所述预测阈值内时所述DAC模块的输出电压产生量化码字并记为预测位量化码字，将低于所述预测位量化码字的剩余量化码字中权重高于所述预测阈值权重的量化码字设置为所述预测位量化码字的相反值；
步骤三、将步骤一和步骤二中剩余的没有确定的量化码字继续由所述比较器根据所述DAC模块的输出电压依次产生；
步骤四、所述比较器重复对第K位量化码字对应的所述DAC模块的输出电压进行比较直到下一次量化周期开始，其中第K位量化码字为所述逐次逼近模数转换器所有量化码字中的其中一位；
步骤五、根据步骤四得到的比较器的所有比较结果中出现概率最大的比较结果产生量化码字并作为所述第K位量化码字的最终值。
具体的，所述步骤一中设置所述预测阈值的方法为：获得所述比较器的延时与所述比较器的输入电压的关系，设置参考时间信号作为所述预测阈值，当所述比较器输入电压对应的延时超过所述参考时间信号时表示所述DAC模块的输出电压进入所述预测阈值内。
具体的，所述步骤一中以一个最低有效位对应的延时作为所述参考时间信号。
具体的，所述步骤五中采用投票电路对步骤四得到的比较器的所有比较结果进行投票，选择出现概率最大的比较结果产生所述第K位量化码字的最终值。
具体的，所述第K位量化码字为最低位量化码字。
本发明的有益效果为：本发明通过预测算法使得量化周期内逐次逼近模数转换器提前完成量化，减少了逐次逼近模数转换器的转换周期，并将节省的转换周期用于过采样，从而降低了参考电压噪声和比较器噪声，提高了系统信噪比；本发明不增加额外的时间用于过采样，仅采用预测算法所减少的时间用于过采样，在不影响ADC量化速度的前提下以较小的功耗和面积为代价换取了部分信噪比的提升。
附图说明
图1中(a)为传统的SAR ADC全过采样技术在一次量化周期的转换波形图，图1中(b)为传统SAR ADC部分过采样技术在一次量化周期的转换波形图。
图2为SAR ADC中量化次数与输出码字的关系示意图。
图3为不同采样次数下出错概率与比较器输入噪声的关系示意图。
图4为逐次逼近模数转换器中比较器延时与输入信号幅度关系示意图。
图5为实施例中采用本发明提出的基于预测和局部过采样的逐次逼近模数转换器量化方法的电路实现图。
图6为本发明提出的基于预测和局部过采样的逐次逼近模数转换器量化方法的关键波形示意图。
具体实施方式
下面结合附图，通过实施例进一步说明本发明。
本发明提出一种基于预测和局部过采样的逐次逼近模数转换器量化方法，传统的逐次逼近模数转换器量化方法是在每个量化周期，由DAC模块对逐次逼近模数转换器的输入信号进行采样，并由比较器根据DAC模块的输出电压依次产生逐次逼近模数转换器从最高位到最低位的量化码字完成一次量化。本发明使用预测算法，在预测正确时采用预测算法获取剩余位的量化码字代替传统量化方式，减少了SAR ADC的转换周期，使得在每个量化周期内SARADC提前完成量化，并将节省的转换周期用于过采样，使得本发明在不增加量化周期的前提下实现过采样。
其中预测过程为：设置预测阈值，在量化过程中实时检测DAC模块的输出电压是否进入预测阈值以内，如果不是则继续按传统SAR ADC的量化方式进行从高到低的每一位量化码字的量化，当DAC模块的输出电压进入预测阈值内时暂停后续低位的量化，采用预测算法代替传统量化方式获取剩余位的量化码字，由比较器根据DAC模块的输出电压进入预测阈值内时DAC模块的输出电压产生量化码字并记为预测位量化码字，将低于预测位量化码字的剩余量化码字中权重高于预测阈值权重的量化码字设置为预测位量化码字的相反值；随后将剩余的没有确定的量化码字继续由比较器根据DAC模块的输出电压依次产生。此时根据预测算法使得在量化周期内完成量化后还有剩余时间，本发明提出的量化方法中将这些剩余时间用于过采样，不需要单独增加额外的时间进行过采样。
本发明进行过采样的具体方法为：由比较器重复对第K位量化码字对应的DAC模块的输出电压进行比较直到下一次量化周期开始，其中第K位量化码字为逐次逼近模数转换器所有量化码字中的其中任意一位；随后根据比较器的所有比较结果中出现概率最大的比较结果产生量化码字并作为第K位量化码字的最终值。由于本发明只对提前完成量化得到的所有量化码字的其中一位进行过采样，基于的是局部过采样技术，其中第K位优选为SARADC的最低位量化码字，能更有效得降低系统错误率。
预测阈值的设置能够决定量化周期产生的剩余时间，在SAR ADC逐次逼近的过程中至少有两个量化码字的工作时间对应的比较器输入是小于1个最低有效位LSB的，其中一个是固定的，出现在最后一个量化码字的工作时间；另外一个不是固定的，可能出现在前面的任何一个量化码字的工作时间。也就是说至少能省下一个量化码字的工作时间，这个量化码字的工作时间可以用于过采样。如图2所示是将电压窗口设置为1个LSB大小时，10位SAR ADC的量化次数与输出码字的关系示意图。当某个输入使得条件满足时，比如处在中间某个输入使得量化工作时间为4个，则后面剩余的6个量化码字的工作时间均可用于过采样。
本发明将量化周期的剩余时间进行过采样，有利于降低对比较器以及参考电压噪声的要求，为简化分析量化过程中参考电压噪声等效到比较器噪声上，下面分析仅针对比较器噪声。对于量化过程中某一位量化码字对应的过采样，不同的过采样率对噪声的抑制作用不同。根据比较器噪声统计规则，不同的过采样率有不同误差概率密度函数，即对应不同输入等效噪声，如图3所示。当仅进行一次比较时，即传统的量化方式，其出错概率如图中Pe所示的曲线。然而当进行多次比较，即过采样时，如5次过采样，相同噪声下比较器出错概率有很大程度的下降，如图中Pe,5v对应的曲线所示，采用本发明的过采样等效到电路尺寸增大到4倍时的噪声曲线，如图中Pe,4x所示，可看出Pe,5v对应的曲线和Pe,4x对应的曲线基本重合。
如图4所示是比较器延时与输入信号幅度的关系示意图。当输入电压幅度增大时，比较器延时急剧下降，呈自然对数关系，如下式。
Figure BDA0002187528150000051
其中tdelay为比较器延时，CL是比较器负载电容，Vthp是比较器中PMOS管阈值电压，I0是尾电流大小，gm,eff是比较器输入对管的有效跨导，β是MOS器件相关参数，Vindif是比较器差分输入电压，VDD是比较器电源电压。
通过合理的设置将比较器的输入大小转换为时间延时的大小，可实现电压窗口到时间窗口的转换，比如通过一条延时路径，使得其延时等于比较器输入电压对应于电压窗口时的比较器延时，这样就将输入电压信号转换为比较器延时信号，再与另一个参考时间信号进行比较即可判断是否预测正确，可以直接利用比较器的延时信息实现比较器输入信号的预测。当比较器输入幅度小于某个电压值使得延时大于时间窗口时，预测正确，获得预测位量化码字并根据预测位量化码字直接获得低于预测位量化码字的剩余量化码字中权重高于预测阈值权重的量化码字，节省了这部分的量化过程，并将剩下的量化时间用于过采样。如图5所示是采用将电压信号转换位延时信号的预测方法，再结合过采样实现本发明的量化方法的一种实现电路，包括预测电路模块、过采样控制电路模块以及投票电路模块。SAR ADC包括电容阵列构成的DAC模块、比较器和逐次逼近逻辑模块，预测电路模块根据比较器延时获得是否预测正确的信息，当预测正确时产生预测标识信号给过采样控制模块，将预测技术节省的量化时间用于过采样。
如图6所示，是本发明的关键节点波形，本实施例中预测阈值的时间窗口设置为1个LSB对应的延时。当比较器输入电压对应的延时大于时间窗口时，如图中的第4个周期，此时预测正确，后面的6个周期不再按传统SAR ADC量化方式进行，而是用于进行过采样量化。当SAR ADC精度为10位，可用于过采样的周期一共是7个。最后对于第4位会得到7个比较结果，而真正的第4位量化结果由7个结果投票得到。第5到第10位的量化结果为第4位结果的相反结果。当输入信号为正弦信号时，采用该过采样方式可以将有效提高0.2bit左右，对于比较器噪声要求下降到17％。
综上，本发明提出的基于预测算法辅助局部过采样技术实现逐次逼近模拟数字转换器的量化方法，利用预测算法减少了SAR ADC的转换周期，并将节省的转换周期用于过采样，这个在不增加量化周期的前提下实现过采样，达到了降低参考电压噪声以及比较器噪声要求的目的，提高了信噪比。由于本方法不要求额外的周期，仅采用预测算法所减少的周期用于过采样，在不影响ADC量化速度的前提下以较小的功耗和面积为代价换取部分信噪比的提升。因预测算法电路简单，比如采用电压窗口做预测或者利用比较器延时做预测，该技术所需额外的功耗和面积并不大，相比于性能的提升，这部分代价是可以忽略的，因此本发明采用预测算法实现量化仍然具有较低的功耗和面积。
虽然本发明已经以实例的形式公开如上，然而并非用以限定本发明，本发明采用预测算法使得量化周期内逐次逼近模数转换器提前完成量化，获得剩余时间用于过采样，其他变相的减小量化时间，或者增加单周期时间，使得一个大周期有剩余时间，并将其用于过采样的方式，以及将传统过采样方式用于本发明的量化方法，都属于本发明的设计构思，如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。

Claims (5)

1.基于预测和局部过采样的逐次逼近模数转换器量化方法，所述逐次逼近模数转换器包括DAC模块和比较器；
其特征在于，所述逐次逼近模数转换器在每个量化周期内的量化方法包括如下步骤：
步骤一、在量化周期开始时，由所述DAC模块对所述逐次逼近模数转换器的输入信号进行采样，所述比较器根据所述DAC模块的输出电压依次产生所述逐次逼近模数转换器从最高位到低位的量化码字，并设置预测阈值，实时检测所述DAC模块的输出电压，当所述DAC模块的输出电压进入所述预测阈值内时转到步骤二；
步骤二、所述比较器根据所述DAC模块的输出电压进入所述预测阈值内时所述DAC模块的输出电压产生量化码字并记为预测位量化码字，将低于所述预测位量化码字的剩余量化码字中权重高于所述预测阈值权重的量化码字设置为所述预测位量化码字的相反值；
步骤三、将步骤一和步骤二中剩余的没有确定的量化码字继续由所述比较器根据所述DAC模块的输出电压依次产生；
步骤四、所述比较器重复对第K位量化码字对应的所述DAC模块的输出电压进行比较直到下一次量化周期开始，其中第K位量化码字为所述逐次逼近模数转换器所有量化码字中的其中一位；
步骤五、根据步骤四得到的比较器的所有比较结果中出现概率最大的比较结果产生量化码字并作为所述第K位量化码字的最终值。
2.根据权利要求1所述的基于预测和局部过采样的逐次逼近模数转换器量化方法，其特征在于，所述步骤一中设置所述预测阈值的方法为：获得所述比较器的延时与所述比较器的输入电压的关系，设置参考时间信号作为所述预测阈值，当所述比较器输入电压对应的延时超过所述参考时间信号时表示所述DAC模块的输出电压进入所述预测阈值内。
3.根据权利要求2所述的基于预测和局部过采样的逐次逼近模数转换器量化方法，其特征在于，所述步骤一中以一个最低有效位对应的延时作为所述参考时间信号。
4.根据权利要求1-3任一项所述的基于预测和局部过采样的逐次逼近模数转换器量化方法，其特征在于，所述步骤五中采用投票电路对步骤四得到的比较器的所有比较结果进行投票，选择出现概率最大的比较结果产生所述第K位量化码字的最终值。
5.根据权利要求4所述的基于预测和局部过采样的逐次逼近模数转换器量化方法，其特征在于，所述第K位量化码字为最低位量化码字。
CN201910821329.7A 2019-09-02 2019-09-02 基于预测和局部过采样的逐次逼近模数转换器量化方法 Active CN110380729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910821329.7A CN110380729B (zh) 2019-09-02 2019-09-02 基于预测和局部过采样的逐次逼近模数转换器量化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910821329.7A CN110380729B (zh) 2019-09-02 2019-09-02 基于预测和局部过采样的逐次逼近模数转换器量化方法

Publications (2)

Publication Number Publication Date
CN110380729A CN110380729A (zh) 2019-10-25
CN110380729B true CN110380729B (zh) 2022-04-22

Family

ID=68261232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910821329.7A Active CN110380729B (zh) 2019-09-02 2019-09-02 基于预测和局部过采样的逐次逼近模数转换器量化方法

Country Status (1)

Country Link
CN (1) CN110380729B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111510146B (zh) * 2020-04-30 2022-03-25 电子科技大学 一种基于码字重组的模数转换器量化方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629283B1 (en) * 1999-09-27 2003-09-30 Pioneer Corporation Quantization error correcting device and method, and audio information decoding device and method
JP2008172412A (ja) * 2007-01-10 2008-07-24 Sharp Corp Δς型ａｄ変換器
GB201103753D0 (en) * 2006-03-24 2011-04-20 Cirrus Logic Inc Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
CN102611450A (zh) * 2012-03-15 2012-07-25 西安交通大学 一种基于功率谱估计的信号预测折叠内插adc 方法
CN104467857A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 逐次逼近模数转换器系统
CN105720987A (zh) * 2016-01-18 2016-06-29 清华大学 一种采用采样量化电路的压缩采样模数转换器
CN107888191A (zh) * 2017-12-11 2018-04-06 电子科技大学 逐次逼近模数转换器及其基于自适应预测区间的量化方法
CN108988860A (zh) * 2017-05-31 2018-12-11 深圳市中兴微电子技术有限公司 一种基于sar adc的校准方法及sar adc系统
CN109150186A (zh) * 2018-08-22 2019-01-04 电子科技大学 一种适用于逐次逼近模数转换器的预测量化方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US8009072B2 (en) * 2009-12-19 2011-08-30 General Electric Company Predictive analog-to-digital converter and methods thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629283B1 (en) * 1999-09-27 2003-09-30 Pioneer Corporation Quantization error correcting device and method, and audio information decoding device and method
GB201103753D0 (en) * 2006-03-24 2011-04-20 Cirrus Logic Inc Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
JP2008172412A (ja) * 2007-01-10 2008-07-24 Sharp Corp Δς型ａｄ変換器
CN102611450A (zh) * 2012-03-15 2012-07-25 西安交通大学 一种基于功率谱估计的信号预测折叠内插adc 方法
CN104467857A (zh) * 2014-12-29 2015-03-25 中国科学院半导体研究所 逐次逼近模数转换器系统
CN105720987A (zh) * 2016-01-18 2016-06-29 清华大学 一种采用采样量化电路的压缩采样模数转换器
CN108988860A (zh) * 2017-05-31 2018-12-11 深圳市中兴微电子技术有限公司 一种基于sar adc的校准方法及sar adc系统
CN107888191A (zh) * 2017-12-11 2018-04-06 电子科技大学 逐次逼近模数转换器及其基于自适应预测区间的量化方法
CN109150186A (zh) * 2018-08-22 2019-01-04 电子科技大学 一种适用于逐次逼近模数转换器的预测量化方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A Digital Timing Mismatch Calibration Technique in Time-Interleaved ADCs;jing Li 等;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20140529;第61卷(第7期);486-490 *
ADC Topology Based on Compressed Sensing for Low Power Brain Monitoring;Heiner Lange 等;《Procedia Engineering》;20151231;1-5 *
An oversampling SAR ADC with 2nd-order interpolation achieving maximum efficiency improvement of 23%;Ken Li 等;《2018 IEEE International Conference on Integrated Circuits, Technologies and Applications (ICTA)》;20190516;78-79 *
Predictive Noise Shaping SAR ADC;Jyotindra R. Shakya 等;《2019 IEEE International Symposium on Circuits and Systems (ISCAS)》;20190529;1-4 *
一种高精度∑-△A/D转换器的数字滤波器设计;徐双恒 等;《微电子学与计算机》;20130505;第30卷(第5期);92-95 *
低功耗逐次逼近型CMOS模数转换器的研究;梁宇华;《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》;20170215(第02(2017年)期);I135-202 *

Also Published As

Publication number Publication date
CN110380729A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
CN102045067B (zh) 提高逐次逼近adc输出信噪比的转换和校准算法及adc
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN106877869B (zh) 一种能提高电阻电容型逐次逼近模数转换器线性度的电容排序方法
CN109150183B (zh) 基于亚稳态检测的sar-adc的电容失配校准方法
US10790843B2 (en) Analog-to-digital converter device
CN105049049A (zh) 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
CN111327324B (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
Kung et al. A low energy consumption 10-bit 100kS/s SAR ADC with timing control adaptive window
CN104682958A (zh) 一种带噪声整形的并行逐次逼近模数转换器
CN110380729B (zh) 基于预测和局部过采样的逐次逼近模数转换器量化方法
US8860598B2 (en) Bit error rate timer for a dynamic latch
Jiao et al. An 84dB-SNDR 1-0 quasi-MASH NS SAR with LSB repeating and 12-bit bridge-crossing segmented CDAC
Liu et al. An equalization-based adaptive digital background calibration technique for successive approximation analog-to-digital converters
Malathi et al. A 4 bit medium speed flash ADC using inverter based comparator in 0.18 μm CMOS
US9998137B1 (en) Power-efficient successive-approximation analog-to-digital converter using LSB averaging
Shaker et al. A 6-bit 130-MS/s low-power tracking ADC in 90 nm CMOS
CN110890889A (zh) 一种基于统计的sar adc双比较器失调失配校准方法及电路
CN110299918B (zh) 分割电容镜像搜索的模数转换器校准方法
Damghanian et al. A novel three-section encoder in a low-power 2.3 GS/s flash ADC
CN113037289A (zh) 一种基于高线性度低功耗放大器的流水线模数转换器
Guo et al. A 10MS/s 16bit SAR ADC Achieving 100dB SFDR and 90dB SNDR in 0.18 um CMOS
Pengyu et al. An 8-Bit High Speed Successive Approximation Analog-to-Digital Converter
Shaker et al. A 1-GS/s 6-bit flash ADC in 90 nm CMOS
Kye et al. A 0.000261 mm 2 Single-Channel 1 GS/s 8-Bit 3-Stage Capacitor Array-Assisted Charge-Injection DAC-Based SAR ADC in 28 nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant