CN110890889A - 一种基于统计的sar adc双比较器失调失配校准方法及电路 - Google Patents

Abstract

本发明公开了一种基于统计的SAR ADC双比较器失调失配校准方法，包括：采集若干组输出编码；对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；根据所述第一统计结果对所述第一比较器进行校准；根据所述第二统计结果对所述第二比较器进行校准；重复执行上述步骤，直到当前循环次数达到预设循环次数。本发明还公开了一种基于统计的SAR ADC双比较器失调失配校准电路，包括第一计数器、第二计数器以及校准逻辑控制电路。本发明提供的校准方法基于数据统计理论，进行多次循环校准，同时在每个循环中通过分步法对双比较器失调失配逐一进行校准，提高了校准的精度。

Description

一种基于统计的SAR ADC双比较器失调失配校准方法及电路

技术领域

本发明属于集成电路技术领域，具体涉及一种基于统计的SAR ADC双比较器失调失配校准方法及电路。

背景技术

近年来，随着现代通信技术的飞速发展，一些可穿戴设备和精密仪器也得到更快的发展，使得各类系统对ADC(模数转换器)的要求也越来越高。SAR ADC(逐次逼近型模数转换器)由于其低功耗、高数字化、可兼容先进工艺等的特性而被广泛应用。

一步多位时序的SAR ADC能够在不增加电容DAC阵列总电容值的情况下，引入冗余，提高模数转换器的整体量化精度、速度。其中，比较器作为ADC组成的关键模块，其性能将直接影响ADC的性能。

然而，在一步多位时序的SAR ADC中一般存在至少两个比较器，其因失调失配产生的误差会直接影响模数转化器的量化精度。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于统计的SAR ADC双比较器失调失配校准方法。本发明要解决的技术问题通过以下技术方案实现：

一种基于统计的SAR ADC双比较器失调失配校准方法，包括：

采集若干组输出编码；

对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；

对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；

根据所述第一统计结果对第一比较器进行校准；

根据所述第二统计结果对第二比较器进行校准；

重复执行上述步骤，直到当前循环次数达到预设循环次数。

在本发明的一个实施例中，所述采集若干组输出编码包括：

采集第一比较器输出的第一温度计码作为所述输出编码的最高位数字编码，并采集第一比较器输出的第二温度计码和第二比较器输出的第三温度计码分别作为所述输出编码的次高位数字编码和第三位数字编码，得到一组输出编码；

重复采集，得到若干组输出编码。

在本发明的一个实施例中，对所述输出编码的最高位数字编码进行统计计数得到第一统计结果包括：

分别统计所述最高位数字编码中的互补对称编码B₁＝1和B₁＝0出现的次数，得到第一统计结果N_B1＝1和N_B1＝0。

在本发明的一个实施例中，所述根据所述第一统计结果对第一比较器进行校准包括：

根据所述第一统计结果计算第一差值；

将所述第一差值与预设第一误差容限进行比较，并根据比较结果对第一比较器进行校准。

在本发明的一个实施例中，所述第一差值的计算公式为：

Q₁＝N_B1＝1-N_B1＝0；

其中，Q₁表示第一差值，N_B1＝1表示最高位数字编码B₁＝1出现的次数，N_B1＝0表示最高位数字编码B₁＝0出现的次数。

在本发明的一个实施例中，将所述第一差值与预设第一误差容限进行比较，并根据比较结果对第一比较器进行校准包括：

若判断所述第一差值与所述预设第一误差容限满足-N_c1＜Q₁＜+N_c1时，则不进行校准；其中，N_c1＞0；

否则，产生第一校准补偿电压V_step1以对第一比较器进行校准；其中，若判断Q₁≤-N_c1，则产生+V_step1以对第一比较器进行校准，若判断Q₁≥+N_c1，则产生-V_step1以对第一比较器进行校准。

在本发明的一个实施例中，对所述输出编码的高三位数字编码进行统计计数得到第二统计结果包括：

分别统计所述高三位数字编码中的互补对称编码B₁B₂B₃＝111和B₁B₂B₃＝000出现的次数，得到第二统计结果N_B1B2B3＝111和N_B1B2B3＝000。

在本发明的一个实施例中，所述根据所述第二统计结果对第二比较器进行校准包括：

根据所述第二统计结果计算得到第二差值；所述第二差值的计算公式为：

Q₂＝N_B1B2B3＝111-N_B1B2B3＝000；

其中，Q₂表示第二差值，N_B1B2B3＝111表示高三位数字编码B₁B₂B₃＝111出现的次数，N_B1B2B3＝000表示高三位数字编码B₁B₂B₃＝000出现的次数；

将所述第二差值与预设第二误差容限进行比较，并根据比较结果对第二比较器进行校准。

在本发明的一个实施例中，将所述第二差值与预设第二误差容限进行比较，并根据比较结果对第二比较器进行校准包括：

若判断所述第二差值与所述预设第二误差容限满足-N_c2＜Q₂＜+N_c2时，则不进行校准；其中，N_c2＞0；

否则，产生第二校准补偿电压V_step2以对第二比较器进行校准；其中，若判断Q₂≤-N_c2，则产生+V_step2以对第二比较器进行校准，若判断Q₂≥+N_c2，则产生-V_step2以对第二比较器进行校准。

一种基于统计的SAR ADC双比较器失调失配校准电路，包括：

数据采集单元，用于采集若干组输出编码；

第一计数器，连接所述数据采集单元，用于对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；

第二计数器，连接所述数据采集单元，用于对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；

校准逻辑控制单元，连接所述第一计数器和所述第二计数器，用于根据所述第一统计结果对所述第一比较器进行校准以及根据所述第二统计结果对所述第二比较器进行校准。

本发明的有益效果：

1、本发明提供的一种基于统计的SAR ADC双比较器失调失配校准方法基于数据统计理论，进行多次循环校准，同时在每个循环中通过分步法对双比较器失调失配逐一进行校准，提高了校准的精度；

2、本发明提供的一种基于统计的SAR ADC双比较器失调失配校准方法可用于输入信号为周期信号的电路，降低了对输入信号类型的依赖性。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种基于统计的SAR ADC双比较器失调失配校准方法示意图；

图2是本发明实施例提供的两步校准中互补对称数字编码说明图(1.5bit/cycle时序)；

图3是本发明实施例提供的两步校准方法的流程示意图；

图4是本发明实施例提供的一种基于统计的SAR ADC双比较器失调失配校准电路的结构示意图；

图5是本发明实施例提供的基于统计的SAR ADC双比较器失调失配校准电路的另一种结构示意图；

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1是本发明实施例提供的一种基于统计的SAR ADC双比较器失调失配校准方法流程示意图；包括：

采集若干组输出编码；

对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；

对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；

根据所述第一统计结果对第一比较器进行校准；

根据所述第二统计结果对第二比较器进行校准；

重复执行上述步骤，直到当前循环次数达到预设循环次数。

本实施例提供的一种基于统计的SAR ADC双比较器失调失配校准方法核心思想是：如果比较器不存在失调失配时，根据输入信号互补对称，由比较器所直接产生的互补数字编码出现次数的差值应在误差容限之内，因此，当比较器存在失调失配时，可以通过多次校准循环，产生失调补偿电压对双比较器失调失配逐一进行校准，这样可有效提高校准的精度和效率。

在本实施例中，针对双比较器逐次逼近型模数转换器中比较器失调失配，在所设定的校准循环次数Cycle内，在每次校准循环中，当双比较器逐次逼近型模数转换器工作一段时间后，采集样本数量为NUM组的输出编码B，并进行统计计数，然后对比较器进行校准；其中，校准循环次数Cycle和样本数量NUM可由用户自行设定，校准循环次数Cycle和样本数量NUM越大，校准循环的收敛速度就越慢，但校准后的精度会有所增加，用户可根据实际应用需求进行合理设定。

本实施例主要针对双比较器逐次逼近型模数转换器中比较器失调失配，采用基于数据统计的方法，进行多次校准循环，同时在每个循环中采用两步法对双比较器失调失配逐一进行校准，第一步先对比较器CMP1，即第一比较器进行校准；第二步在第一步校准的基础上对比较器CMP2，即第二比较器进行校准，以此来提高校准精度。

在本实施例中，首先采集NUM组输出编码B，然后对输出编码B的最高位B₁进行统计计数得到第一统计结果，并根据第一统计结果对第一比较器进行校准；接着对输出编码B的高三位B₁B₂B₃进行统计计数得到第二统计结果，并根据第二统计结果对第二比较器进行校准，至此完成一个校准循环；最后判断循环次数是否达到预设的循环次数，若判断当前循环次数i小于预设循环次数Cycle时，对当前循环次数i增加1，然后采集下一个NUM组输出编码，进行入下一个校准周期。

下面采用典型的1.5bit/cycle时序的双比较器逐次逼近型模数转换器来对本方法进行详细说明。

请参见图2，图2是本发明实施例提供的两步校准中互补对称数字编码说明图(1.5bit/cycle时序)。根据输入信号互补对称，在理想情况下，由比较器所直接产生的互补数字编码概率应该相等。

在本实施例中，所述采集若干组输出编码包括：

采集第一比较器输出的第一温度计码作为所述输出编码的最高位数字编码，并采集第一比较器输出的第二温度计码和第二比较器输出的第三温度计码分别作为所述输出编码的次高位数字编码和第三位数字编码，得到一组输出编码；重复采集，得到若干组输出编码。

在本实施例中，由于在1.5bit/cycle时序中，第一步量化中仅由比较器CMP1产生一位温度计码(0或1，且互补对称)，也即第一温度计码，将此作为输出编码的最高位数字编码B1，在第二步量化时序中由第一比较器CMP1和第二比较器CMP2分别依次产生第二温度计码和第三温度计码作为输出编码的次高位数字编码B2和第三位数字编码B3，并且在1.5bit/cycle时序中第二步量化时序仅会产生00、01、11三种温度计码。因此，高三位B1B2B3＝111仅由第一比较器CMP1决定，而互补对称的高三位B1B2B3＝000则由第一比较器CMP1和第二比较器CMP2共同决定。此外，在1.5bit/cycle时序中，其输入信号为正弦周期信号，在进行第二次统计计数时，正弦周期信号的互补码111和000的数量相同。因此，在本实施例中，选择B1B2B3＝111和B1B2B3＝000作为高三位数字编码的统计标准。重复采集多次输出编码，得到设定的NUM组输出编码。

在本实施例中，分两步对比较器进行校准。请参见图3，图3是本发明实施例提供的两步校准方法的流程示意图。第一步校准中针对比较器CMP1进行校准。

在本实施例中，对所述输出编码的最高位数字编码进行统计计数得到第一统计结果包括：

分别统计所述最高位数字编码中的互补对称编码B₁＝1和B₁＝0出现的次数，得到第一统计结果N_B1＝1和N_B1＝0。

在本实施例中，根据所述第一统计结果对第一比较器进行校准包括：

根据所述第一统计结果计算第一差值；

在本实施例中，由第一统计结果N_B1＝1和N_B1＝0计算第一差值的公式为：

Q₁＝N_B1＝1-N_B1＝0；

其中，Q₁表示第一差值，N_B1＝1表示最高位数字编码B₁＝1出现的次数，N_B1＝0表示最高位数字编码B₁＝0出现的次数。

将所述第一差值与预设第一误差容限进行比较，并根据比较结果对第一比较器进行校准。

在本实施例中，第一将误差容限可以表示为-N_c1～+N_c1，其中，N_c1＞0；其可根据实际应用需求进行合理设定，N_c1越大，则说明对比较器失调电压的容限越大，校准循环的收敛速度就越快，但校准后的精度将会降低。

在本实施例中，将所述第一差值与预设第一误差容限进行比较，并根据比较结果对第一比较器进行校准包括：

若判断所述第一差值与所述预设第一误差容限满足-N_c1＜Q₁＜+N_c1时，则不进行校准；其中，N_c1＞0；

否则，产生第一校准补偿电压V_step1以对第一比较器进行校准；

进一步的，若判断Q₁≤-N_c1，则+V_step1以对第一比较器进行校准；否则，若判断Q₁≥-N_c1，产生-V_step1以对第一比较器进行校准；

在本实施例中，若-N_c1＜Q₁＜+N_c1，则认为第一比较器CMP1的失调失配在可接受的范围之内，或者说第一比较器CMP1几乎不存在失调失配，不需要补偿校准；若Q₁不在第一误差容限-N_c1～+N_c1范围内，则认为第一比较器CMP1的失调失配较大，进而产生校准补偿电压使第一比较器CMP1失调电压逐步增加或减小，最终趋近于0或可接受的范围内。其中，当Q₁≤-N_c1时，第一比较器CMP1的失调电压V_offset1的补偿为：V_offset1＝V_offset1+V_step1，当Q₁≥+N_c1时，第一比较器CMP1的失调电压V_offset1的补偿为：V_offset1＝V_offset1-V_step1。

在本实施例中，第一校准补偿电压V_step1的取值一般不大于1/4*V_LSB，其中，V_LSB为最低有效位；优选的，V_step1＝1/4*V_LSB。

在本实施例中，在第一步完成对第一比较器的校准后，进行第二步校准。在第二步校准中针对第二比较器CMP2进行校准，

在本实施例中，对所述输出编码的高三位数字编码进行统计计数得到第二统计结果包括：

分别统计所述高三位数字编码中的互补对称编码B₁B₂B₃＝111和B₁B₂B₃＝000的次数，得到第二统计结果N_B1B2B3＝111和N_B1B2B3＝000。

由于第一比较器CMP1在第一步校准中已经得到了校准，所以，以第一比较器CMP1为基准，统计高三位B1B2B3＝111和高三位B1B2B3＝000出现的次数，得到第二统计结果。

相应地，根据所述第二统计结果对第二比较器进行校准包括：

根据所述第二统计结果计算得到第二差值；

在本实施例中，由第二统计结果N_B1B2B3＝111和N_B1B2B3＝000计算第二差值公式为：

Q₂＝N_B1B2B3＝111-N_B1B2B3＝000；

其中，Q₂表示第二差值，N_B1B2B3＝111表示高三位数字编码B₁B₂B₃＝111出现的次数，N_B1B2B3＝000表示高三位数字编码B₁B₂B₃＝000出现的次数。

将所述第二差值与预设第二误差容限进行比较，并根据比较结果对第二比较器进行校准。

在本实施例中，第二误差容限可以表示为-N_c2～+N_c2，其中，N_c2＞0。同第一误差容限一样，第二误差容限-N_c2～+N_c2也可根据实际应用需求进行合理设定，N_c2越大，则说明对比较器失调电压的容限越大，校准循环的收敛速度就越快，但校准后的精度将会降低。

在本实施例中，将所述第二差值与预设第二误差容限进行比较，并根据比较结果对第二比较器进行校准包括：

若判断所述第二差值Q₂与所述预设第二误差容限-N_c2～+N_c2满足-N_c2＜Q₂＜+N_c2时，则不进行校准；其中，N_c2＞0；

否则，产生第二校准补偿电压V_step2以对第二比较器进行校准；

进一步的，若判断Q₂≤-N_c2，则产生+V_step2以对第二比较器进行校准；否则，若判断Q₂≥-N_c2，产生-V_step2以对第二比较器进行校准。

在本实施例中，若-N_c2＜Q₂＜+N_c2，则认为第二比较器CMP2的失调失配在可接受的范围之内，或者说第二比较器CMP2几乎不存在失调失配，不需要补偿校准；若Q₂不在第二误差容限-N_c2～+N_c2范围内，则认为第二比较器CMP2的失调失配较大，进而产生校准补偿电压使第二比较器CMP2失调电压逐步增加或减小，最终趋近于0或可接受的范围内。其中，当Q₂≤-N_c2时，第二比较器CMP2的失调电压V_offset2的补偿为：V_offset2＝V_offset2+V_step2，当Q₂≥+N_c2时，第二比较器CMP2的失调电压V_offset2的补偿为：V_offset2＝V_offset2-V_step2。

在本实施例中，第二校准补偿电压V_step2的取值跟V_step1一样，一般不大于1/4*V_LSB。

在本实施例中，第一校准补偿电压V_step1和第二校准补偿电压V_step2可以取相同的值，也可以取不同的值，在本实施例中，优选取V_step1＝V_step2＝1/4*V_LSB。

本实施例提供的两步校准方法可用于输入信号为周期信号的电路，因此，降低了对输入信号类型的依赖性，扩大了使用范围。

本实施例还提供了一种基于统计的SAR ADC双比较器失调失配校准电路，请参见图4，图4是本发明实施例提供的基于统计的SAR ADC双比较器失调失配校准电路的结构示意图，包括：

数据采集单元，用于采集若干组输出编码；

第一计数器，连接所述数据采集单元，用于对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；

第二计数器，连接所述数据采集单元，用于对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；

校准逻辑控制单元，连接所述第一计数器和所述第二计数器，用于根据所述第一统计结果对所述第一比较器进行校准以及根据所述第二统计结果对所述第二比较器进行校准。

请参见图5，图5是本发明实施例提供的基于统计的SAR ADC双比较器失调失配校准电路的另一种结构示意图；在本实施例中，第一计数器为最高位计数器Count1，第二计数器为高三位计数器Count2；

数据采集单元先采集来自第一比较器和第二比较器的NUM组输出编码，在第一步校准过程中，比较器CMP1也即第一比较器产生一位最高位数字编码B₁，计数器Count1分别统计输出编码中最高位B₁＝1和B₁＝0出现的次数，得到第一统计结果N_B1＝1和N_B1＝0，供校准逻辑控制电路进行做差，得到差值Q₁，然后与误差容限-N_c1～+N_c1进行比较，再结合相应时序的特点产生比较器CMP1失调补偿电压，使比较器CMP1失调电压逐步增加或减小，最终趋近于0或可接受的范围。

第二步校准在第一步的基础上，以比较器CMP1为基准，通过高三位计数器Count2统计输出编码中高三位B₁B₂B₃＝111和高三位B₁B₂B₃＝000出现的次数，得到第二统计结果N_B1B2B3＝111和N_B1B2B3＝000，供校准逻辑控制电路进行做差，得到差值Q₂，然后与误差容限-N_c2～+N_c2进行比较，再结合相应时序的特点产生比较器CMP2失调补偿电压，使比较器CMP1失调电压逐步或增加，最终趋近于0或可接受的范围。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于统计的SAR ADC双比较器失调失配校准方法，其特征在于，包括：

采集若干组输出编码；

对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；

对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；

根据所述第一统计结果对所述第一比较器进行校准；

根据所述第二统计结果对所述第二比较器进行校准；

重复执行上述步骤，直到当前循环次数达到预设循环次数。

2.根据权利要求1所述的校准方法，其特征在于，所述采集若干组输出编码包括：

采集第一比较器输出的第一温度计码作为所述输出编码的最高位数字编码，并采集第一比较器输出的第二温度计码和第二比较器输出的第三温度计码分别作为所述输出编码的次高位数字编码和第三位数字编码，得到一组输出编码；

重复采集，得到若干组输出编码。

3.根据权利要求1所述的校准方法，其特征在于，对所述输出编码的最高位数字编码进行统计计数得到第一统计结果包括：

分别统计所述最高位数字编码中的互补对称编码B₁＝1和B₁＝0出现的次数，得到第一统计结果N_B1＝1和N_B1＝0。

4.根据权利要求1所述的校准方法，其特征在于，根据所述第一统计结果对所述第一比较器进行校准包括：

根据所述第一统计结果计算第一差值；

将所述第一差值与预设第一误差容限进行比较，并根据比较结果对第一比较器进行校准。

5.根据权利要求4所述的校准方法，其特征在于，所述第一差值的计算公式为：

Q₁＝N_B1＝1-N_B1＝0；

其中，Q₁表示第一差值，N_B1＝1表示最高位数字编码B₁＝1出现的次数，N_B1＝0表示最高位数字编码B₁＝0出现的次数。

6.根据权利要求5所述的校准方法，其特征在于，将所述第一差值与预设第一误差容限进行比较，并根据比较结果对第一比较器进行校准包括：

若判断所述第一差值与所述预设第一误差容限满足-N_c1＜Q₁＜+N_c1时，则不进行校准；其中，N_c1＞0；

否则，产生第一校准补偿电压V_step1以对第一比较器进行校准；其中，若判断Q₁≤-N_c1，则产生+V_step1以对第一比较器进行校准，若判断Q₁≥+N_c1，则产生-V_step1以对第一比较器进行校准。

7.根据权利要求1所述的校准方法，其特征在于，对所述输出编码的高三位数字编码进行统计计数得到第二统计结果包括：

分别统计所述高三位数字编码中的互补对称编码B₁B₂B₃＝111和B₁B₂B₃＝000出现的次数，得到第二统计结果N_B1B2B3＝111和N_B1B2B3＝000。

8.根据权利要求1所述的校准方法，其特征在于，所述根据所述第二统计结果对第二比较器进行校准包括：

根据所述第二统计结果计算第二差值；所述第二差值的计算公式为：

Q₂＝N_B1B2B3＝111-N_B1B2B3＝000；

其中，Q₂表示第二差值，N_B1B2B3＝111表示高三位数字编码B₁B₂B₃＝111出现的次数，N_B1B2B3＝000表示高三位数字编码B₁B₂B₃＝000出现的次数；

将所述第二差值与预设第二误差容限进行比较，并根据比较结果对第二比较器进行校准。

9.根据权利要求8所述的校准方法，其特征在于，将所述第二差值与预设第二误差容限进行比较，并根据比较结果对第二比较器进行校准包括：

若判断所述第二差值与所述预设第二误差容限满足-N_c2＜Q₂＜+N_c2时，则不进行校准；其中，N_c2＞0；

否则，产生第二校准补偿电压V_step2以对第二比较器进行校准；其中，若判断Q₂≤-N_c2，则产生+V_step2以对第二比较器进行校准，若判断Q₂≥+N_c2，则产生-V_step2以对第二比较器进行校准。

10.一种基于统计的SAR ADC双比较器失调失配校准电路，其特征在于，包括：

数据采集单元，用于采集若干组输出编码；

第一计数器，连接所述数据采集单元，用于对所述输出编码的最高位数字编码进行统计计数得到第一统计结果；

第二计数器，连接所述数据采集单元，用于对所述输出编码的高三位数字编码进行统计计数得到第二统计结果；

校准逻辑控制单元，连接所述第一计数器和所述第二计数器，用于根据所述第一统计结果对所述第一比较器进行校准以及根据所述第二统计结果对所述第二比较器进行校准。

Images