TWI591969B - 數位類比轉換器之校正電路及校正方法 - Google Patents

數位類比轉換器之校正電路及校正方法 Download PDF

Info

Publication number
TWI591969B
TWI591969B TW105111729A TW105111729A TWI591969B TW I591969 B TWI591969 B TW I591969B TW 105111729 A TW105111729 A TW 105111729A TW 105111729 A TW105111729 A TW 105111729A TW I591969 B TWI591969 B TW I591969B
Authority
TW
Taiwan
Prior art keywords
potential
capacitor
output
digital
coupled
Prior art date
Application number
TW105111729A
Other languages
English (en)
Other versions
TW201810954A (zh
Inventor
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW105111729A priority Critical patent/TWI591969B/zh
Priority to US15/475,985 priority patent/US10069506B2/en
Application granted granted Critical
Publication of TWI591969B publication Critical patent/TWI591969B/zh
Publication of TW201810954A publication Critical patent/TW201810954A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

數位類比轉換器之校正電路及校正方法
本發明是關於數位類比轉換器(Digital-to-Analog Converter,DAC)之校正電路及校正方法，尤其是關於橋接式DAC(bridge DAC)之校正電路及校正方法。
圖1係習知連續逼近式(successive approximation)類比數位轉換器(Analog-to-Digital Converter,ADC)(以下簡稱SA ADC)的局部電路圖。該SA ADC藉由橋接式DAC 110的電容切換操作與比較器105的比較操作，使比較器105的兩個輸入端的電壓互相逼近，而在電壓互相逼近的過程中，耦接於比較器105輸出端的連續逼近暫存器(successive approximation register,SAR)(圖未示)，依據比較器105的輸出產生數位碼。最後等橋接式DAC 110的所有電容都切換完畢後(即所有電容耦接至適當的電壓)，此時連續逼近暫存器所產生的數位碼即是SA ADC的最後輸出值，也就是輸入訊號(由Vin及Vip所組成)經過類比數位轉換後的結果。
橋接式DAC 110包含兩個電容陣列，各自耦接比較器105的一個輸入端。每個電容陣列包含一個橋接電容(bridge capacitor)130或140。此說明書中定義橋接電容130或140的右側(即鄰近比較器105的一側)為電容陣列的最高有效位元(MSB)側，左側(即遠離比較器105的一側)為電容陣列的最低有效位元(LSB)側。以圖1中耦接比較器105之負端的電容陣列為例，其MSB側包含電容111、112、113，此三個電容的電容值分別為4C、2C、1C(C為正數)；其LSB側包含電容151、152、153、154、155，此五個電容的電容值分別為8C、4C、2C、1C、1C。電容111、112、113的一端耦接橋接電容130的其中一端，並且直接與比較器105耦接；相對的，電容151、152、153、154、155的一端則不直接與比較器105耦接，而是先耦接橋接電容130的另一端，再透過橋接電容130耦接比較器105。電容111、112、113、151、152、153、154、155非耦接橋接電容130的一端則分別透過開關SW耦接至地或參考電壓Vref。
理想上，對比較器105而言，LSB側的所有電容與橋接電容130或140的等效電容值，應實質上等於MSB側之最小電容的電容值。然而，因為橋接電容130或140的電容值不易做的精準(因為電容值為非整數)，加上電路中存在不可避免的寄生電容，使得橋接式DAC 110不理想，而導致SA ADC的操作產生錯誤。
文獻「Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC」(Yanfei Chen,et al.,"Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC," Custom Integrated Circuits Conference,2009.CICC '09. IEEE,pp.279-282,Sept.2009)提出一種校正橋接式DAC的方法。然而該文獻所提出的方法必須先對比較器的偏移進行校正，當比較器的偏移夠小時，其校正方法才可行。該文獻的缺點在於，除了校正比較器必須耗費額外的時間之外，實作上發現，即使當比較器的偏移已被校正，執行該文獻所提出的方法之後，橋接式DAC的表現仍然不佳。因此有必要提出更好的方法與電路來校正橋接式DAC。
鑑於先前技術之不足，本發明之一目的在於提供一種數位類比轉換器之校正電路及校正方法，以校正橋接式DAC。
本發明揭露一種數位類比轉換器之校正方法，該數位類比轉換器係用於一連續逼近式類比數位轉換器，該數位類比轉換器耦接該連續逼近式類比數位轉換器之一比較器，並且包含一第一電容、複數第二電容，及一橋接電容，該第一電容之一第一端點耦接該比較器之一第一輸入端及該橋接電容之一第一端點，該些第二電容之複數第一端點互相耦接並耦接該橋接電容之一第二端點，該方法包含：(a)使該比較器之一第二輸入端具有與該第一輸入端之電位相等的電位；(b)改變該第一電容之一第二端點的電位；(c)得到該連續逼近式類比數位轉換器之一第一輸出；(d)於得到該第一輸出後，使該比較器之該第二輸入端具有與該第一輸入端之電位相等的電位；(e)改變該些第二電容之複數第二端點的電位；(f)得到該連續逼近式類比數位轉換器之一第二輸出；以及(g)依據該第一輸出及該第二輸出校正該 數位類比轉換器。
本發明另揭露一種數位類比轉換器之校正電路，該數位類比轉換器係用於一連續逼近式類比數位轉換器，該數位類比轉換器耦接該連續逼近式類比數位轉換器之一比較器，並且包含一第一電容、複數第二電容，及一橋接電容，該第一電容之一第一端點耦接該比較器之一第一輸入端及該橋接電容之一第一端點，該些第二電容之複數第一端點互相耦接並耦接該橋接電容之一第二端點，該校正電路包含：一暫存器；以及一控制電路，耦接該數位類比轉換器及該暫存器，用來執行一校正程序，該校正程序包含以下步驟：(a)使該比較器之該第一輸入端及一第二輸入端等電位；(b)改變該第一電容之一第二端點的電位；(c)將該連續逼近式類比數位轉換器之一第一輸出儲存至該暫存器；(d)於得到該第一輸出後，使該比較器之該第一輸入端及該第二輸入端等電位；(e)改變該些第二電容之複數第二端點的電位；(f)將該連續逼近式類比數位轉換器之一第二輸出儲存至該暫存器；以及(g)依據該第一輸出及該第二輸出校正該數位類比轉換器。
本發明之數位類比轉換器之校正電路及校正方法以簡單的方式校正橋接式DAC。相較於習知的校正方法，本發明無須預先校正比較器的偏移，因此得以提高校正確準度及可實施性。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
105、205‧‧‧比較器
110、210‧‧‧橋接式DAC
130、140、430、440‧‧‧橋接電容
220‧‧‧連續逼近暫存器
230‧‧‧控制電路
250‧‧‧暫存器
260‧‧‧參考電壓產生單元
270‧‧‧開關
411、412、413、451、452、453、454、455‧‧‧電容
470、480‧‧‧補償電容
S310~S340‧‧‧步驟
〔圖1〕為習知SA ADC的局部電路圖；〔圖2〕為本發明之橋接式DAC的校正電路與SA ADC結合的功能方塊圖；〔圖3〕為本發明之橋接式DAC的校正方法的流程圖；〔圖4A〕~〔圖4F〕為橋接式DAC於本發明之校正過程中開關切換狀態的示意圖；以及〔圖5〕為本發明數位碼的差值與補償電容的檔位的關係圖。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含DAC之校正電路及校正方法，用以校正橋接式DAC。由於本發明之DAC之校正電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。此外，本發明之DAC之校正方法可以是軟體及/或韌體之形式，並且可藉由本發明之DAC之校正電路或其等效裝置來執行，在不影響該方法發明之充分揭露及可實施性的前提下，以下方法發明之說明將著重於步驟內容而非硬體。
圖2為本發明之橋接式DAC的校正電路與SA ADC結合的功能方塊圖。請一併參閱圖3，其係本發明之橋接式DAC的校 正方法的流程圖。校正開始前，控制電路230先使SA ADC不接收任何輸入訊號，並且決定對耦接比較器205之正端(即非反相輸入端)或負端(即反相輸入端)的電容陣列進行校正。以下以校正耦接比較器205之負端的電容陣列為例，說明本發明的橋接式DAC的校正機制。當對比較器205的負端的電容陣列進行校正時，正端之電容陣列的所有電容的非耦接橋接電容440的一端可選擇保持耦接至同一電位。
首先，控制電路230藉由控制訊號Rst控制開關270導通，以使比較器205的正端與負端的電位暫時保持相等(步驟S310)(如圖4A所示，開關270導通)。接者，控制電路230藉由控制訊號Csw控制開關SW3，使MSB側的最小電容413(如圖4A所示，電容411、412、413的電容值假設分別為4C、2C、1C)的非耦接橋接電容430的一端耦接第一電位(例如接地)，且藉由控制訊號Csw控制開關SW4~SW8，使LSB側的所有電容(電容451、452、453、454、455)的非耦接橋接電容430的一端耦接第二電位(例如晶片中的高電位VP)(步驟S312)。請注意，上述之第一電位與第二電位具有不相同之電位，以及在此步驟中，MSB側的其他電容(即電容411、412)可以耦接至第一電位或第二電位。
接下來，控制電路230先使比較器205的正端與負端的電位不再保持相等(亦即控制開關270不導通)(步驟S314，圖4B)，然後控制電路230再藉由控制訊號Csw將MSB側的最小電容(即電容413)所耦接的電位由第一電位改為第二電位(亦即藉由控制訊號Csw控制開關SW3切換，使電容413耦接至電壓VP)，此電位的變 化在比較器205的負端造成電位差ΔV1(步驟S316，圖4C)。接下來，在SA ADC的數個操作週期(由時脈訊號控制)中，連續逼進暫存器220依據比較器205的輸出產生數位碼Dn，控制電路230再依據數位碼Dn以決定開關SW4~SW8為導通或不導通(亦即決定電容451、452、453、454、455的耦接電位)(步驟S318)。更詳細地說，此過程即SA ADC的逼近過程，期間經歷N個操作週期(N為LSB側的電容個數，此例N=5)，每一個操作週期對應一次比較器205的比較操作，以及一次控制電路230的切換開關的操作(依序決定是否切換開關SW4~SW8)。當電容451、452、453、454、455的其中任一者由電壓VP切換至地，比較器205的負端的電位也會隨之下降。最後，待SA ADC達穩定狀態(亦即此5個操作週期結束，SA ADC已決定其輸出的數位碼的每一位元值)，控制電路230得到數位碼Dn1，並將數位碼Dn1儲存至暫存器250。此數位碼Dn1即是SA ADC對電位差ΔV1及比較器205的偏移之綜合結果(ΔV1+Voffset)量化後的數位值。請注意，在步驟S318的操作過程中，開關SW3受控制電路230控制保持耦接至電壓VP。
接下來，控制電路230藉由控制訊號Rst控制開關270導通，再次使比較器205的正端與負端的電位暫時保持相等(步驟S320)，然後控制電路230控制MSB側的最小電容413耦接第二電位，並控制LSB側的所有電容耦接第一電位(步驟S322，圖4D)。當電荷平衡後，控制電路230先使比較器205的正端與負端的電位不再保持相等(亦即控制開關270不導通)(步驟S324，圖4E)。接下 來，控制電路230再藉由控制訊號Csw將LSB側的所有電容所耦接的電位由第一電位改為第二電位(亦即藉由控制訊號Csw控制開關SW4~SW8全數切換，使電容451、452、453、454、455耦接至電壓VP)，此電位的變化在比較器205的負端造成電位差ΔV2(步驟S326，圖4F)。接下來，類似步驟S318，在SA ADC的數個操作週期中，連續逼進暫存器220依據比較器205的輸出產生數位碼Dn，控制電路230再依據數位碼Dn以決定開關SW4~SW8為導通或不導通(步驟S328)。最後，待SA ADC達穩定狀態(亦即經過N個操作週期，此例N=5)，控制電路230得到數位碼Dn2，並將數位碼Dn2儲存至暫存器250。此數位碼Dn2即是SA ADC對電位差ΔV2及比較器205的偏移之綜合結果(ΔV2+Voffset)量化後的數位值。請注意，在步驟S328的操作過程中，開關SW3受控制電路230控制保持耦接至電壓VP。
接下來，控制電路230比較數位碼Dn1及數位碼Dn2(步驟S330)。事實上，比較數位碼Dn1及數位碼Dn2即是將(ΔV1+Voffset)與(ΔV2+Voffset)進行比較。藉由比較數位碼Dn1與數位碼Dn2即可排除比較器205的偏移Voffset，因此本發明不需先對比較器205的偏移做補償。此外，藉由比較數位碼Dn1及數位碼Dn2即可得知LSB側的所有電容與橋接電容430所構成的電容組合，對比較器205而言是否具有理想的等效電容值(應與MSB側的最小電容的電容值相等)。控制電路230依據數位碼Dn1與數位碼Dn2的大小關係，產生補償電容調整訊號Cps以調大或調小補償電容470(步驟 S332或步驟S334)。
請注意，比較前應先定義數位碼的位元值(1/0)與開關SW1~SW8的切換狀態(亦即電容411~413、451~455的耦接電壓)的關係。假設數位碼的位元值1代表某個開關對(SWy,SWy')(此例中1y8)中的開關SWy耦接至地，而開關SWy'耦接至電壓VP，位元值0則相反。則當數位碼Dn1大於數位碼Dn2時，代表電位差ΔV1大於電位差ΔV2，亦即代表由比較器205所觀測到的LSB側的等效電容值過小，此時應該調低補償電容470的等效電容值(步驟S332)；相反的，當數位碼Dn1小於數位碼Dn2時，代表電位差ΔV1小於電位差ΔV2，亦即代表由比較器205所觀測到的LSB側的等效電容值過大，此時應該調高補償電容470的等效電容值(步驟S334)。
請注意，當數位碼的位元值有不同的定義，或是當本發明的校正裝置與校正方法應用於比較器205的正端時，兩個數位碼(Dn1、Dn2)之間的大小關係與補償電容的調整方式(調大或調小)，需做相對應的調整，此為本技術領域具有通常知識者依據上述揭露內容可加以實施變化，故不再贅述。再者，因為實際上前述的電位差ΔV1與電位差ΔV2係反應在LSB側的電容的耦接電位(亦即開關SW4~SW8的切換狀態)上，所以實作上步驟S330在比較數位碼Dn1及數位碼Dn2時，控制電路230可以只比較兩個數位碼的最低N位元即可。
步驟S332或步驟S334結束後，則重新執行步驟S310~步驟S330，以判斷補償電容470是否仍需調整。圖3的流程 執行多次後，可以得到數位碼的差值(Dn1-Dn2)與補償電容的檔位的關係圖，如圖5所示。圖中顯示補償電容470共有64個檔位，檔位愈高代表補償電容470的等效電容值愈大。可以發現，檔位49~55對應數位碼之差值(Dn1-Dn2)等於0，代表若將補償電容470的檔位設定為49~55的其中之一，即可有效地補償LSB側的電容，而完成橋接式DAC 210的校正。因此，當步驟S330判斷數位碼Dn1等於數位碼Dn2時，即可決定補償電容470的等效電容值，並結束橋接式DAC 210的校正(步驟S340)。
事實上，研究檔位區間49~55所對應之SA ADC的有效位數(effective number of bits,ENOB)可以發現，愈接近檔位區間49~55的中間值(本例為52)，SA ADC的有效位數愈高。也就是說，雖然在步驟S340中以任一對應於數位碼之差值(Dn1-Dn2)為0的檔位來決定補償電容470的等效電容值後，校正流程即可結束，但若是為了得到更佳的校正結果，可以執行更多次圖3的流程，以找出對應數位碼之差值(Dn1-Dn2)為0的補償電容470的所有檔位，最後再挑選此檔位區間的中間值來設定補償電容470最終的等效電容值，以得到更好的補償效果。
請注意，在步驟S318或步驟S328中，當數位碼Dn1或數位碼Dn2中對應橋接式DAC 210的LSB側的位元全部為0或全部為1(即，對圖4的例子而言，數位碼為xxx00000或xxx11111)時，代表比較器205的偏移Voffset過大，導致數位碼Dn1或數位碼Dn2無法真實反應電位差ΔV1或電位差ΔV2。此時以下的兩種方法可 以擇一進行：(1)重新進行校正，並在在步驟S312、S316、S322及S326中，將第一電位與第二電位互換；或是(2)使比較器205之正負端交換，亦即，若原本對比較器205的負端的電容陣列進行校正，則改為對其正端的電容陣列進行校正，並重新執行圖3的流程。
在一實施例中，補償電容470由複數電容與複數開關所組成，前述的各檔位對應不同的開關切換狀態，因此可對應不同的等效電容值。補償電容470的其中一種實施方式可參考文獻「Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC」，故不再贅述。
請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。再者，前揭實施例雖以SA ADC為例，然此並非對本發明之限制，本技術領域人士可依本發明之揭露適當地將本發明應用於其它類型的ADC。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
S310~S340‧‧‧步驟

Claims (10)

  1. 一種數位類比轉換器之校正方法，該數位類比轉換器係用於一連續逼近式類比數位轉換器，該數位類比轉換器耦接該連續逼近式類比數位轉換器之一比較器，並且包含一第一電容、複數第二電容，及一橋接電容，該第一電容之一第一端點直接耦接該比較器之一第一輸入端及該橋接電容之一第一端點，該些第二電容之複數第一端點互相耦接並耦接該橋接電容之一第二端點，該方法包含：(a)使該比較器之一第二輸入端具有與該第一輸入端之電位相等的電位；(b)改變該第一電容之一第二端點的電位；(c)得到該連續逼近式類比數位轉換器之一第一輸出；(d)於得到該第一輸出後，使該比較器之該第二輸入端具有與該第一輸入端之電位相等的電位；(e)改變該些第二電容之複數第二端點的電位；(f)得到該連續逼近式類比數位轉換器之一第二輸出；以及(g)依據該第一輸出及該第二輸出校正該數位類比轉換器。
  2. 如申請專利範圍第1項所述之校正方法，其中步驟(b)係將該第一電容之該第二端點由一第一電位切換至一第二電位，並且步驟(e)係將該些第二電容之該些第二端點的電位由該第一電位切換至該第二電位，該第一電位與該第二電位具有不相同之電位。
  3. 如申請專利範圍第2項所述之校正方法，更包含： (h)判斷該第一輸出或該第二輸出的較低的K位元是否全部相同，K為該些第二電容的個數；以及(i)當該第一輸出或該第二輸出的較低的K位元全部相同時，重新執行步驟(a)至步驟(g)；其中，重新執行步驟(b)時係將該第一電容之該第二端點由該第二電位切換至該第一電位，並且重新執行步驟(e)時係將該些第二電容之該些第二端點的電位由該第二電位切換至該第一電位。
  4. 如申請專利範圍第2項所述之校正方法，其中在步驟(a)中，該第一電容之該第二端點係耦接該第一電位，且該些第二電容之該些第二端點係耦接該第二電位，以及在步驟(d)中，該些第二電容之該些第二端點係耦接該第一電位，且該第一電容之該第二端點係耦接該第二電位。
  5. 如申請專利範圍第1項所述之校正方法，其中該第一輸出及該第二輸出係為一數位值，步驟(g)係將該第一輸出之較低的K位元與該第二輸出之較低的K位元進行比對，K為該些第二電容的個數。
  6. 如申請專利範圍第1項所述之校正方法，其中步驟(b)係在該比較器之該第一輸入端造成一第一電位差，步驟(e)係在該比較器之該第一輸入端造成一第二電位差，該數位類比轉換器更包含一補償電容，耦接該橋接電容之該第二端點，步驟(g)包含：當該第一輸出及該第二輸出指示該第二電位差大於該第一電位差 時，使該補償電容之等效電容值增大；以及當該第一輸出及該第二輸出指示該第二電位差小於該第一電位差時，使該補償電容之等效電容值減小。
  7. 如申請專利範圍第6項所述之校正方法，更包含：(h)重覆步驟(a)至步驟(g)，直到該第一輸出等於該第二輸出，以決定該補償電容的等效電容值。
  8. 如申請專利範圍第1項所述之校正方法，其中步驟(c)或步驟(f)包含：依據該連續逼近式類比數位轉換器之輸出，選擇性地改變該些第二電容之該些第二端點之耦接電壓；以及當該連續逼近式類比數位轉換器已決定其輸出的每一位元值時，以當時該連續逼近式類比數位轉換器之輸出作為該第一輸出或該第二輸出。
  9. 一種數位類比轉換器之校正電路，該數位類比轉換器係用於一連續逼近式類比數位轉換器，該數位類比轉換器耦接該連續逼近式類比數位轉換器之一比較器，並且包含一第一電容、複數第二電容，及一橋接電容，該第一電容之一第一端點直接耦接該比較器之一第一輸入端及該橋接電容之一第一端點，該些第二電容之複數第一端點互相耦接並耦接該橋接電容之一第二端點，該校正電路包含：一暫存器；以及一控制電路，耦接該數位類比轉換器及該暫存器，用來執行一校 正程序，該校正程序包含以下步驟：(a)使該比較器之該第一輸入端及一第二輸入端等電位；(b)改變該第一電容之一第二端點的電位；(c)將該連續逼近式類比數位轉換器之一第一輸出儲存至該暫存器；(d)於得到該第一輸出後，使該比較器之該第一輸入端及該第二輸入端等電位；(e)改變該些第二電容之複數第二端點的電位；(f)將該連續逼近式類比數位轉換器之一第二輸出儲存至該暫存器；以及(g)依據該第一輸出及該第二輸出校正該數位類比轉換器。
  10. 如申請專利範圍第9項所述之校正電路，其中在步驟(b)中，該控制電路係將該第一電容之該第二端點由一第一電位切換至一第二電位，並且在步驟(e)中，該控制電路係將該些第二電容之該些第二端點的電位由該第一電位切換至該第二電位，該第一電位與該第二電位具有不相同之電位。
TW105111729A 2016-04-15 2016-04-15 數位類比轉換器之校正電路及校正方法 TWI591969B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105111729A TWI591969B (zh) 2016-04-15 2016-04-15 數位類比轉換器之校正電路及校正方法
US15/475,985 US10069506B2 (en) 2016-04-15 2017-03-31 Calibration circuit and calibration method for DAC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105111729A TWI591969B (zh) 2016-04-15 2016-04-15 數位類比轉換器之校正電路及校正方法

Publications (2)

Publication Number Publication Date
TWI591969B true TWI591969B (zh) 2017-07-11
TW201810954A TW201810954A (zh) 2018-03-16

Family

ID=60040123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111729A TWI591969B (zh) 2016-04-15 2016-04-15 數位類比轉換器之校正電路及校正方法

Country Status (2)

Country Link
US (1) US10069506B2 (zh)
TW (1) TWI591969B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677195B (zh) * 2019-06-20 2019-11-11 瑞昱半導體股份有限公司 類比數位轉換器之校正電路及校正方法
CN111211785A (zh) * 2018-11-22 2020-05-29 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
CN113016141A (zh) * 2019-10-14 2021-06-22 深圳市汇顶科技股份有限公司 一种数字校准方法、装置及真随机数发生器电路
TWI734544B (zh) * 2020-03-25 2021-07-21 大陸商智原微電子（蘇州）有限公司 連續逼近暫存式類比數位轉換器與相關的控制方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019035593A (ja) * 2017-08-10 2019-03-07 ローム株式会社 センサ信号処理装置
US10720933B2 (en) * 2017-11-02 2020-07-21 Analog Devices, Inc. Comparator error suppression
CN108365847B (zh) * 2017-12-29 2020-09-01 北京智芯微电子科技有限公司 针对电荷型sar-adc寄生电容的校准方法
US10491233B1 (en) * 2018-05-31 2019-11-26 Shenzhen GOODIX Technology Co., Ltd. SAR ADC having accurate split capacitor
TWI666880B (zh) 2018-11-16 2019-07-21 瑞昱半導體股份有限公司 應用在數位類比轉換器的校正方法及相關的電路
CN113765518B (zh) * 2020-06-03 2022-07-08 杭州深谙微电子科技有限公司 一种模数转换器及其校准方法
TWI747422B (zh) * 2020-08-06 2021-11-21 財團法人成大研究發展基金會 循續漸近式類比至數位轉換器
CN114079465A (zh) * 2020-08-12 2022-02-22 财团法人成大研究发展基金会 循序渐进式模拟至数字转换器
TWI774493B (zh) * 2021-07-29 2022-08-11 新唐科技股份有限公司 可用於信號轉換器的控制電路與校正方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605741B2 (en) * 2005-12-08 2009-10-20 Analog Devices, Inc. Digitally corrected SAR converter including a correction DAC
JP5447011B2 (ja) * 2010-03-05 2014-03-19 富士通株式会社 Ａ／ｄ変換装置およびａ／ｄ変換方法
US8514114B2 (en) 2011-06-02 2013-08-20 Analog Devices, Inc. Measurement method and apparatus for ADC calibration
US8981973B2 (en) 2013-03-08 2015-03-17 Microchip Technology Incorporated Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9432037B2 (en) * 2014-11-05 2016-08-30 Samsung Electronics Co., Ltd Apparatus and method for analog-digital converting

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211785A (zh) * 2018-11-22 2020-05-29 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
CN111211785B (zh) * 2018-11-22 2023-04-07 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
TWI677195B (zh) * 2019-06-20 2019-11-11 瑞昱半導體股份有限公司 類比數位轉換器之校正電路及校正方法
CN113016141A (zh) * 2019-10-14 2021-06-22 深圳市汇顶科技股份有限公司 一种数字校准方法、装置及真随机数发生器电路
CN113016141B (zh) * 2019-10-14 2022-09-16 深圳市汇顶科技股份有限公司 一种数字校准方法、装置及真随机数发生器电路
TWI734544B (zh) * 2020-03-25 2021-07-21 大陸商智原微電子（蘇州）有限公司 連續逼近暫存式類比數位轉換器與相關的控制方法

Also Published As

Publication number Publication date
US20170302288A1 (en) 2017-10-19
US10069506B2 (en) 2018-09-04
TW201810954A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
TWI591969B (zh) 數位類比轉換器之校正電路及校正方法
TWI677195B (zh) 類比數位轉換器之校正電路及校正方法
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US8451151B2 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US8223044B2 (en) INL correction circuitry and method for SAR ADC
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
TWI382670B (zh) 逐漸逼近類比數位轉換器及其方法
CN110350918B (zh) 一种基于最小均方算法的数字后台校正方法
US20100109924A1 (en) Method and apparatus for digital error correction for binary successive approximation ADC
CN107306135B (zh) 数字模拟转换器的校正电路及校正方法
US10171097B1 (en) Correcting device of successive approximation analog-to-digital conversion
TW201924229A (zh) 用於使用經減小電容器陣列數位轉類比轉換（ｄａｃ）在連續近似暫存器（ｓａｒ）類比轉數位轉換器（ａｄｃ）中進行偏移校正之方法及設備
CN108123718B (zh) 固态成像器件
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
JP2003124809A (ja) 改良形スイッチトキャパシタにもとづく電荷再分布逐次近似型アナログ−ディジタル変換器（ａｄｃ）
CN106998206B (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
JP2000209093A (ja) 逐次比較型アナログ・ディジタル変換回路
KR101878593B1 (ko) 아날로그 디지털 변환기 및 그 동작 방법
TWI622273B (zh) 電荷再分配連續逼近式類比數位轉換器及其控制方法
US8717217B2 (en) Analog-to-digital converter and analog-to-digital conversion method using the same
TW202241067A (zh) 類比數位轉換器及其操作方法
TWI484761B (zh) 逐次逼近類比至數位轉換器及轉換方法
CN112152620B (zh) 模拟数字转换器的校正电路及校正方法
TWI763524B (zh) 類比數位轉換器之操作方法
TWI763525B (zh) 類比數位轉換器及其操作方法