CN113016141B - 一种数字校准方法、装置及真随机数发生器电路 - Google Patents

一种数字校准方法、装置及真随机数发生器电路 Download PDF

Info

Publication number
CN113016141B
CN113016141B CN201980002398.3A CN201980002398A CN113016141B CN 113016141 B CN113016141 B CN 113016141B CN 201980002398 A CN201980002398 A CN 201980002398A CN 113016141 B CN113016141 B CN 113016141B
Authority
CN
China
Prior art keywords
circuit
calibrated
calibration
value
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980002398.3A
Other languages
English (en)
Other versions
CN113016141A (zh
Inventor
苏源
方向
李铮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN113016141A publication Critical patent/CN113016141A/zh
Application granted granted Critical
Publication of CN113016141B publication Critical patent/CN113016141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种数字校准方法、装置及真随机数发生器电路，通过数字校准方法校准待校准电路的补偿，对待校准电路的输出进行多次采样检测，从而根据输出结果为目标结果的概率判断出当前的测试补偿校准码值是否能够使待校准电路满足指定的精度。通过对待校准电路的输出进行多次采样，使得选出的补偿校准码能够具有更高的准确性，能够解决对补偿进行校准的电路的校准精度较低的问题。

Description

一种数字校准方法、装置及真随机数发生器电路
【技术领域】
本申请涉及模数转换器技术领域，尤其涉及一种数字校准方法、装置及真随机数发生器电路。
【背景技术】
模数转换器(Analog-to-Digital Converter)是指将连续变化的模拟信号转换为离散的数字信号的器件，由于模数转换器会存在转换误差，导致输出的结果会存在误差，因此，需要对模数转换器的误差进行校准。其中，模数转换器的误差包括补偿参数(offset)，在使用ADC构成真随机数发生器(True Random Number Generator，简称TRNG)电路等应用场景中，对ADC的补偿参数进行校准是至关重要的，补偿参数的误差大小会对真随机数发生器电路输出的随机数的随机性产生非常重要的影响，目前针对ADC的补偿参数的校准电路的校准精度较低，因此，对补偿参数进行更准确的校准是目前亟需解决的问题。
【申请内容】
有鉴于此，本申请实施例提供了一种数字校准方法、装置及真随机数发生器电路，用以解决现有技术的对补偿进行校准的电路的校准精度较低的问题。
一方面，本申请实施例提供了一种数字校准方法，包括：在待校准电路处于校准模式的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值，其中，待校准电路为模数转换器中的比较器或运算放大器，其中，在待校准电路处于校准模式的情况下，待校准电路的正相输入端和反相输入端接入共模电压在运算放大器处于校准模式的情况下，运算放大器的正相输入端和反相输入端接入共模电压；将测试补偿校准码值输入待校准电路的补偿校准码输入端；针对待校准电路的输出采样指定次数；统计在指定次数内待校准电路的输出为目标结果的次数，得到第二数值；判断第二数值是否在第二区间内；如果判断结果为是，将测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码；如果判断结果为否，以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值，直至第二数值在第二区间。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，在以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值之前，该方法还包括：判断相邻两次测试得到的第二数值是否在第二区间的不同侧；如果判断结果为是，则以测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码；其中，如果判断结果为否，则以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，在校准模式是由目标信号触发的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值，包括：统计上电之后接收到目标信号的次数，得到第四数值；在第四数值不大于1的情况下，第一数值为预先指定的初始数值；在第四数值大于1的情况下，以预设顺序在第一区间内选取当前的补偿校准码对应的下一个数值作为本次测试的测试补偿校准码值。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，待校准电路为流水线型模数转换器电路中多个模数转换器之一的比较器或运算放大器，在流水线型模数转换器电路的校准模式使能端接收目标信号的情况下，流水线型模数转换器电路中的所有待校准电路同步进入待校准模式。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，在判断第二数值是否在第二区间内之前，该方法还包括：根据指定次数和预设误差确定第二区间的上限阈值和下限阈值。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，测试补偿校准码值包括多个校准位和一个符号标识位，多个校准位用于表示测试补偿校准码值的数值大小，符号标识位用于标记测试补偿校准码值的正负。
另一方面，本申请实施例提供了一种数字校准装置，包括：选取模块，用于在待校准电路处于校准模式的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值，其中，待校准电路为模数转换器中的比较器或运算放大器，其中，在待校准电路处于校准模式的情况下，待校准电路的正相输入端和反相输入端接入共模电压；输入模块，用于将测试补偿校准码值输入待校准电路的补偿校准码输入端；采样模块，用于针对待校准电路的输出采样指定次数；统计模块，用于统计在指定次数内待校准电路的输出为目标结果的次数，得到第二数值；判断模块，用于判断第二数值是否在第二区间内；逻辑模块，用于如果判断结果为是，将测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码；执行模块，用于如果判断结果为否，以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值，直至第二数值在第二区间。
再一方面，本申请实施例提供了一种真随机数发生器电路，包括：流水线型模数转换器电路，包括基于流水线型连接方式连接的多个模数转换器，每个模数转换器包括多个待校准电路，每个待校准电路为比较器或运算放大器；数字校准装置，与每个待校准电路相连接，用于针对每个待校准电路执行本申请的数字校准方法；输出电路，与多个模数转换器的输出相连接，用于基于多个模数转换器的输出信号输出真随机数。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，每个模数转换器还包括：第一校准逻辑电路，用于在校准模式使能端接收到目标信号的情况下，将每个运算放大器的正相输入端和反相输入端接入共模电压，以使每个运算放大器处于校准模式；第二校准逻辑电路，用于在校准模式使能端接收到目标信号的情况下，将每个比较器的正相输入端和反相输入端接入共模电压，以使每个比较器处于校准模式。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，数字校准装置包括：多个数字校准模块，分别与每个待校准电路一一对应相连，每个数字校准模块用于针对对应连接的待校准电路执行数字校准方法。
上述技术方案中的一个技术方案具有如下有益效果：
通过数字校准方法校准待校准电路的补偿，通过对待校准电路的输出进行多次采样检测，从而根据输出结果为目标结果的概率判断出当前的测试补偿校准码值是否能够使待校准电路满足指定的精度，通过对待校准电路的输出进行多次采样，使得选出的补偿校准码能够具有更高的准确性，解决了现有技术的对补偿进行校准的电路的校准精度较低的问题。
【附图说明】
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请实施例所提供的数字校准方法的一种可选的流程示意图；
图2至图4是本申请实施例所提供的数字校准方法的另一种可选的流程示意图；
图5是本申请实施例所提供的数字校准装置的一种可选的示例图；
图6至图7是本申请实施例所提供的真随机数发生器电路的一种可选的示例图。
【具体实施方式】
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述XXX，但这些XXX不应限于这些术语。这些术语仅用来将XXX彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一XXX也可以被称为第二XXX，类似地，第二XXX也可以被称为第一XXX。
取决于语境，如在此所使用的词语“如果”可以被解释成为“在......时”或“当......时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
实施例一
本申请实施例给出一种数字校准方法，用于校准待校准电路的补偿参数(需要说明的是，在本申请一些实施例中，或将补偿参数称为offset)，确定补偿校准码。待校准电路为比较器或运算放大器，对于这些增益电子器件，在增益前和增益后可能都会有一定的偏移，补偿参数相当于增益前的偏移，确定使待校准电路的误差最小的补偿参数相当于校准待校准电路的补偿参数。补偿校准码(值)是以数字信号的方式表示的补偿参数。请参考图1，其为本申请实施例所提供的数字校准方法的一种可选的流程示意图，如图1所示，该方法包括以下步骤：
步骤101，在待校准电路处于校准模式的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值：
其中，待校准电路为模数转换器中的比较器或运算放大器，在待校准电路处于校准模式的情况下，待校准电路的正相输入端和反相输入端接入共模电压。
可选的，测试补偿校准码值包括多个校准位和一个符号标识位，多个校准位用于表示测试补偿校准码值的数值大小，符号标识位用于标记测试补偿校准码值的正负。每个校准位和符号标识位为二进制。第一区间是预设的数值区间，例如，[-15，+15]，用二进制表示可以为[11111，01111]，其中，最高位用于表示符号的正负，0为正，1为负，后四位用于表示数值大小。
可选的，第一数值可以根据上电之后的校准次数来选取，在上电后第一次校准(上电校准)的情况下，第一数值可以选取默认的数值，例如0，在上电后多次校准(实时校准)的情况下，第一数值可以根据上一次处于校准模式状态下确定出的补偿校准码。
例如，在第一区间内选取第一数值作为本次测试的测试补偿校准码值的步骤的一种可选的实现方式为，统计上电之后接收到目标信号的次数，得到第四数值，在第四数值不大于1的情况下，第一数值为预先指定的初始数值；在第四数值大于1的情况下，以预设顺序在第一区间内选取当前的补偿校准码对应的下一个数值作为本次测试的测试补偿校准码值。
步骤102，将测试补偿校准码值输入待校准电路的补偿校准码输入端：
待校准电路包括补偿校准码输入端用于接收补偿校准码，补偿校准码是本实施例的执行方所输出的电流，补偿校准码通过电流的形式对待校准电路起补偿的作用，从而对待校准电路的输出产生影响，使得待校准电路在输入补偿校准码时输出的结果与未输入补偿校准码时的输出结果可能不相同。
步骤103，针对待校准电路的输出采样指定次数：
在处于校准模式的情况下，针对每一个测试补偿校准码值，对待校准电路的输出进行多次采样，以根据多次采样的结果判断当前的测试补偿校准码值是否能够使待校准电路的精度满足条件。
步骤104，统计在指定次数内待校准电路的输出为目标结果的次数，得到第二数值：
待校准电路为模数转换器中的比较器或运算放大器，在待校准电路处于校准模式的情况下，输出的数值为0和1的理论概率分别为0.5，也即，在理想情况下，采样N次的结果为0的次数为N/2，结果为1的次数为N/2。而由于电路中的器件存在失配和噪声等原因，会导致输出结果为目标结果(例如0)的次数与理想的次数(N/2)有偏差，因此，通过统计输出结果为目标结果的次数是否在一个指定的区间内，可以判断出当前的测试补偿校准码是否能够使待校准电路的精度达到预设的精度。
步骤105，判断第二数值是否在第二区间内：
第二区间为指定的区间，是预先指定并设置的一个数值范围，可选的，第二区间可以是根据采样的指定次数N、以及预先指定的误差次数M(预设误差)计算出的，例如，第二区间的范围为(N/2-M，N/2+M)。
步骤106，如果判断结果为是，将测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码：
如果第二数值在第二区间内，则说明本次测试所采用的测试补偿校准码值能够使待校准电路满足预设的精度，因此，将当前的测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码。
可选的，待校准电路可以是流水线型模数转换器电路中多个模数转换器之一的比较器或运算放大器，在流水线型模数转换器电路的校准模式使能端接收目标信号的情况下，流水线型模数转换器电路中的所有待校准电路同步进入待校准模式，可以同步启动对每个待校准电路执行步骤101～步骤107，直至每个待校准电路确定出处于工作模式下的补偿校准码。
步骤107，如果判断结果为否，以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值，直至第二数值在第二区间。
也即，如果测试得到的输出结果(第二数值)不在第二区间内，则以预设顺序在第一区间内选取另一个数值(也即第三数值)，将第三数值作为测试补偿校准码值，进行下一次的测试，直至测试得到的输出结果(第二数值)在第二区间内。
预设顺序可以是步进的，如数值加1或减1。例如，在上电之后，初始的测试补偿校准码值取0，此后在第二数值不在第二区间的情况下，默认对补偿校准码值加1，直至第一区间的上限+15，反向从0开始减1，直至第一区间的下限-15。可选的，在确定出补偿校准码之后，除了对补偿校准码进行存储之外，可以对当前的预设顺序的步进方向进行存储，在下一次处于校准模式(实时校准)时，根据最后存储的步进方向确定预设顺序的步进方向。
可选的，由于第一区间内的数值是不连续的，因此，可能会出现无法使第二数值迭代进入第二区间内。其中，如果相邻的两个数值作为测试补偿校准码值，得到的第二数值落在第二区间的两侧(不同侧)，则说明第二数值无法进一步收敛在第二区间内，需要停止对补偿校准码的测试，跳出测试的循环。例如，在第一数值为2和3时，第二数值分别为420和580，相邻两个测试补偿校准码值所得到的测试结果分别落在第二区间[450，550]的两侧(指定次数为1000，指定误差次数为50)，第二数值无法进一步收敛，因此，此时可以采用当前的测试补偿校准码值作为工作模式下待校准电路的补偿校准码，停止对补偿校准码进行测试。
本实施例提供的数字校准方法可以利用VHDL进行编程，基于本实施例提供的数字校准方法，提供一种可选的数字校准方法的代码逻辑如图2～图4所示：
(1)信号en_cali是用于使待校准电路进入校准模式的目标信号，信号en_cali的上升沿会触发校准使能，使待校准电路进入校准模式，也即，待校准电路的正相输入端和反相输入端接入共模电压。变量rising_edge_num为针对信号en_cali记录的上升沿次数，根据rising_edge_num数值的不同，会触发后续不同的动作。当rising_edge_num等于0(上电后未进入过校准模式)时，变量offset_tune_data等于0，变量offset_tune_data是反馈给待校准电路的offset输入端的校准码值，本申请实施例提供的数字校准方法至少通过变量offset_tune_data(也即校准码值)与模拟域(也即电路结构)进行交互。在本实施例中，offset_tune_data可以被设计为5比特bit的二进制数值，也即，offset_tune_data的最大值为15。当rising_edge_num等于1时，相当于上电后的第一次校准，将offset_tune_data复位至0，且将信号offset_algsel(是外部控制信号，该外部控制信号用于选择校准算法)赋值给变量comp_algsel(校准算法的选择)；当rising_edge_num大于1(也即，上电后非首次校准)时，仅执行将信号offset_algsel赋值给变量comp_algsel。
(2)当外部信号offset_tune_data_multi(校准码值的选取方式)等于1时，offset_tune_data会选取上轮校准最终确定的校准码值作为本次校准码的初始值，尤其适用于实时校准，可以更快的收敛；当offset_tune_data_multi不等于1时，offset_tune_data会被复位，选取复位值0作为本轮校准码的初始值。
(3)当变量offset_tune_data大于等于16(也即，二进制为10000，需要说明的是，本实施例中，变量offset_tune_data的首位用于表示补进待校准电路的offset的正负，1为正，0为负，后四位为补偿数值的绝对值)时，赋值变量offset_positive_flag等于1(变量offset_positive_flag用于表示补进待校准电路的offset的正负，1为正，0为负)；当offset_tune_data小于16时，offset_positive_flag等于0(向待校准电路输入的offset为负)。
(4)进行初始化赋值并确定计算公式：①确定校准码值的中间变量offset_cnt的计算公式为：公式为offset_cnt＝01111&&offset_tune_data；②确定每一轮(也即，在待校准电路保持接收相同的校准码值信号的情况下)多次统计“0”次数的可变上限值和下限值的计算公式：由统计每轮计算“0”总次数得到的变量offset_cal_acc_cycle和预先配置的变量offset_converg_range(用于表示每轮计算“0”次数的可变区间，相当于对待校准电路的输出结果的误差进行预先配置)，计算得到变量offset_high_limit(用于表示每轮统计“0”次数的上限值)和变量offset_low_limit(用于每轮统计“0”次数的下限值)，计算公式分别为：offset_high_limit＝offset_cal_acc_cycle/2+offset_converg_range，offset_low_limit＝offset_cal_acc_cycle/2-offset_converg_range；③赋值用于表示以何种算法收敛的变量offset_finish_algnormal_mid的初始值为0；④赋值用于表示校准结束信号的中间变量offset_done_mid(的初始值为0；⑤赋值用于表示校准码值调节方向的变量adjust_direction_flag的初始值为0。
(5)在赋值和确定公式之后，开启多轮校准结果的测试，在每一轮测试中，待校准电路的offset校准码输入端保持输入相同的校准码值，在每一轮测试中，多次检测待校准电路的输出，待校准电路的输出可能是0或1。具体而言，在程序中，开启变量comp_cal_loop_i(用于表述校准轮数的变量)的for循环，由1开始步进至预先配置的数值offset_cal_loop，每次步进数值加1。在每轮校准中，会测试多次并统计“0”出现的次数。具体的，在每轮校准中，先执行变量复位，将待校准电路输出结果出现0的次数变量offset_zero_cnt复位至0，将变量offset_tune_data赋值给中间变量offset_tune_data_pre(用于保存本轮校准所采用的校准码值)；然后进入另一个for循环：采样循环，对待校准电路的输出采样，用于表示采样次数的变量point由1步进至offset_cal_acc_cycle，每次步进数值加1，每次采样结果为0时，变量offset_zero_cnt的次数加1，这样，在采样循环结束后，变量offset_zero_cnt为本轮校准中采样结果为“0”的次数。其中，采样循环的触发可以由模拟域的时钟信号输出端作为触发信号，例如，由时钟上升沿触发采样。
(6)在本轮采样结束后，如果变量offset_zero_cnt处在区间[offset_low_limit，offset_high_limit]时，说明测试结果在允许的误差范围内，执行以下赋值：赋值变量offset_done_mid等于1且变量offset_finish_algnormal_mid等于2；当offset_zero_cnt大于offset_high_limit时，进入如图3所示的Zone_A处理模块，以利用Zone_A处理模块的处理方式改变输入至待校准电路的校准码值，进行下一轮测试；当offset_zero_cnt小于offset_low_limit时，进入如图4所示的Zone_B处理模块，以利用Zone_B处理模块的处理方式改变输入至待校准电路的校准码值，进行下一轮测试。
(7)Zone_A模块(如图3所示)的流程如下：判断变量offset_positive_flag是否等于0，当变量offset_positive_flag不等于0时，赋值offset_positive_flag等于1且offset_cnt在原来基础上加1，继续判断offset_cnt值，当offset_cnt大于等于15时，offset_cnt被赋值为15，执行步骤A：判断校准轮数的变量comp_cal_loop_i是否等于1且校准码值调节方向的变量adjust_direction_flag是否等于0，当offset_cnt小于15时，执行步骤A；当offset_positive_flag等于0时，继续判断offset_cnt值，如果offset_cnt等于0，则赋值offset_positive_flag等于0，并将offset_cnt在原来基础上减1，进而执行步骤A，如果判断出offset_cnt等于0，则赋值offset_positive_flag等于1，offset_cnt保持不变，然后执行步骤A。当“comp_cal_loop_i不等于1且adjust_direction_flag等于0”成立时，判断comp_algsel是否等于1，当comp_algsel等于1时，赋值adjust_direction_flag等于1，赋值offset_finish_algnormal_mid等于1，赋值offset_done_mid等于1，当comp_algsel不等于1时，赋值adjust_direction_flag等于1，赋值offset_finish_algnormal_mid等于0，赋值offset_done_mid等于0；如果判断出“comp_cal_loop_i不等于1且adjust_direction_flag等于0”不成立，则赋值adjust_direction_flag等于1，赋值offset_finish_algnormal_mid等于0，赋值offset_done_mid等于0。
(8)Zone_B模块(如图4所示)的流程如下：当offset_positive_flag等于0时，offset_positive_flag等于0且offset_cnt在原来基础上加1，继续判断offset_cnt值，当offset_cnt大于等于15时，offset_cnt被赋值为15，当offset_cnt小于15时，直接进入comp_cal_loop_i及adjust_direction_flag的判断；当offset_positive_flag不等于0时，继续判断offset_cnt值，当offset_cnt不等于0时，offset_positive_flag等于1且offset_cnt在原来基础上减1，当offset_cnt等于0时，offset_positive_flag等于0且offset_cnt保持不变，然后进入comp_cal_loop_i及adjust_direction_flag的判断。当“comp_cal_loop_i不等于1且adjust_direction_flag等于1”成立时，进入comp_algsel判断：
当comp_algsel等于1时，adjust_direction_flag等于0，offset_finish_algnormal_mid等于1，offset_done_mid等于1；
当comp_algsel不等于1时，adjust_direction_flag等于0，offset_finish_algnormal_mid等于0，offset_done_mid等于0；
当“comp_cal_loop_i不等于1且adjust_direction_flag等于1”不成立时，adjust_direction_flag等于0，offset_finish_algnormal_mid等于0，offset_done_mid等于0。
(9)当offset_finish_algnormal_mid不等于1时，offset_tune_data、offset_cal_loop_use、offset_zero_cnt、offset_finish_algnormal、offset_done分别按照如下赋值公式进行刷新：
offset_tune_data＝offset_positive_flag*16+offset_cnt；
offset_cal_loop_use＝comp_cal_loop_i；
offset_zero_cnt＝offset_zero_cnt；
offset_finish_algnormal＝offset_finish_algnormal_mid；
offset_done＝offset_done_mid。
在刷新赋值公式之后，继续判断offset_finish_algnormal_mid值：
当offset_finish_algnormal_mid不等于2时，校准继续，进入到下一轮校准；
当offset_finish_algnormal_mid等于2时，校准结束，跳出循环；
当offset_finish_algnormal_mid等于l时，offset_tune_data、offset_cal_loop_use、offset_zero_cnt、offset_finish_algnormal、offset_done分别按照如下赋值公式进行刷新：
offset_tune_data＝offset_tune_data_pre；
offset_cal_loop_use＝comp_cal_loop_i；
offset_zero_cnt＝offset_zero_cnt；
offset_done＝offset_done_mid；
offset_finish_algnormal＝offset_finish_algnormal_mid。(需要说明的是，offset_tune_data的赋值公式，在offset_finish_algnormal_mid等于1时与offset_finish_algnormal_mid不等于1时是不同的)，校准结束，跳出循环。
本实施例提供的数字校准方法通过数字校准方法校准待校准电路的补偿，通过对每一个测试补偿校准码值进行多次采样检测输出，从而根据输出结果为目标结果的概率判断出当前的测试补偿校准码值是否能够使待校准电路满足指定的精度，通过对每个测试校准码进行多次采样，使得选出的补偿校准码能够具有更高的准确性，解决了现有技术的对补偿进行校准的电路的校准精度较低的问题。
需要说明的是，本申请实施例中所涉及的终端可以包括但不限于个人计算机(Personal Computer，PC)、个人数字助理(Personal Digital Assistant，PDA)、无线手持设备、平板电脑(Tablet Computer)、手机、MP3播放器、MP4播放器等。
可以理解的是，所述应用可以是安装在终端上的应用程序(nativeApp)，或者还可以是终端上的浏览器的一个网页程序(webApp)，本申请实施例对此不进行限定。
实施例二
本申请实施例进一步给出实现上述方法实施例中各步骤及方法的装置实施例。需要说明的是，上述方法实施例的执行主体可以为本申请实施例所提供的数字校准装置，该装置可以位于本地终端的应用，或者还可以为位于本地终端的应用中的插件或软件开发工具包(Software Development Kit，SDK)等功能单元，本申请实施例对此不进行特别限定。
请参考图5，其为本申请实施例所提供的数字校准装置的功能方块图。如图5所示，该装置包括：选取模块，输入模块，采样模块，统计模块，判断模块，逻辑模块和执行模块。
其中，选取模块，用于在待校准电路处于校准模式的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值，其中，待校准电路为模数转换器中的比较器或运算放大器，其中，在待校准电路处于校准模式的情况下，待校准电路的正相输入端和反相输入端接入共模电压；输入模块，用于将测试补偿校准码值输入待校准电路的补偿校准码输入端；采样模块，用于针对待校准电路的输出采样指定次数；统计模块，用于统计在指定次数内待校准电路的输出为目标结果的次数，得到第二数值；判断模块，用于判断第二数值是否在第二区间内；逻辑模块，用于如果判断结果为是，将测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码；执行模块，用于如果判断结果为否，以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值，直至第二数值在第二区间。
可选的，判断模块还用于在以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值之前，判断相邻两次测试得到的第二数值是否在第二区间的不同侧；其中，如果判断结果为是，则以测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码，如果判断结果为否，则以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值。
可选的，在校准模式是由目标信号触发的情况下，逻辑模块还用于：统计上电之后接收到目标信号的次数，得到第四数值；在第四数值不大于1的情况下，第一数值为预先指定的初始数值；在第四数值大于1的情况下，以预设顺序在第一区间内选取当前的补偿校准码对应的下一个数值作为本次测试的测试补偿校准码值。
可选的，待校准电路为流水线型模数转换器电路中多个模数转换器之一的比较器或运算放大器，在流水线型模数转换器电路的校准模式使能端接收目标信号的情况下，流水线型模数转换器电路中的所有待校准电路同步进入待校准模式。
可选的，该装置还包括：确定模块，用于在判断第二数值是否在第二区间内之前，根据指定次数和预设误差确定第二区间的上限阈值和下限阈值。
可选的，测试补偿校准码值包括多个校准位和一个符号标识位，多个校准位用于表示测试补偿校准码值的数值大小，符号标识位用于标记测试补偿校准码值的正负。
由于本实施例中的各模块能够执行图1所示的方法，本实施例未详细描述的部分，可参考对图1的相关说明。
本申请实施例的技术方案具有以下有益效果：
通过对每一个测试补偿校准码值进行多次采样检测输出，从而根据输出结果为目标结果的概率判断出当前的测试补偿校准码值是否能够使待校准电路满足指定的精度，通过对每个测试校准码进行多次采样，使得选出的补偿校准码能够具有更高的准确性，解决了现有技术的对补偿进行校准的电路的校准精度较低的问题。
实施例三
本申请实施例给出一种真随机数发生器电路，请参考图6，其为本申请实施例所提供的真随机数发生器电路的一种可选的示例图，如图6所示，该真随机数发生器电路包括流水线型模数转换器电路(包括四级级联的模数转换器11、模数转换器12、模数转换器13、模数转换器14)，数字校准装置20和输出电路30。其中，流水线型模数转换器电路中四级级联的模数转换器可以是1.5b/级模数转换器。
如图6所示，四个模数转换器基于流水线型连接方式连接，每个模数转换器的输入引脚VIP和VIN分别接另一个模数转换器的输出引脚VOP和VON。模数转换器11～14是相同型号的，以模数转换器11为例说明，引脚VREFP、VREFN、VREFH、VCM、VREFL分别接信号VREFP、VREFN、VREFH、VCM、VREFL，引脚CKS、CKH、CKCMP、CKCMPB、ENCALI、PD分别接信号CKH、CKS、CKCMP、CKCMPB、ENCALI、PD；模数转换器11、模数转换器12、模数转换器13、模数转换器14的引脚CMPCALI＜9：0＞(其中＜9：0＞表示该引脚是0～9共10比特的信号，下同)分别接信号Offset_tune_data_cmp＜39：30＞、Offset_tune_data_cmp＜29：20＞、Offset_tune_data_cmp＜19：10＞、Offset_tune_data_cmo＜9：0＞，模数转换器11、模数转换器12、模数转换器13、模数转换器14的引脚OTACALI＜4：0＞分别接信号Offset_tune_data_ota＜19：15＞、Offset_tune_data_ota＜14：10＞、Offset_tune_data_ota＜9：5＞、Offset_tune_data_ota＜4：0＞，模数转换器12、模数转换器13、模数转换器14的输出端D＜1：0＞分别与输出电路30输入引脚DA＜1：0＞、DB＜1：0＞、DC＜1：0＞、DD＜1：0＞连接。数字校准装置20的引脚CMPCALI＜39：0＞与四个模数转换器的引脚CMPCALI＜9：0＞连接，数字校准装置20的引脚OTACALI＜19：0＞与四个模数转换器的引脚OTACALI＜4：0＞连接。输出电路30的输出引脚DO的输出信号为DOUT。数字校准装置20的时钟信号引脚CKCALI连接延时电路42，进而连接延时电路41，进而连接输出电路30的时钟信号引脚CKD。数字校准装置20的引脚ENCALI的上升沿触发对每个模数转换器的输出信号的采集。数字校准装置20的引脚DCALI＜7：0＞连接模数转换器12、模数转换器13、模数转换器14的输出端D＜1：0＞，数字校准装置20的引脚VOP＜3：0＞连接模数转换器12、模数转换器13、模数转换器14的输出引脚VOP。需要说明的是，图6中存在标记相同的引脚和信号，电路内部的标记为引脚，带有箭头的数据线为信号，箭头方向表示信号方向。
数字校准装置与每个待校准电路相连接，用于针对每个待校准电路执行实施例一提供的数字校准方法，可选的，数字校准方法包括如下步骤：
步骤11，在待校准电路处于校准模式的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值，其中，待校准电路为模数转换器中的比较器或运算放大器，其中，在比较器处于校准模式的情况下，比较器的正相输入端和反相输入端接入相同电压源，在运算放大器处于校准模式的情况下，运算放大器的正相输入端和反相输入端共模连接；
步骤12，将测试补偿校准码值输入待校准电路的补偿校准码输入端；
步骤13，针对待校准电路的输出采样指定次数；
步骤14，统计在指定次数内待校准电路的输出为目标结果的次数，得到第二数值；
步骤15，判断第二数值是否在第二区间内；
步骤16，如果判断结果为是，将测试补偿校准码值作为待校准电路在处于工作模式下的补偿校准码；
步骤17，如果判断结果为否，以预设顺序在第一区间内选取第三数值作为下一次测试的测试补偿校准码值，直至第二数值在第二区间。
输出电路与多个模数转换器的输出相连接，用于基于多个模数转换器的输出信号输出真随机数。
可选的，每个1.5b/级模数转换器的内部电路示意图可以如图7所示，模数转换器包括两个比较器COMP1和COMP2、两个RS锁存器RS-LATCH1和RS-LATCH2、两个参考电压选择器MUX1和MUX2、运算放大器OTA和校准逻辑电路CALI_LOGIC，因此，每个1.5b/级模数转换器包括三个待校准电路：两个比较器和一个运算放大器。
针对本实施例提供的真随机数发生器，进行补偿校准的过程需要模拟域和数字域的交互配合：CALI_LOGIC在模拟域实现(利用模拟电路实现在信号EN_CALI为不同电平时，使得比较器处于不同的模式，其原理为通过异或门电路的组合，使得EN_CALI为不同电平时，信号VREFH和VREFL和引脚VREFH和VREFL的连接方式不同)，数字校准方法在数字域实现。
(1)当EN_CALI等于0，电路进入正常工作模式：
此时P端比较器的VREFP和VREFN分别接VREFH和VREFL，N端比较器的VREFP和VREFN分别接VREFL和VREFH，差分输入VIP、VIN和VREFH、VREFL断开，意味着比较器处于正常工作状态。
此时时钟CKH_M、CKS_M和CKS2_M分别接到CKH、CKS和CKS，意味着运放接成闭环的架构，处于正常工作状态。
(2)当EN_CALI等于1，电路进入校准模式：
此时P端比较器的VREFP和VREFN分别接VREFH和VREFL，N端比较器的VREFP和VREFN分别接VREFH和VREFL，差分输入VIP和VIN分别被短接至VREFH和VREFL，意味着比较器的输入信号被短接至参考电压，比较器的补偿会从比较结果的翻转沿位置体现出来。数字域电路会按照校准算法，经过反复迭代，给模拟域提供校准码值，从而减小该补偿。
此时时钟CKH_M、CKS_M和CKS2_M分别接到0、0和1，意味着运放的差分输入被一直短接至共模VCM，且运放接成了开环的架构，运放的补偿会被开环增益放大，使得运放输出一端拉至接近高电平，一端拉至接近低电平。数字域电路会按照校准算法，经过反复迭代，给模拟域提供校准码值，从而减小该补偿。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机装置(可以是个人计算机，服务器，或者网络装置等)或处理器(Processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种数字校准方法，其特征在于，所述方法包括：
在待校准电路处于校准模式的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值，其中，所述待校准电路为模数转换器中的比较器或运算放大器，其中，在所述待校准电路处于所述校准模式的情况下，所述待校准电路的正相输入端和反相输入端接入共模电压；
将所述测试补偿校准码值输入所述待校准电路的补偿校准码输入端；
针对所述待校准电路的输出采样指定次数；
统计在所述指定次数内所述待校准电路的输出为目标结果的次数，得到第二数值；
判断所述第二数值是否在第二区间内；
如果判断结果为是，将所述测试补偿校准码值作为所述待校准电路在处于工作模式下的补偿校准码；
如果判断结果为否，以预设顺序在所述第一区间内选取第三数值作为下一次测试的所述测试补偿校准码值，直至所述第二数值在所述第二区间。
2.根据权利要求1所述的方法，其特征在于，在以预设顺序在所述第一区间内选取第三数值作为下一次测试的测试补偿校准码值之前，所述方法还包括：
判断相邻两次测试得到的所述第二数值是否在所述第二区间的不同侧；
如果判断结果为是，则以前次的测试补偿校准码值作为所述待校准电路在处于所述工作模式下的补偿校准码；
其中，如果判断结果为否，则以所述预设顺序在所述第一区间内选取所述第三数值作为下一次测试的所述测试补偿校准码值。
3.根据权利要求1所述的方法，其特征在于，在所述校准模式是由目标信号触发的情况下，所述在第一区间内选取第一数值作为本次测试的测试补偿校准码值，包括：
统计上电之后接收到所述目标信号的次数，得到第四数值；
在所述第四数值不大于1的情况下，所述第一数值为预先指定的初始数值；
在所述第四数值大于1的情况下，以所述预设顺序在所述第一区间内选取当前的补偿校准码对应的下一个数值作为所述本次测试的测试补偿校准码值。
4.根据权利要求3所述的方法，其特征在于，所述待校准电路为流水线型模数转换器电路中多个模数转换器之一的比较器或运算放大器，在所述流水线型模数转换器电路的校准模式使能端接收所述目标信号的情况下，所述流水线型模数转换器电路中的所有待校准电路同步进入待校准模式。
5.根据权利要求1所述的方法，其特征在于，在判断所述第二数值是否在第二区间内之前，所述方法还包括：
根据所述指定次数和预设误差确定所述第二区间的上限阈值和下限阈值。
6.根据权利要求1所述的方法，其特征在于，所述测试补偿校准码值包括多个校准位和一个符号标识位，所述多个校准位用于表示所述测试补偿校准码值的数值大小，所述符号标识位用于标记所述测试补偿校准码值的正负。
7.一种数字校准装置，其特征在于，所述装置包括：
选取模块，用于在待校准电路处于校准模式的情况下，在第一区间内选取第一数值作为本次测试的测试补偿校准码值，其中，所述待校准电路为模数转换器中的比较器或运算放大器，其中，在所述待校准电路处于所述校准模式的情况下，所述待校准电路的正相输入端和反相输入端接入共模电压；
输入模块，用于将所述测试补偿校准码值输入所述待校准电路的补偿校准码输入端；
采样模块，用于针对所述待校准电路的输出采样指定次数；
统计模块，用于统计在所述指定次数内所述待校准电路的输出为目标结果的次数，得到第二数值；
判断模块，用于判断所述第二数值是否在第二区间内；
逻辑模块，用于如果判断结果为是，将所述测试补偿校准码值作为所述待校准电路在处于工作模式下的补偿校准码；
执行模块，用于如果判断结果为否，以预设顺序在所述第一区间内选取第三数值作为下一次测试的所述测试补偿校准码值，直至所述第二数值在所述第二区间。
8.一种真随机数发生器电路，其特征在于，所述真随机数发生器电路包括：
流水线型模数转换器电路，包括基于流水线型连接方式连接的多个模数转换器，每个所述模数转换器包括多个待校准电路，每个所述待校准电路为比较器或运算放大器；
数字校准装置，与所述每个所述待校准电路相连接，用于针对每个所述待校准电路执行权利要求1至6任一项所述的数字校准方法；
输出电路，与所述多个模数转换器的输出相连接，用于基于所述多个模数转换器的输出信号输出真随机数。
9.根据权利要求8所述的真随机数发生器电路，其特征在于，每个所述模数转换器还包括：
第一校准逻辑电路，用于在校准模式使能端接收到目标信号的情况下，将每个所述运算放大器的正相输入端和反相输入端接入共模电压，以使每个所述运算放大器处于校准模式；
第二校准逻辑电路，用于在所述校准模式使能端接收到所述目标信号的情况下，将每个所述比较器的正相输入端和反相输入端接入共模电压，以使每个所述比较器处于所述校准模式。
10.根据权利要求9所述的真随机数发生器电路，其特征在于，所述数字校准装置包括：
多个数字校准模块，分别与每个所述待校准电路一一对应相连，每个所述数字校准模块用于针对对应连接的待校准电路执行所述数字校准方法。
CN201980002398.3A 2019-10-14 2019-10-14 一种数字校准方法、装置及真随机数发生器电路 Active CN113016141B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/111051 WO2021072598A1 (zh) 2019-10-14 2019-10-14 一种数字校准方法、装置及真随机数发生器电路

Publications (2)

Publication Number Publication Date
CN113016141A CN113016141A (zh) 2021-06-22
CN113016141B true CN113016141B (zh) 2022-09-16

Family

ID=75537399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002398.3A Active CN113016141B (zh) 2019-10-14 2019-10-14 一种数字校准方法、装置及真随机数发生器电路

Country Status (4)

Country Link
US (1) US11128309B2 (zh)
EP (1) EP3836404B1 (zh)
CN (1) CN113016141B (zh)
WO (1) WO2021072598A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117738975B (zh) * 2024-02-06 2024-04-26 中科云谷科技有限公司 用于电磁阀的标定方法、标定装置及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473836A1 (en) * 2003-03-20 2004-11-03 Acacia Semiconductor, Lda. Digital-domain self-calibration and built-in self-testing techniques for high-speed integrated A/D converters using white gaussian noise
CN101277113A (zh) * 2007-03-22 2008-10-01 科技资产股份有限公司 模数转换
US8031092B1 (en) * 2009-01-16 2011-10-04 President And Fellows Of Harvard College Dual-mode based digital background calibration of pipelined ADCs for gain variations and device mismatches
EP2966780A1 (en) * 2014-07-07 2016-01-13 STMicroelectronics International N.V. Analog-to-digital converter offset cancellation
TWI591969B (zh) * 2016-04-15 2017-07-11 瑞昱半導體股份有限公司 數位類比轉換器之校正電路及校正方法
CN110149117A (zh) * 2019-07-05 2019-08-20 成都博思微科技有限公司 一种自校准比较器失调电压消除电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714886B2 (en) * 2002-02-13 2004-03-30 Eric C. Sung System and method of DC calibration of amplifiers
US7456621B2 (en) * 2005-05-06 2008-11-25 Silicon Laboratories Inc. Digital controller based power factor correction circuit
US8368570B2 (en) * 2011-01-31 2013-02-05 SK Hynix Inc. Method and system for calibrating column parallel ADCs
US8766832B1 (en) * 2012-11-05 2014-07-01 Xilinx, Inc. Background calibration scheme for analog-to-digital converters
CN104317552B (zh) 2014-11-06 2018-04-13 合肥濯新光电科技有限公司 真随机数发生器及方法、真随机数密钥加密系统及方法
US9525428B2 (en) * 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
CN104461457B (zh) * 2014-12-30 2017-04-19 成都三零嘉微电子有限公司 一种真随机数发生器及其失调补偿控制方法
CN106155628B (zh) 2015-04-01 2018-12-28 北京南瑞智芯微电子科技有限公司 一种混沌随机数发生器及发生方法
CN107797789A (zh) 2017-11-11 2018-03-13 北京中电华大电子设计有限责任公司 一种可以消除失调的比较相等电阻热噪声的真随机数发生器电路
US10090848B1 (en) * 2018-01-14 2018-10-02 Shenzhen GOODIX Technology Co., Ltd. Data converters systematic error calibration using on chip generated precise reference signal
CN110138384B (zh) * 2018-02-08 2022-09-16 瑞昱半导体股份有限公司 连续逼近式模拟数字转换器的校正电路与校正方法
CN208999990U (zh) 2018-11-30 2019-06-18 紫光同芯微电子有限公司 真随机数发生器
CN110061743B (zh) * 2019-04-17 2021-01-22 中国电子科技集团公司第二十四研究所 一种流水线模数转换器前台数字校准的误差提取方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473836A1 (en) * 2003-03-20 2004-11-03 Acacia Semiconductor, Lda. Digital-domain self-calibration and built-in self-testing techniques for high-speed integrated A/D converters using white gaussian noise
CN101277113A (zh) * 2007-03-22 2008-10-01 科技资产股份有限公司 模数转换
US8031092B1 (en) * 2009-01-16 2011-10-04 President And Fellows Of Harvard College Dual-mode based digital background calibration of pipelined ADCs for gain variations and device mismatches
EP2966780A1 (en) * 2014-07-07 2016-01-13 STMicroelectronics International N.V. Analog-to-digital converter offset cancellation
TWI591969B (zh) * 2016-04-15 2017-07-11 瑞昱半導體股份有限公司 數位類比轉換器之校正電路及校正方法
CN110149117A (zh) * 2019-07-05 2019-08-20 成都博思微科技有限公司 一种自校准比较器失调电压消除电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"12位逐次逼近模数转换器关键设计技术研究";居水荣等;《电子器件》;20151020;正文第1022-1030页 *

Also Published As

Publication number Publication date
US20210167788A1 (en) 2021-06-03
EP3836404A4 (en) 2022-01-12
EP3836404A1 (en) 2021-06-16
WO2021072598A1 (zh) 2021-04-22
US11128309B2 (en) 2021-09-21
CN113016141A (zh) 2021-06-22
EP3836404B1 (en) 2022-12-07

Similar Documents

Publication Publication Date Title
US9124291B2 (en) Method and system for asynchronous successive approximation analog-to-digital convertor (ADC) architecture
CN105450229B (zh) 具有可配置阈值的异步低功率模数转换器电路
US9432046B1 (en) Successive approximation analog-to-digital converter
US8988268B2 (en) Analog-digital converter and analog-digital conversion method
US9054732B2 (en) SAR analog-to-digital conversion method and SAR analog-to-digital conversion circuit
KR20170036387A (ko) 축차 근사 레지스터 아날로그 디지털 변환기와 이를 포함하는 반도체 장치
US8912942B2 (en) Successive-approximation-register analog-to-digital converter (SAR ADC) and method thereof
US10355684B2 (en) Calculation code generation circuit and digital correction circuit including the same
US20190097645A1 (en) Analog to digital conversion apparatus and analog to digital converter calibration method of the same
CN111628775B (zh) 基于多数表决的比较器失调校准装置和校准方法
CN113016141B (zh) 一种数字校准方法、装置及真随机数发生器电路
JP2011223404A (ja) アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置
CN110401444B (zh) 异步时钟adc电路的亚稳态的检测消除电路
JP2010278952A (ja) 逐次比較型ａｄ変換回路及び半導体集積回路
JP2017055276A (ja) Ａｄ変換回路、パイプラインａｄ変換器、及び無線通信装置
EP3493406B1 (en) Method and apparatus for preventing inherent error propagation of successive approximation register analog-to-digital converter through digital correction
US10587279B1 (en) Digital to analog converter device and calibration method
US8779954B2 (en) AD (analog-to-digital) conversion circuit, micro-controller, and method of adjusting sampling time
JP6478896B2 (ja) 増幅回路、パイプラインａｄｃ、及び無線通信装置
TWI407702B (zh) 次區間的類比數位轉換裝置及其方法
US7541954B2 (en) Touch control apparatus and analog-to-digital converting apparatus and method thereof
Park et al. A 10-bit 20-MS/s Asynchronous SAR ADC with Meta-stability Detector using Replica Comparators
KR20130109281A (ko) 아날로그-디지털 변환 회로와 이를 포함하는 적산 회로
US10873337B2 (en) Electronic circuit including pipeline converting circuit
CN110166050B (zh) 数字背景式校正电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant