CN104461457B - 一种真随机数发生器及其失调补偿控制方法 - Google Patents

Abstract

本发明提供了一种真随机数发生器及其失调补偿控制方法。第一D触发器和计数器构成第一级失调补偿控制电路；第一级失调补偿控制电路与数模转换器DAC和基准电压源相配合完成一阶失调补偿控制；剩下的所有所述D触发器、与非门、非门和或门构成第二级失调补偿控制电路；第二级失调补偿控制电路与所述电荷泵及一阶失调补偿控制电路完成二阶失调补偿控制。能够消除采用该原理的真随机数发生器进入非正常工作点的弊病，并通过第二级补偿控制电路对比较器基准电压的实时修正，显著提高动态比较器输出随机数的频数指标，进而提高整个电路输出随机数的质量。

Description

一种真随机数发生器及其失调补偿控制方法

技术领域

本发明涉及一种集成电路领域的真随机数发生器及其失调补偿控制方法，特别是涉及一种适用于噪声直接放大原理真随机数发生器的真随机数发生器及其失调补偿控制方法。

背景技术

真随机数产生电路是许多信息安全系统和片上安全系统的重要组成部分。噪声直接放大原理真随机数发生器对电阻白噪声进行放大，然后将放大后的噪声波形和一固定参考电平进行周期性的比较，从而得到只和电阻白噪声有关的随机数，此随机数通过线性反馈移位寄存器（LFSR）的处理后，输出系统需要的真随机数。

噪声直接放大原理真随机数产生电路的基本拓扑结构如图1所示。其中AMP为放大器，电阻上的白噪声通过AMP进行放大，放大后的电阻白噪声和固定电平通过比较器COMP进行电压比较并经过CLK时钟采样后，得到一个只和电阻白噪声有关的随机数，此随机数经过LFSR处理后作为最终输出随机数。

采用图1基本结构的噪声直接放大原理真随机数电路，由于噪声放大器工作在开环状态，无法保证比较器COMP的工作点处于放大后的电阻白噪声电压波动范围的中间，这将导致比较器输出随机数的‘0’和‘1’分布不平衡，即随机数的频数指标远远偏离0.5。在极端情况下，比较器COMP的工作点处于放大后的电阻白噪声电压波动范围之外，导致比较器无法输出随机数。

发明内容

本发明要解决的技术问题是提供一种能够增强噪声直接放大原理真随机数发生器鲁棒性和输出数据随机性的真随机数发生器及其失调补偿控制方法。

本发明采用的技术方案如下：一种真随机数发生器，包括噪声电阻、噪声放大器AMP、动态比较器COMP、CLK时钟端和线性反馈移位寄存器LFSR，其特征在于，所述噪声电阻包括第一噪声电阻和第二噪声电阻，分别与噪声放大器AMP的正负极输入端相连，各自产生的白噪声叠加后作为噪声放大器AMP的输入信号；还包括失调补偿控制电路、数模转换器DAC和基准电压源；所述基准电压源的输出电压端分别与第一噪声电阻和动态比较器COMP的输入负极相连，为第一噪声电阻提供初始电压，为动态比较器COMP提供参考基准电压VREF；所述基准电压源又通过数模转换器DAC与第二噪声电阻相连，数模转换器DAC将参考基准电压VREF箝位后选择输出电压到第二噪声电阻；所述数模转换器DAC的输出电压选控端与所述失调补偿控制电路相连；所述CLK时钟端与失调补偿控制电路相连，为失调补偿控制电路提供与动态比较器COMP一致的时钟信号；所述失调补偿控制电路又与动态比较器COMP输出端相连，根据动态比较器COMP输出端的输出信号，为数模转换器DAC提供输出电压选控信号。

作为优选，所述失调补偿控制电路包括第一D触发器和使能端与第一D触发器的Q′端相连的N位计数器，其中N=3,5,7…；所述第一D触发器的D触发端与VDD相连，CLK输入端与动态比较器COMP的输出端相连；所述N位计数器的CLK输入端与所述CLK时钟端相连，输出端与数模转换器DAC的输出电压选控信号输入端相连；

所述数模转换器DAC包括与所述N位计数器相配合的多路选择器，所述多路选择器接收所述失调补偿控制电路的电压输出选择控制信号；还包括实现对输入基准电压VREF的箝位的负反馈电路，为多路选择器提供经过箝位的N路输入电压。

作为优选，所述负反馈电路包括基准电压放大器AMP及栅极与其输出端相连的第一NMOS管；还包括与第一NMOS管源极相连的分压电阻串，所述分压电阻包括从N+1到1 共N+1个电阻，所述基准电压放大器AMP的输入负极连接于第(N+3)/2个电阻和第(N+1)/2个电阻之间；产生从高到低等压值的，与所述N位计数器相配合的N个电压VREF[N-1︰0]，其中VREF[(N-1)/2]的电压值和基准电压VREF电压值相等。

作为优选，还包括二级失调补偿控制电路，包括电荷泵，连接于基准电压源的基准电压VREF输出端和动态比较器COMP的输入负极之间，根据控制信号对基准电压VREF进行调整后输出到动态比较器COMP的输入负极；所述电荷泵又与所述失调补偿控制电路相连，所述失调补偿控制电路根据动态比较器COMP输出端的输出信号，为电荷泵提供二阶失调补偿控制电路电路切换控制信号CS_SWITCH、充电时序控制信号UP和放电时序控制信号DOWN。

作为优选，所述失调补偿控制电路还包括CLR端彼此相连的第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器和第七D触发器；还包括第一非门、第二非门、第三非门、第四非门、第五非门、第一与非门、第二与非门、第三与非门、充电时序控制信号UP输出或门和放电时序控制信号DOWN输出或门；所述第一非门的输入端分别与所述第一D触发器的Q′端、第二D触发器的CLR端和放电时序控制信号DOWN输出或门的第一输入端相连；所述第一非门的输出端分别与电荷泵电路切换控制信号CS_SWITCH输入端和充电时序控制信号UP输出或门的第一输入端相连；所述第二D触发器的D触发端与动态比较器COMP的输出端相连，CLK输入端与第二非门的输出端相连，Q′端与所述所有或门的第二输入端相连；

所述充电时序控制信号UP输出或门包括第一UP或门、第二UP或门和第三UP或门；所述放电时序控制信号DOWN输出或门包括第一DOWN或门、第二DOWN或门和第三DOWN或门；所述CLK时钟端又分别与第三到第七触发器的CLK输入端相连；所述第三D触发器的D触发端与第一与非门的输出端相连，Q端分别与第三UP或门的第三输入端、第五非门输入端、第一与非门的第一输入端、第二非门的输入端和第四D触发器的D触发端相连；所述第四D触发器的Q端分别与第一与非门的第二输入端和第五D触发器的D触发端相连；所述第五D触发器的Q端分别与第一与非门的第三输入端、第二与非门的第一输入端和第六D触发器的D触发端相连；所述第六D触发器的Q端分别与第一与非门的第四输入端、第三与非门的第一输入端、第二与非门的第二输入端和第七触发器的D触发端相连；所述第七D触发器的Q端与第三与非门的第二输入端相连；所述第二与非门的输出端分别与第三非门的输入端和第一DOWN或门的第三输入端相连；所述第三与非门的输出端分别与第三非门的输入端和第二UP或门的第三输入端相连；所述第三非门的输出端与第一UP或门的第三输入端相连；所述第四非门的输出端与第二DOWN或门的第三输入端相连；所述第五非门的输出端与第三DOWN或门的第三输入端相连。

作为优选，所述电荷泵包括第一PMOS管、UP充电电路和DOWN放电电路；所述第一PMOS管的栅极连接电路切换控制信号CS_SWITCH输入端，源极连接基准电压VREF，漏极连接于充电电路和放电电路之间，并分别与电荷泵的充放电电容的一端和输出端相连。

作为优选，所述UP充电电路包括依次串联的第二PMOS管、第三PMOS管和第四PMOS管；所述DOWN放电电路包括依次串联的第二NMOS管、第三NMOS管和第四NMOS管；所述第二PMOS管的源极与VDD相连，栅极与第三UP或门的输出端相连；所述第三PMOS管的栅极与第二UP或门的输出端相连；所述第四PMOS管的栅极与第一UP或门的输出端相连，漏极与第四NMOS管的漏极相连；所述第二NMOS管的栅极与第三DOWN或门的输出端相连，源极分别与地和充放电电容的另一端相连；所述第三NMOS管的栅极与第二DOWN或门的输出端相连；所述第四NMOS管的栅极与第一DOWN或门的输出端相连。

作为优选，所述计数器为31位环形计数器。

基于上述真随机数发生器的失调补偿控制方法，具体方法为：所述第一D触发器和计数器构成第一级失调补偿控制电路；第一级失调补偿控制电路与数模转换器DAC和基准电压源相配合完成一阶失调补偿控制；剩下的所有所述D触发器、与非门、非门和或门构成第二级失调补偿控制电路；第二级失调补偿控制电路与所述电荷泵及一阶失调补偿控制电路完成二阶失调补偿控制；

当第一D触发器检测到动态比较器COMP400输出的第一个从低到高的跳变时，所述计数器使能端被置成低电平，并在电路重新上电前保持低电平不变；所述使能端变为低电平后，计数器将此时的计数结果锁定，第一级失调补偿电路工作完成；第二级失调补偿控制电路在第一级失调补偿完成后开始工作，首先通过CS_SWITCH控制信号切断电荷泵和基准电压源之间的连接，然后每隔n个时钟周期，第二级失调补偿控制电路检测一次动态比较器COMP的输出电平；当第二级失调补偿控制电路检测到的动态比较器COMP输出电平为高时，通过充电时序控制信号UP端口控制电荷泵完成一次充电过程，反之通过放电时序控制信号DOWN端口控制电荷泵完成一次放电过程；所述n=5,6,7…。

作为优选，所述n=5。

与现有技术相比，本发明的有益效果是：能够消除采用该原理的真随机数发生器进入非正常工作点的弊病，并通过第二级补偿控制电路对比较器基准电压的实时修正，显著提高动态比较器输出随机数的频数指标，进而提高整个电路输出随机数的质量。

附图说明

图1为本发明其中现有技术其中一实施例的电路结构原理示意图。

图2为本发明所示实施例中的电路结构原理示意图。

图3为图2所示实施例中失调补偿控制电路的电路结构原理示意图。

图4为图2所示实施例中数模转换器DAC的电路结构原理示意图。

图5为图2所示实施例中电荷泵的电路结构原理示意图。

图6为图2所示实施例中电荷泵充电时序和放电时序示意图。

图7为图2所示实施例中上电后动态比较器输入和输出端的电压波形图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

如图2所示的真随机数发生器，包括噪声电阻100、噪声放大器AMP 300、动态比较器COMP 400、CLK时钟端和线性反馈移位寄存器LFSR 800，所述噪声电阻100包括第一噪声电阻110和第二噪声电阻111，分别与噪声放大器AMP 300的正负极输入端相连，各自产生的白噪声叠加后作为噪声放大器AMP 300的输入信号；还包括失调补偿控制电路500、数模转换器DAC 600和基准电压源200；所述基准电压源200的输出电压端分别与第一噪声电阻110和动态比较器COMP 400的输入负极相连，为第一噪声电阻提供初始电压，为动态比较器COMP 400提供参考基准电压VREF；所述基准电压源200又通过数模转换器DAC 600与第二噪声电阻111相连，数模转换器DAC 600将参考基准电压VREF箝位后选择输出电压到第二噪声电阻111；所述数模转换器DAC 600的输出电压选控端与所述失调补偿控制电路500相连；所述CLK时钟端与失调补偿控制电路500相连，为失调补偿控制电路500提供与动态比较器COMP 400一致的时钟信号；所述失调补偿控制电路500又与动态比较器COMP 400输出端相连，根据动态比较器COMP 400输出端的输出信号，为数模转换器DAC 600提供输出电压选控信号。

该控制电路可根据比较器的输出结果，动态的调整噪声直接放大原理真随机数发生器中DAC和电荷泵的输出电压，能够消除采用该原理的真随机数发生器进入非正常工作点的弊病，并通过第二级补偿控制电路对比较器基准电压的实时修正，显著提高动态比较器输出随机数的频数指标，进而提高整个电路输出随机数的质量。

如图3所示，所述失调补偿控制电路500包括第一D触发器520和使能端与第一D触发器520的Q′端相连的N位计数器510，其中N=3,5,7…（在本具体实施例中，所述N位计数器位31位环形计数器）；所述第一D触发器520的D触发端与VDD相连，CLK输入端与动态比较器COMP 400的输出端相连；所述N位计数器510的CLK输入端与所述CLK时钟端相连，输出端与数模转换器DAC 600的输出电压选控信号输入端相连。

如图4所示，所述数模转换器DAC 600包括与所述N位计数器510相配合的多路选择器620，所述多路选择器620接收所述失调补偿控制电路500的电压输出选择控制信号；还包括实现对输入基准电压VREF的箝位的负反馈电路，为多路选择器提供经过箝位的N路输入电压。

第一D触发器520产生第一级补偿控制电路的使能信号Stage1_En，31位环形计数器实现第一级失调补偿控制功能。当电路上电时，Stage1_En被初始化高电平，31位环形计数器从0开始计数，计数结果DAC_CTRL[30:0]用于控制数模转换器DAC 600的输出电压，计数结果每改变一次，数模转换器DAC 600的输出电压从低到高改变一个刻度。

如图4所示，在本具体实施例中，所述负反馈电路包括基准电压放大器AMP 610及栅极与其输出端相连的第一NMOS管641；还包括与第一NMOS管641源极相连的分压电阻串630，所述分压电阻包括从31到0共32个电阻，所述基准电压放大器AMP 610的输入负极连接于第17个电阻和第16个电阻之间；产生从高到低等压值的，与所述31位环形计数器相配合的31个电压VREF[30︰0]，其中VREF[15]的电压值和基准电压VREF电压值相等。31选1多路选择器620根据控制信号DAC_CTRL[30:0]的值，选择VREF[30:0]中的一个电压值输出。当第一D触发器520检测到动态比较器COMP 400输出的第一个从低到高的跳变时，Stage1_En被置成低电平，并在电路重新上电前保持低电平不变。Stage1_En变为低电平后，31位环形计数器将此时的计数结果锁定，第一级失调补偿电路工作完成。

在本具体实施例中，所述第一D触发器和计数器构成第一级失调补偿控制电路；第一级失调补偿控制电路与数模转换器DAC和基准电压源相配合完成一阶失调补偿控制；剩下的所有所述D触发器、与非门、非门和或门构成第二级失调补偿控制电路；第二级失调补偿控制电路与所述电荷泵及一阶失调补偿控制电路完成二阶失调补偿控制。

如图2所示，还包括二级失调补偿控制电路，包括电荷泵700，连接于基准电压源200的基准电压VREF输出端和动态比较器COMP 400的输入负极402之间，根据控制信号对基准电压VREF进行调整后输出到动态比较器COMP 400的输入负极402；所述电荷泵700又与所述失调补偿控制电路500相连，所述失调补偿控制电路500根据动态比较器COMP 400输出端410的输出信号，为电荷泵提供二阶失调补偿控制电路电路切换控制信号CS_SWITCH、充电时序控制信号UP和放电时序控制信号DOWN。

如图3所示，所述失调补偿控制电路500还包括CLR端彼此相连的第二D触发器537、第三D触发器531、第四D触发器532、第五D触发器533、第六D触发器534和第七D触发器535；还包括第一非门538、第二非门536、第三非门542、第四非门543、第五非门544、第一与非门530、第二与非门540、第三与非门541、充电时序控制信号UP输出或门和放电时序控制信号DOWN输出或门；所述第一非门538的输入端分别与所述第一D触发器520的Q′端、第二D触发器537的CLR端和放电时序控制信号DOWN输出或门的第一输入端相连；所述第一非门538的输出端分别与电荷泵700电路切换控制信号CS_SWITCH输入端和充电时序控制信号UP输出或门的第一输入端相连；所述第二D触发器537的D触发端与动态比较器COMP 400的输出端410相连，CLK输入端与第二非门536的输出端相连，Q′端与所述所有或门的第二输入端相连。

如图3所示，所述充电时序控制信号UP输出或门包括第一UP或门550、第二UP或门552和第三UP或门554；所述放电时序控制信号DOWN输出或门包括第一DOWN或门551、第二DOWN或门553和第三DOWN或门555；所述CLK时钟端又分别与第三到第七触发器的CLK输入端相连；所述第三D触发器531的D触发端与第一与非门530的输出端相连，Q端分别与第三UP或门554的第三输入端、第五非门554输入端、第一与非门530的第一输入端、第二非门536的输入端和第四D触发器532的D触发端相连；所述第四D触发器532的Q端分别与第一与非门530的第二输入端和第五D触发器533的D触发端相连；所述第五D触发器533的Q端分别与第一与非门530的第三输入端、第二与非门540的第一输入端和第六D触发器534的D触发端相连；所述第六D触发器534的Q端分别与第一与非门530的第四输入端、第三与非门541的第一输入端、第二与非门540的第二输入端和第七触发器535的D触发端相连；所述第七D触发器535的Q端与第三与非门541的第二输入端相连；所述第二与非门540的输出端分别与第三非门542的输入端和第一DOWN或门551的第三输入端相连；所述第三与非门541的输出端分别与第三非门543的输入端和第二UP或门552的第三输入端相连；所述第三非门542的输出端与第一UP或门550的第三输入端相连；所述第四非门534的输出端与第二DOWN或门553的第三输入端相连；所述第五非门544的输出端与第三DOWN或门555的第三输入端相连。

如图5所示，所述电荷泵700包括第一PMOS管710、UP充电电路和DOWN放电电路；所述第一PMOS管710的栅极连接电路切换控制信号CS_SWITCH输入端，源极连接基准电压VREF，漏极连接于充电电路和放电电路之间，并分别与电荷泵400的充放电电容720的一端和输出端OUT相连。

在本具体实施例中，电荷泵700根据二阶失调补偿控制电路500给出的控制信号，动态调整输出电压，更进一步使得动态比较器COMP 400的负端402电压始终位于其正端401电压变化范围的中间电平；线性反馈移位寄存器LFSR 800对动态比较器COMP 400的输出结果进行后处理，并输出最终的真随机数序列。

如图5所示，所述UP充电电路包括依次串联的第二PMOS管711、第三PMOS管712和第四PMOS管713；所述DOWN放电电路包括依次串联的第二NMOS管716、第三NMOS管715和第四NMOS管714；所述第二PMOS管711的源极与VDD相连，栅极与第三UP或门554的输出端相连；所述第三PMOS管712的栅极与第二UP或门552的输出端相连；所述第四PMOS管713的栅极与第一UP或门550的输出端相连，漏极与第四NMOS管714的漏极相连；所述第二NMOS管716的栅极与第三DOWN或门555的输出端相连，源极分别与地和充放电电容720的另一端相连；所述第三NMOS管715的栅极与第二DOWN或门553的输出端相连；所述第四NMOS管714的栅极与第一DOWN或门551的输出端相连。

第二级失调补偿控制电路在第一级失调补偿完成后开始工作，首先通过CS_SWITCH控制信号切断电荷泵700和基准电压源200之间的连接，然后每隔n（所述n=5,6,7…在本具体实施例中为5）个时钟周期，第二级失调补偿控制电路检测一次动态比较器400的输出电平。当第二级失调补偿控制电路检测到的动态比较器400输出电平为高时，通过UP[2:0]端口控制电荷泵700完成一次充电过程，反之通过DOWN[2:0]端口控制电荷泵700完成一次放电过程。在经过一定的时钟周期后，动态比较器COMP 400的负端电压将保持在其正端电压变化范围的中间电平，此时动态比较器COMP 400输出的随机0、1电平的概率将趋近一致。

CS_SWITCH被二阶失调补偿控制电路500初始化低电平，此时PMOS管710导通，电容720被充电到和基准电压相同的电平。当第一级补偿控制电路完成工作，第二级补偿控制电路开始工作后，CS_SWITCH被置为高电平，PMOS管710关断，此时电容720上的电压由PMOS管711、712、713和NMOS管714、715、716组成的充放电电路决定。UP[2:0]和DOWN[2:0]分别控制电容的充电时序和放电时序。

如图6所示的电荷泵充电时序和放电时序的示意图，从S0状态到S4状态构成一次完成充（放）电过程，一次充（放）电需5个时钟周期。

如图7所示，电路上电后，二阶失调补偿控制电路对电路失调进行补偿时，比较器的正端输入401、负端输入402和比较器输出410的电压波形图。

本发明中提出的二阶失调补偿控制电路，能够最终使用于比较的参考电压稳定在放大后的电阻白噪声电压波动范围的中间，不仅能够确保电路能够正常输出随机数，且能够保证最终输出的随机数频数趋于0.5。

Claims (10)

1.一种真随机数发生器，包括噪声电阻、噪声放大器AMP、动态比较器COMP、CLK时钟端和线性反馈移位寄存器LFSR，其特征在于，所述噪声电阻包括第一噪声电阻和第二噪声电阻，分别与噪声放大器AMP的正负极输入端相连，各自产生的白噪声叠加后作为噪声放大器AMP的输入信号；还包括失调补偿控制电路、数模转换器DAC和基准电压源；所述基准电压源的输出电压端分别与第一噪声电阻和动态比较器COMP的输入负极相连，为第一噪声电阻提供初始电压，为动态比较器COMP提供参考基准电压VREF；所述基准电压源又通过数模转换器DAC与第二噪声电阻相连，数模转换器DAC将参考基准电压VREF箝位后选择输出电压到第二噪声电阻；所述数模转换器DAC的输出电压选控端与所述失调补偿控制电路相连；所述CLK时钟端与失调补偿控制电路相连，为失调补偿控制电路提供与动态比较器COMP一致的时钟信号；所述失调补偿控制电路又与动态比较器COMP输出端相连，根据动态比较器COMP输出端的输出信号，为数模转换器DAC提供输出电压选控信号。

2.根据权利要求1所述的真随机数发生器，其特征在于，所述失调补偿控制电路包括第一D触发器和使能端与第一D触发器的Q′端相连的N位计数器，其中N=3,5,7…；所述第一D触发器的D触发端与VDD相连，CLK输入端与动态比较器COMP的输出端相连；所述N位计数器的CLK输入端与所述CLK时钟端相连，输出端与数模转换器DAC的输出电压选控信号输入端相连；

所述数模转换器DAC包括与所述N位计数器相配合的多路选择器，所述多路选择器接收所述失调补偿控制电路的电压输出选择控制信号；还包括实现对输入基准电压VREF的箝位的负反馈电路，为多路选择器提供经过箝位的N路输入电压。

3.根据权利要求2所述的真随机数发生器，其特征在于，所述负反馈电路包括基准电压放大器AMP及栅极与其输出端相连的第一NMOS管；还包括与第一NMOS管源极相连的分压电阻串，所述分压电阻包括从N+1到1 共N+1个电阻，所述基准电压放大器AMP的输入负极连接于第(N+3)/2个电阻和第(N+1)/2个电阻之间；产生从高到低等压差值的，与所述N位计数器相配合的N个电压VREF[N-1︰0]，其中VREF[(N-1)/2]的电压值和基准电压VREF电压值相等。

4.根据权利要求2或3所述的真随机数发生器，其特征在于，还包括二级失调补偿控制电路，包括电荷泵，连接于基准电压源的基准电压VREF输出端和动态比较器COMP的输入负极之间，根据控制信号对基准电压VREF进行调整后输出到动态比较器COMP的输入负极；所述电荷泵又与所述失调补偿控制电路相连，所述失调补偿控制电路根据动态比较器COMP输出端的输出信号，为电荷泵提供二阶失调补偿控制电路电路切换控制信号CS_SWITCH、充电时序控制信号UP和放电时序控制信号DOWN。

5.根据权利要求4所述的真随机数发生器，其特征在于，所述失调补偿控制电路还包括CLR端彼此相连的第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器和第七D触发器；还包括第一非门、第二非门、第三非门、第四非门、第五非门、第一与非门、第二与非门、第三与非门、充电时序控制信号UP输出或门和放电时序控制信号DOWN输出或门；所述第一非门的输入端分别与所述第一D触发器的Q′端、第二D触发器的CLR端和放电时序控制信号DOWN输出或门的第一输入端相连；所述第一非门的输出端分别与电荷泵电路切换控制信号CS_SWITCH输入端和充电时序控制信号UP输出或门的第一输入端相连；所述第二D触发器的D触发端与动态比较器COMP的输出端相连，CLK输入端与第二非门的输出端相连，Q′端与所述所有或门的第二输入端相连；

所述充电时序控制信号UP输出或门包括第一UP或门、第二UP或门和第三UP或门；所述放电时序控制信号DOWN输出或门包括第一DOWN或门、第二DOWN或门和第三DOWN或门；所述CLK时钟端又分别与第三到第七触发器的CLK输入端相连；所述第三D触发器的D触发端与第一与非门的输出端相连，Q端分别与第三UP或门的第三输入端、第五非门输入端、第一与非门的第一输入端、第二非门的输入端和第四D触发器的D触发端相连；所述第四D触发器的Q端分别与第一与非门的第二输入端和第五D触发器的D触发端相连；所述第五D触发器的Q端分别与第一与非门的第三输入端、第二与非门的第一输入端和第六D触发器的D触发端相连；所述第六D触发器的Q端分别与第一与非门的第四输入端、第三与非门的第一输入端、第二与非门的第二输入端和第七触发器的D触发端相连；所述第七D触发器的Q端与第三与非门的第二输入端相连；所述第二与非门的输出端分别与第三非门的输入端和第一DOWN或门的第三输入端相连；所述第三与非门的输出端分别与第三非门的输入端和第二UP或门的第三输入端相连；所述第三非门的输出端与第一UP或门的第三输入端相连；所述第四非门的输出端与第二DOWN或门的第三输入端相连；所述第五非门的输出端与第三DOWN或门的第三输入端相连。

6.根据权利要求5所述的真随机数发生器，其特征在于，所述电荷泵包括第一PMOS管、UP充电电路和DOWN放电电路；所述第一PMOS管的栅极连接电路切换控制信号CS_SWITCH输入端，源极连接基准电压VREF，漏极连接于充电电路和放电电路之间，并分别与电荷泵的充放电电容的一端和输出端相连。

7.根据权利要求6所述的真随机数发生器，其特征在于，所述UP充电电路包括依次串联的第二PMOS管、第三PMOS管和第四PMOS管；所述DOWN放电电路包括依次串联的第二NMOS管、第三NMOS管和第四NMOS管；所述第二PMOS管的源极与VDD相连，栅极与第三UP或门的输出端相连；所述第三PMOS管的栅极与第二UP或门的输出端相连；所述第四PMOS管的栅极与第一UP或门的输出端相连，漏极与第四NMOS管的漏极相连；所述第二NMOS管的栅极与第三DOWN或门的输出端相连，源极分别与地和充放电电容的另一端相连；所述第三NMOS管的栅极与第二DOWN或门的输出端相连；所述第四NMOS管的栅极与第一DOWN或门的输出端相连。

8.根据权利要求2所述的真随机数发生器，其特征在于，所述计数器为31位环形计数器。

9.基于权利要求5所述的真随机数发生器的失调补偿控制方法，具体方法为：所述第一D触发器和计数器构成第一级失调补偿控制电路；第一级失调补偿控制电路与数模转换器DAC和基准电压源相配合完成一阶失调补偿控制；剩下的所有所述D触发器、与非门、非门和或门构成第二级失调补偿控制电路；第二级失调补偿控制电路与所述电荷泵及一阶失调补偿控制电路完成二阶失调补偿控制；

当第一D触发器检测到动态比较器COMP400输出的第一个从低到高的跳变时，所述计数器使能端被置成低电平，并在电路重新上电前保持低电平不变；所述使能端变为低电平后，计数器将此时的计数结果锁定，第一级失调补偿电路工作完成；第二级失调补偿控制电路在第一级失调补偿完成后开始工作，首先通过CS_SWITCH控制信号切断电荷泵和基准电压源之间的连接，然后每隔n个时钟周期，第二级失调补偿控制电路检测一次动态比较器COMP的输出电平；当第二级失调补偿控制电路检测到的动态比较器COMP输出电平为高时，通过充电时序控制信号UP端口控制电荷泵完成一次充电过程，反之通过放电时序控制信号DOWN端口控制电荷泵完成一次放电过程；n=5,6,7…。

10.根据权利要求9所述的真随机数发生器的失调补偿控制方法，所述n=5。