TWI734544B - 連續逼近暫存式類比數位轉換器與相關的控制方法 - Google Patents

連續逼近暫存式類比數位轉換器與相關的控制方法 Download PDF

Info

Publication number
TWI734544B
TWI734544B TW109122505A TW109122505A TWI734544B TW I734544 B TWI734544 B TW I734544B TW 109122505 A TW109122505 A TW 109122505A TW 109122505 A TW109122505 A TW 109122505A TW I734544 B TWI734544 B TW I734544B
Authority
TW
Taiwan
Prior art keywords
digital converter
buffer
analog
continuous approximation
sampling
Prior art date
Application number
TW109122505A
Other languages
English (en)
Other versions
TW202137714A (zh
Inventor
徐峰
洪志源
趙萌
Original Assignee
大陸商智原微電子（蘇州）有限公司
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商智原微電子（蘇州）有限公司, 智原科技股份有限公司 filed Critical 大陸商智原微電子（蘇州）有限公司
Application granted granted Critical
Publication of TWI734544B publication Critical patent/TWI734544B/zh
Publication of TW202137714A publication Critical patent/TW202137714A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Abstract

本發明揭露了一種連續逼近暫存式類比數位轉換器，其包含有開關電容陣列、緩衝器、比較器及控制邏輯電路。開關電容陣列用以根據開關控制信號來對輸入信號進行取樣以產生取樣信號，緩衝器用以產生共模電壓，比較器用以接收取樣信號以及共模電壓以產生比較結果，控制邏輯電路用以根據比較結果以產生輸出信號並產生開關控制信號以控制開關電容陣列；此外，控制邏輯電路另外產生操作控制信號，以調整緩衝器內部的米勒補償電容。此外，本發明也另外揭露了相關的控制方法。

Description

連續逼近暫存式類比數位轉換器與相關的控制方法
本發明涉及了連續逼近暫存式類比數位轉換器(Successive Approximation Register Analog-to-Digital Converter，SAR ADC)。
在採用下極板取樣(bottom sampling)的SAR ADC中，輸入訊號會透過開關電容的取樣後產生取樣信號至一比較器，而比較器再將取樣訊號與共模電壓進行比較以產生比較結果，以供後續操作以產生輸出訊號。SAR ADC在操作的過程中會週期性地操作在取樣階段以及轉換階段，而在取樣階段時比較器的輸出端點會因為開關電容的操作而具有很大的電容負載，而在轉換階段時雖然具有低的電容負載，但是需要充分的頻寬以成功地決定出輸出訊號的每一個位元。因此，用來產生共模電壓的緩衝器會需要能夠驅動很大的電容負載且具有足夠的頻寬，造成設計上的困難。
在採用上極板取樣(top sampling)的SAR ADC中，雖然用來產生共模電壓的緩衝器在取樣階段時不會具有很大的電容負載，但會具有共模電壓以及比較結果的誤差問題，故通常只能應用在低解析度的類比數位轉換器。
因此，本發明的目的之一在於提出一種SAR ADC，其可以透過特殊的緩衝器設計，以使得SAR ADC在取樣階段以及轉換階段都具有良好的操作，以解決先前技術上的問題。
在本發明的一個實施例中，揭露了一種SAR ADC，其包含有開關電容陣列、緩衝器、比較器及控制邏輯電路。開關電容陣列用以根據開關控制信號來對輸入信號進行取樣以產生取樣信號，緩衝器用以接收共模電壓後產生共模電壓，比較器用以接收取樣信號以及共模電壓以產生比較結果，控制邏輯電路用以根據比較結果以產生輸出信號並產生開關控制信號以控制開關電容陣列；此外，控制邏輯電路另外產生操作控制信號，以表示SAR ADC操作在取樣階段或是轉換階段，且緩衝器根據該操作控制信號以調整內部的米勒補償電容。
在本發明的另一個實施例中，揭露了一種SAR ADC的控制方法。SAR ADC包含有開關電容陣列、緩衝器、比較器及控制邏輯電路，其中開關電容陣列用以根據開關控制信號來對輸入信號進行取樣以產生取樣信號，緩衝器用以接收共模電壓後產生共模電壓，比較器用以接收取樣信號以及共模電壓以產生比較結果，控制邏輯電路用以根據比較結果以產生輸出信號並產生開關控制信號以控制開關電容陣列。控制方法包含有：根據操作控制信號以調整緩衝器內部的米勒補償電容，其中操作控制信號用以表示SAR ADC操作在取樣階段或是轉換階段。
100:連續逼近暫存式類比數位轉換器
110:開關電容陣列
120:緩衝器
130:比較器
140:控制邏輯電路
310,320:放大器
330:可調整電容
332,334,510,520,530,540,SW0,SW1,SWn,SW(n+1):開關
600,602,604:步驟
C0,C1,Cn,CM1,CM2,CM3,CM4,CM5,CM6:電容
CL:負載電容
Dout:輸出訊號
MN1,MN2,MN3,MN4,MN5:N型電晶體
MP1,MP2,MP3,MP4,MP5:P型電晶體
Vbot,Vtop:參考電壓
Vc1:開關控制信號
Vc2:操作控制訊號
VCM:共模電壓
Vin:輸入訊號
Vini:來源信號
Vsam:取樣訊號
第1圖為本發明一實施例SAR ADC的示意圖。
第2圖為操作控制訊號及主頻率訊號的示意圖。
第3圖為本發明一實施例緩衝器在SAR ADC操作於取樣階段的示意圖。
第4圖為本發明一實施例緩衝器在SAR ADC操作於轉換階段的示意圖。
第5圖是本發明一實施例緩衝器的詳細架構圖。
第6圖為根據本發明一實施例SAR ADC的控制方法的流程圖。
第1圖為本發明一實施例SAR ADC 100的示意圖。如第1圖所示，SAR ADC 100包含了開關電容陣列110、緩衝器120、比較器130以及控制邏輯電路140，其中開關電容陣列110包含了多個電容C0~Cn以及多個開關SW0~SW(n+1)。在本實施例中，SAR ADC 100是屬於採用下極板取樣(bottom sampling)的SAR ADC，即輸入訊號Vin是由開關電容陣列110取樣以在電容C0~Cn的下極板產生取樣訊號，以供比較器130進行處理。
在SAR ADC 100的基本操作中，開關電容陣列110用以根據開關控制信號Vc1來對輸入信號Vin進行取樣以產生取樣信號Vsam，緩衝器120用以根據來源訊號Vini以產生共模電壓VCM，比較器130用以接收取樣信號Vsam以及共模電壓VCM以產生比較結果，而控制邏輯電路140用以根據比較結果以產生輸出信號Dout，並產生開關控制信號Vc1以控制開關電容陣列110。具體來說，當SAR ADC 100操作在取樣階段時，控制邏輯電路140會產生開關控制信號Vc1以控制開關SW0~SWn連接至輸入訊號Vin，以對輸入訊號Vin進行取樣以產生取樣訊號至比較器130，且比較器130將比較結果與緩衝器120所輸出的共模電壓VCM進行 比較以產生比較結果。接著，當SAR ADC 100操作在轉換階段時，控制邏輯電路140會根據比較結果來產生開關控制信號Vc1以控制開關SW0~SWn分別連接至參考電壓Vbot或是參考電壓Vtop，以供產生輸出訊號Dout的每一個位元。
需注意的是，由於SAR ADC 100的基本操作以為本領域技術人員所熟知，且本發明的重點是在於緩衝器120的設計，故以下的說明內容主要針對緩衝器120，而SAR ADC 100中有關於開關電容陣列110、比較器130以及控制邏輯電路140的詳細操作在此不再敘述。
在本實施例中，由於在SAR ADC 100的取樣階段時緩衝器120會因為開關電容陣列110而具有很大的電容負載，且在取樣階段時會需要很大的頻寬，因此，控制邏輯電路140會另外產生操作控制訊號Vc2以表示SAR ADC 100是操作在取樣階段或是轉換階段，且緩衝器120根據操作控制信號以調整內部的米勒補償電容，以使得緩衝器120在取樣階段與轉換階段時都能夠有很好的表現。詳細來說，同時參考第2圖所示的操作控制訊號Vc2及主時鐘訊號的示意圖，當SAR ADC 100由操作在取樣階段時，或是由轉換階段切換到取樣階段時，緩衝器120可以提升內部的米勒補償電容，以使得緩衝器120可以有效地應付具有很大電容負載的開關電容陣列110。此時，雖然提升緩衝器120的米勒補償電容會使得SAR ADC 100的頻寬降低，但由於取樣階段的時間通常可以由設計者來決定/調整，且通常會具有多個主時鐘訊號的週期，因此，在取樣階段時出現頻寬降低的現象並不會影響到SAR ADC 100的整體操作。另一方面，當SAR ADC 100由操作在轉換階段時，或是由取樣階段切換到轉換階段時，緩衝器120可以降低內部的米勒補償電容，以使得SAR ADC 100具有足夠的頻寬，以使得可以有效地在主時鐘訊號的一個週期變產生輸出訊號Dout的一個位元，例如，在週期T1內產生 第一個位元、在週期T2內產生第二個位元、...。此時，雖然降低米勒補償電容會使得緩衝器120無法驅動較大的電容負載而造成穩定度降低，但由於在轉換階段時開關電容陣列110所造成的電容負載很小，因此，在轉換階段時出現緩衝器120穩定度降低的現象並不會影響到SAR ADC 100的整體操作。
如上所述，由於本實施例的緩衝器120可以在SAR ADC 100的取樣階段以及轉換階段有不同的米勒補償電容設計，因此可以有效地讓SAR ADC 100在任何階段都有良好的表現。
第3圖為本發明一實施例緩衝器120在SAR ADC 100操作於取樣階段的示意圖。如第3圖所示，緩衝器120包含了放大器310、320、及連接於放大器320輸入端及輸出端之間的可調整電容330，其中可調整電容330包含了電容CM1、CM2及開關332、334。在第3圖所示的取樣階段中，來源信號Vini透過放大器310、320的處理以產生共模電壓VCM，且開關332、334是導通狀態，以使得可以視為緩衝器120的米勒補償電容的可調整電容330具有較大的電容值，以驅動較大負載電容CL，其中此時負載電容CL包含了C1~Cn的電容值以及相關的寄生電容。
第4圖為本發明一實施例緩衝器120在SAR ADC 100操作於轉換階段的示意圖。在第4圖所示的轉換階段中，開關332、334是未導通狀態，以使得可以視為緩衝器120的米勒補償電容的可調整電容330具有較低的電容值，此時負載電容CL具有較低的電容值。
第5圖是本發明一實施例緩衝器500的詳細架構圖，其中緩衝器500可 以用來實現第1圖的緩衝器120。如第5圖所示，緩衝器500包含了多個N型電晶體MN1~MN5、多個P型電晶體MP1~MP5、多個電容CM3~CM6及多個開關510、520、530、540，其連接於供應電壓VDD與接地電壓VSS之間。在本實施例中，來源信號Vini可以是一個差動訊號，例如SAR ADC 100的輸入訊號Vin的差動訊號。
需注意的是，以上第3~5圖僅是作為範例說明，並非是作為本發明的限制條件。即，在其他的實施例中，只要緩衝器120的米勒補償電容可以根據SAR ADC 100操作在取樣階段以及轉換階段而有不同的電容值，緩衝器120可以有其他種類的電路架構。
在以上的實施例中，在SAR ADC 100的取樣階段時，緩衝器120是透過提升米勒補償電容的方式來提升整體的穩定度。然而，在本發明的另一個實施例中，當開關電容陣列110具有大到可以維持穩定性的電容值時，緩衝器120可以完全不使用米勒補償電容，亦即緩衝器120的主極點(dominant pole)即為輸出級的主極點(或是輸出電容所看到的主極點)，如此一來，也可以提升整體的穩定度。具體來說，當操作控制信號Vc2指出SAR ADC 100由取樣階段切換至轉換階段時，緩衝器120提升內部的米勒補償電容；以及當操作控制信號Vc2指出SAR ADC 100由轉換階段切換至取樣階段時，緩衝器120不使用內部的米勒補償電容。
第6圖為根據本發明一實施例之SAR ADC的控制方法的流程圖。參考以上實施例所述，控制方法的流程如下所述：
步驟600：流程開始。
步驟602：產生操作控制信號，其用以表示SAR ADC操作在取樣階段 或是轉換階段。
步驟604：根據操作控制信號以調整用以產生共模電壓的緩衝器內部的米勒補償電容。
簡要歸納本發明，在本發明的SAR ADC及相關的控制方法中，透過在SAR ADC的取樣階段以及轉換階段有不同的米勒補償電容設計，可以在具有簡單設計的情形下有效地讓SAR ADC在任何階段都有良好的表現。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:連續逼近暫存式類比數位轉換器
110:開關電容陣列
120:緩衝器
130:比較器
140:控制邏輯電路
SW0,SW1,SWn,SW(n+1):開關
C0,C1,Cn:電容
Dout:輸出訊號
Vbot,Vtop:參考電壓
Vc1:開關控制信號
Vc2:操作控制訊號
VCM:共模電壓
Vin:輸入訊號
Vini:來源信號
Vsam:取樣訊號

Claims (10)

  1. 一種連續逼近暫存式類比數位轉換器，包含有：一開關電容陣列，用以根據一開關控制信號來對一輸入信號進行取樣以產生一取樣信號；一緩衝器，用以產生一共模電壓；一比較器，用以接收該取樣信號以及該共模電壓以產生一比較結果；一控制邏輯電路，用以根據該比較結果以產生一輸出信號，並產生該開關控制信號以控制該開關電容陣列；及其中該控制邏輯電路另外產生一操作控制信號，以表示該連續逼近暫存式類比數位轉換器操作在一取樣階段或是一轉換階段，且當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該取樣階段切換至該轉換階段、或指出該連續逼近暫存式類比數位轉換器由該轉換階段切換至該取樣階段時，該緩衝器調整內部的一米勒補償電容的電容值。
  2. 如請求項1所述的連續逼近暫存式類比數位轉換器，其中當該連續逼近暫存式類比數位轉換器操作在該取樣階段時，該緩衝器內部的該米勒補償電容的電容值高於該連續逼近暫存式類比數位轉換器操作在該轉換階段時的電容值。
  3. 如請求項1所述的連續逼近暫存式類比數位轉換器，其中當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該取樣階段切換至該轉換階段時，該緩衝器調降內部的該米勒補償電容；以及當該操作控制信 號指出該連續逼近暫存式類比數位轉換器由該轉換階段切換至該取樣階段時，該緩衝器提升內部的該米勒補償電容。
  4. 如請求項1、2或3所述的連續逼近暫存式類比數位轉換器，其中該緩衝器包含有：一放大器，用以產生該共模電壓；及一可調整電容，耦接於該放大器的一輸入端以及一輸出端之間，其中該可調整電容作為該米勒補償電容。
  5. 如請求項1所述的連續逼近暫存式類比數位轉換器，其中當該連續逼近暫存式類比數位轉換器操作在該取樣階段時，該緩衝器不使用該米勒補償電容。
  6. 如請求項1所述的連續逼近暫存式類比數位轉換器，其中當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該取樣階段切換至該轉換階段時，該緩衝器使用內部的該米勒補償電容；以及當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該轉換階段切換至該取樣階段時，該緩衝器不使用內部的該米勒補償電容。
  7. 一種連續逼近暫存式類比數位轉換器的控制方法，其中該連續逼近暫存式類比數位轉換器包含有：一開關電容陣列，用以根據一開關控制信號來對一輸入信號進行取樣以產 生一取樣信號；一緩衝器，用以產生一共模電壓；一比較器，用以接收該取樣信號以及該共模電壓以產生一比較結果；及一控制邏輯電路，用以根據該比較結果以產生一輸出信號，並產生該開關控制信號以控制該開關電容陣列；及該控制方法包含有：根據一操作控制信號以調整該緩衝器內部的一米勒補償電容，其中該操作控制信號用以表示該連續逼近暫存式類比數位轉換器操作在一取樣階段或是一轉換階段，且當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該取樣階段切換至該轉換階段、或指出該連續逼近暫存式類比數位轉換器由該轉換階段切換至該取樣階段時，該緩衝器調整內部的該米勒補償電容的電容值。
  8. 如請求項7所述的控制方法，其中根據該操作控制信號以調整該緩衝器內部的該米勒補償電容的步驟包含有：當該連續逼近暫存式類比數位轉換器操作在該取樣階段時，控制該緩衝器內部的該米勒補償電容的電容值高於該連續逼近暫存式類比數位轉換器操作在該轉換階段時的電容值。
  9. 如請求項7所述的控制方法，其中根據該操作控制信號以調整該緩衝器內部的該米勒補償電容的步驟包含有：當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該取樣階段切 換至該轉換階段時，降低該緩衝器內部的該米勒補償電容；及當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該轉換階段切換至該取樣階段時，提升該緩衝器內部的該米勒補償電容。
  10. 如請求項7所述的控制方法，其中根據該操作控制信號以調整該緩衝器內部的該米勒補償電容的步驟包含有：其中當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該取樣階段切換至該轉換階段時，該緩衝器使用內部的該米勒補償電容；及當該操作控制信號指出該連續逼近暫存式類比數位轉換器由該轉換階段切換至該取樣階段時，該緩衝器不使用內部的該米勒補償電容。
TW109122505A 2020-03-25 2020-07-03 連續逼近暫存式類比數位轉換器與相關的控制方法 TWI734544B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010216209.7A CN113452371B (zh) 2020-03-25 2020-03-25 连续逼近暂存式模拟数字转换器与相关的控制方法
CN202010216209.7 2020-03-25

Publications (2)

Publication Number Publication Date
TWI734544B true TWI734544B (zh) 2021-07-21
TW202137714A TW202137714A (zh) 2021-10-01

Family

ID=77806652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122505A TWI734544B (zh) 2020-03-25 2020-07-03 連續逼近暫存式類比數位轉換器與相關的控制方法

Country Status (3)

Country Link
US (1) US11245408B2 (zh)
CN (1) CN113452371B (zh)
TW (1) TWI734544B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123611A1 (en) * 2008-11-19 2010-05-20 Electronics And Telecommunications Research Institute Successive approximation register analog-digital converter and method of driving the same
US20140368467A1 (en) * 2011-10-21 2014-12-18 Postech Academy-Industry Foundation Capacitive touch sensor
US20160327967A1 (en) * 2012-11-08 2016-11-10 Richtek Technology Corporation Mixed mode compensation circuit
TWI591969B (zh) * 2016-04-15 2017-07-11 瑞昱半導體股份有限公司 數位類比轉換器之校正電路及校正方法
US20200057484A1 (en) * 2018-08-16 2020-02-20 Analog Devices, Inc. Correlated double sampling amplifier for low power

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309837B1 (ko) * 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
CN101826844B (zh) * 2010-05-06 2012-08-08 华为技术有限公司 一种功率放大器和基于功率放大器的信号放大方法
US8446304B2 (en) * 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
CN102594353B (zh) * 2011-01-13 2015-04-01 中兴通讯股份有限公司 一种数模转换器及逐次逼近存储转换器
CN104092466B (zh) * 2014-06-26 2017-02-15 西北工业大学 一种流水线逐次逼近模数转换器
CN104158546B (zh) * 2014-08-22 2017-08-08 深圳市芯海科技有限公司 一种单端转换逐次逼近结构的adc电路
US10062450B1 (en) * 2017-06-21 2018-08-28 Analog Devices, Inc. Passive switched capacitor circuit for sampling and amplification
CN109217873B (zh) * 2017-07-03 2020-02-11 无锡华润上华科技有限公司 共模电压产生装置及逐次逼近寄存器型模数转换器
EP3514952B1 (en) * 2018-01-19 2022-03-30 Socionext Inc. Comparator circuitry
US10516408B2 (en) * 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
CN109104193A (zh) * 2018-10-30 2018-12-28 华大半导体有限公司 一种逐次逼近型模数转换电路及其运行方法
US11025263B2 (en) * 2019-06-17 2021-06-01 Stmicroelectronics International N.V. Adaptive low power common mode buffer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123611A1 (en) * 2008-11-19 2010-05-20 Electronics And Telecommunications Research Institute Successive approximation register analog-digital converter and method of driving the same
US20140368467A1 (en) * 2011-10-21 2014-12-18 Postech Academy-Industry Foundation Capacitive touch sensor
US20160327967A1 (en) * 2012-11-08 2016-11-10 Richtek Technology Corporation Mixed mode compensation circuit
TWI591969B (zh) * 2016-04-15 2017-07-11 瑞昱半導體股份有限公司 數位類比轉換器之校正電路及校正方法
US20200057484A1 (en) * 2018-08-16 2020-02-20 Analog Devices, Inc. Correlated double sampling amplifier for low power

Also Published As

Publication number Publication date
TW202137714A (zh) 2021-10-01
US11245408B2 (en) 2022-02-08
CN113452371B (zh) 2023-07-04
CN113452371A (zh) 2021-09-28
US20210305990A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US9973198B2 (en) Telescopic amplifier with improved common mode settling
US20050200510A1 (en) Analog to digital converter circuit of successive approximation type operating at low voltage
Zheng et al. A 14-bit 250 MS/s IF sampling pipelined ADC in 180 nm CMOS process
US11095300B2 (en) Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter
TW201334423A (zh) 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器
US9819314B1 (en) Method and circuit for PVT stabilization of dynamic amplifiers
WO2007088175A1 (en) A/d converter comprising a voltage comparator device
CN112671382A (zh) 一种栅压自举开关电路
US7071778B2 (en) High-speed low-power dynamic current biased operational amplifier
Chen et al. An improved mos self-biased ring amplifier and modified auto-zeroing scheme
TWI734544B (zh) 連續逼近暫存式類比數位轉換器與相關的控制方法
Chandrashekar et al. A 20-MS/s to 40-MS/s reconfigurable pipeline ADC implemented with parallel OTA scaling
Li et al. A 1.8 V 10b 210MS/s CMOS pipelined ADC featuring 86dB SFDR without calibration
CN111162786B (zh) 一种消除回踢噪声的比较器
Cho A 2.24-mW, 61.8-dB SNDR, 20-MS/s pipelined ADC with charge-pump-based dynamic biasing for power reduction in op amp sharing
Zhang et al. A Programmable Delay-Controlling Technique for PVT Enhancement of Asynchronous SAR ADC
CN111147056A (zh) 一种动态比较器、模数转换器和控制方法
Ashraf et al. A 10-bit 250MS/s pipelined ADC with a merged S/H & 1 st stage using an optimal opamp sharing technique
US11381207B2 (en) Apparatus and method for an analog to digital converter
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
KR101277558B1 (ko) 레인지―스케일링 기법이 적용된 파이프라인 구조의 ａｄｃ
KR102142083B1 (ko) 초 저전력 아날로그-디지털 변환기
Liu et al. A 10-GS/s 8-bit 4-way interleaved folding ADC in 0.18 µm SiGe-BiCMOS
CN109309499B (zh) 采样保持电路极其形成方法和模数转换器
Zhao et al. A high speed fully self-timed SAR ADC with an on-chip adaptative reference buffer