KR102142083B1 - 초 저전력 아날로그-디지털 변환기 - Google Patents

초 저전력 아날로그-디지털 변환기 Download PDF

Info

Publication number
KR102142083B1
KR102142083B1 KR1020190005965A KR20190005965A KR102142083B1 KR 102142083 B1 KR102142083 B1 KR 102142083B1 KR 1020190005965 A KR1020190005965 A KR 1020190005965A KR 20190005965 A KR20190005965 A KR 20190005965A KR 102142083 B1 KR102142083 B1 KR 102142083B1
Authority
KR
South Korea
Prior art keywords
reference voltage
comparator
8vdd
sar
dac
Prior art date
Application number
KR1020190005965A
Other languages
English (en)
Inventor
이정원
김지형
한병율
Original Assignee
(주)세미솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)세미솔루션 filed Critical (주)세미솔루션
Priority to KR1020190005965A priority Critical patent/KR102142083B1/ko
Application granted granted Critical
Publication of KR102142083B1 publication Critical patent/KR102142083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M2201/62—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 초 저전력 아날로그-디지털 변환기에 관한 것으로서, 본 발명의 는 초 저전력 아날로그-디지털 변환기는, 초 저전력이 가능한 방식으로 최근 국내외적으로 급성장하고 있는 휴대기기 및 사물인터넷(IoT) 기기 등 소형 전자기기의 효율을 크게 향상시키기 위한, 초 저전력 순차 접근 아날로그-디지털 변환기(SAR ADC)에 관한 것이다.

Description

초 저전력 아날로그-디지털 변환기{Ultra-Low Power Analog-Digital Converter}
본 발명은 아날로그-디지털 변환기에 관한 것으로서, 특히, 초 저전력 순차 접근(또는 연속유사) 아날로그-디지털 변환기(SAR ADC, Successive Approximation Register Analog-Digital Converter)에 관한 것이다.
일반적인 순차 접근 아날로그-디지털 변환기는 디지털-아날로그 변환기(DAC) 및 비교기(Comparator), 디지털 처리부 (SAR Logic), 클럭 발생기 (Clock Generator) 레퍼런스 전압 발생기 (Reference Voltage Generator)로 이루어지며, 타이밍적으로는 샘플링 및 홀딩 타임으로 진행되어 아날로그 신호를 디지털신호로 변환한다.
그러나, 이와 같은 종래의 순차 접근 아날로그-디지털 변환기의 소모전력은 1000μW 내외이고 미국 TI (Texas Instruments)사의 초 저전력 칩의 소모전력은 690μW이지만, 더 좋은 효율을 기대하는 시스템에 적용하기 위해서는 200μW 이하의 전력이 소모되는 초 저전력 순차 접근 아날로그-디지털 변환기가 요구되는 실정이다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 초 저전력이 가능한 방식으로 최근 국내외적으로 급성장하고 있는 휴대기기 및 사물인터넷(IoT) 기기 등 소형 전자기기의 효율을 크게 향상시키기 위한, 초 저전력 순차 접근 아날로그-디지털 변환기(SAR ADC)를 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기의 목적을 달성하기 위한 본 발명의 일면에 따른 SAR ADC는, 입력 아날로그 신호를 샘플링하고 SAR 제어신호에 응답해 해당 변환전압을 생성하는 DAC; 기준전압과 상기 변환전압을 비교하여 해당 디지털 값을 출력하는 비교기; 순차적인 상기 SAR 제어신호를 생성하여 상기 비교기의 출력으로부터 상기 입력 아날로그 신호에 대응되는 디지털 신호를 생성하는 SAR 로직; 상기 DAC, 상기 비교기, 또는 상기 SAR 로직의 동작을 위한 클럭 신호를 생성하는 클럭 발생기; 및 상기 DAC의 동작을 위한 기준전압을 생성하는 레퍼런스 전압발생기를 포함하고, 상기 비교기는, 상기 변환전압을 래치하는 래치회로 및 상기 래치회로의 출력에 연결된 버퍼를 포함하는 것을 특징으로 한다. 상기 버퍼는, 디지털적 게인 보상용 2단 CMOS 인버터를 사용한다. 상기 비교기는, 상기 래치회로 전단에 프리앰프가 사용되지 않음으로써, 저전력화, 실리콘 다이의 크기 저감 및 생산 수율의 향상을 위한 것을 특징으로 한다.
그리고, 본 발명의 다른 일면에 따른 SAR ADC는, 입력 아날로그 신호를 샘플링하고 SAR 제어신호에 응답해 해당 변환전압을 생성하는 DAC; 기준전압과 상기 변환전압을 비교하여 해당 디지털 값을 출력하는 비교기; 순차적인 상기 SAR 제어신호를 생성하여 상기 비교기의 출력으로부터 상기 입력 아날로그 신호에 대응되는 디지털 신호를 생성하는 SAR 로직; 상기 DAC, 상기 비교기, 또는 상기 SAR 로직의 동작을 위한 클럭 신호를 생성하는 클럭 발생기; 및 상기 DAC의 동작을 위한 기준전압을 생성하는 레퍼런스 전압발생기를 포함하고, 상기 레퍼런스 전압발생기는, 2개의 전원 전압(+Vdd, -Vdd) 사이에 연결된 저항 스트링을 이용하여 상기 DAC의 동작을 위한 기준전압을 생성하는 것을 특징으로 한다. 상기 레퍼런스 전압발생기는, 12비트의 상기 디지털 신호를 생성하기 위하여, 전압들(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd)을 생성한다. 상기 레퍼런스 전압발생기는, 트랜지스터가 포함된 회로를 사용하지 않음으로써, 저전력화, 실리콘 다이의 크기 저감 및 생산 수율의 향상을 위한 것을 특징으로 한다.
본 발명에 따른 초 저전력 순차 접근 아날로그-디지털 변환기에 따르면, 비교기의 형태 및 레퍼런스 전압 발생장치의 구조를 변경함으로써, 즉, 저항-커패시터 하이브리드 디지털-아날로그 변환기(DAC)에 후속하는 비교기의 프리 앰프를 제거하고, 저항-커패시터 하이브리드 DAC에 공급하는 레퍼런스 전압 발생기에 전원전압을 이용한 저항 스트링 방식을 이용하여 처리함으로써 소모전력을 최소화해 최근 국내외적으로 급성장하고 있는 휴대기기 및 IoT 디바이스 등 소형 전자기기의 효율을 크게 향상시키도록 최적으로 적용이 가능하다.
또한, 본 발명에 따른 초 저전력 순차 접근 아날로그-디지털 변환기에 따르면, 개선된 구조의 비교기 및 레퍼런스 전압 발생기의 회로가 간단해 짐에 따라 실리콘 다이(Die)의 크기, 즉, 칩의 크기를 비례적으로 작게 할 수 있다.
또한, 본 발명에 따른 초 저전력 순차 접근 아날로그-디지털 변환기에 따르면, 비교기의 형태 및 레퍼런스 전압 발생장치의 구조가 공정상의 변화 및 오차에 영향을 받지 않는 구조이기 때문에 생산상의 수율을 상당히 좋게 유지할 수 있수 있는 이점이 있다.
그리고, 본 발명에 따른 초 저전력 순차 접근 아날로그-디지털 변환기에 따르면, 최근 팹리스(반도체 설계 전문업체)들은 물론 최근 급성장하고 있는 사물인터넷 디바이스 분야의 효율 향상에 상당 부분 이바지할 것으로 예상하며, 본 발명의 아날로그-디지털 변환기(ADC)(예, 12 비트)는 소모 전력이 114μW에 불과해 미국 경쟁사(TI)의 종래의 초 저전력 순차접근 아날로그-디지털 변환기와 비교해 6분의 1 수준의 초 저전력 성능 확보가 가능하다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는 첨부도면은, 본 발명에 대한 실시예를 제공하고 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 본 발명의 순차접근 아날로그-디지털 변환기(SAR ADC)의 블록도이다.
도 2는 본 발명에 따른 순차접근 아날로그-디지털 변환기(SAR ADC)의 비교기(600) 형태이다.
도 3은 본 발명에 따른 순차접근 아날로그-디지털 변환기(SAR ADC)의 레퍼런스 전압 발생기(900)이다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 대해서 자세히 설명한다. 이때, 각각의 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타낸다. 또한, 이미 공지된 기능 및/또는 구성에 대한 상세한 설명은 생략한다. 이하에 개시된 내용은, 다양한 실시 예에 따른 동작을 이해하는데 필요한 부분을 중점적으로 설명하며, 그 설명의 요지를 흐릴 수 있는 요소들에 대한 설명은 생략한다. 또한 도면의 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니며, 따라서 각각의 도면에 그려진 구성요소들의 상대적인 크기나 간격에 의해 여기에 기재되는 내용들이 제한되는 것은 아니다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 순차접근 아날로그-디지털 변환기(SAR DAC)의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 SAR DAC는, 저항-커패시터 하이브리드 디지털-아날로그 변환기(DAC)(500), 비교기(600), SAR 로직(700), 클럭 발생기(800), 레퍼런스 전압발생기(900)를 포함한다.
도 1의 클럭 발생기(800)는 외부의 기준 클럭 신호를 입력으로 받아서 내부 동작에 필요한 모든 디지털 컨트롤을 위한 클럭 신호들, 즉, DAC(500), 비교기(600), 또는 SAR 로직(700) 등의 동작을 위한 클럭 신호들을 발생시킨다.
레퍼런스 전압발생기(900)는 DAC(500)의 동작을 위한 기준전압을 생성한다. 더 후술하는 바와 같이 본 발명의 레퍼런스 전압발생기(900)는 저항만을 이용한 저항 스트링에 의해 레퍼런스 전압(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd))을 발생시킨다.
저항-커패시터 하이브리드 DAC(500)는 입력되는 아날로그 신호(VINP/VINN)를 샘플링해 커패시터 어레이(Cu, Cu,...22Cu, Cu,...,25Cu)에 저장시키고, SAR 로직(700)으로부터의 SAR 제어신호에 응답해 저장된 만큼의 전하에 대응되는 해당 변환전압을 생성한다.
특히, 본 발명에서 저항-커패시터 하이브리드 DAC(500)은, 초 저전력을 구현하기 위하여, 레퍼런스 전압발생기(900)에서 저항만을 이용한 저항 스트링에 의해 레퍼런스 전압(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd))을 발생시켜 저항-커패시터 하이브리드 DAC(500)에 제공함으로써, 저전력화가 가능하게 하였으며 실리콘 다이(Die) 크기를 크게 줄일 수 있도록하고 SAR 로직(700)의 복잡성 또한 단순화시킬 수 있게 하였다. 차동 입력 (VINP/VINN)에 대해 자유롭게 아날로그-디지털 변환이 가능하도록, 도면에서 DAC(500)는 레퍼런스 전압(-3/8Vdd, -1/4Vdd, -1/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd)을 사용하는 커패시터 어레이와 레퍼런스 전압(+1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd))를 사용하는 커패시터 어레이 블록을 포함한다.
DAC(500)는 차동 입력 (VINP/VINN) 중 어느 하나에 대하여 공통모드 기준전압(VCM)과 비교기(600)에서 비교될 해당 변환전압을 생성한다. SAR 제어신호는 잘 알려진 SAR ADC 알고리즘에 따라, 비교기(600) 출력으로부터 각 디지털 비트(예, 12비트)를 결정하기 위한, SAR 제어신호를 DAC(500)로 출력하여 도면에서와 같이 커패시터 어레이, 레퍼런스 전압들(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd)), 공통모드 기준전압(VCM)과 연결된 각 스위치들의 온/오프를 제어함으로써, DAC(500)가 입력되는 아날로그 신호(VINP/VINN)의 샘플링 값에 대응하여 해당 전하에 대한 해당 변환전압을 생성하도록 한다. SAR ADC 알고리즘에 대하여는 특허출원번호 제 10-2012-0123624호, 제 10-2013-0083327호, 제10-2016-0133162호 등에 잘 기술되어 있으므로 이를 참조할 수 있다.
비교기(600)는 저항-커패시터 하이브리드 DAC(500)의 출력인 두 개의 아날로그 신호, 즉, 공통모드 기준전압(VCM)과 DAC(500)의 변환전압을 비교하여 논리하이 또는 논리로우의 디지털 값을 결과로서 SAR 로직(700)으로 전달하게 된다.
SAR 로직(700)은 SAR 로직(700)은 ADC 동작을 위한 전반적인 제어를 수행한다. SAR 로직(700)은 SAR ADC 알고리즘에 따라 순차적인 SAR 제어신호를 생성하여 비교기(600)의 출력으로부터 입력 아날로그 신호에 대응되는 디지털 신호(예, 12비트)를 생성한다. SAR 로직(700)은 상위비트(예, 7비트)와 하위비트(예, 5비트)를 결정하기 위한 DAC(500)의 커패시터 어레이들 사이의 왜곡 보정을 위한 커패시터(CA)와 기타 보정용 커패시터 등을 동작시켜 커패시터 어레이들의 오차 등을 보정할 수도 있다.
특히, 본 발명에서 비교기(600)는, 도 2와 같이, DAC(500)의 변환전압을 래치하는 래치회로 및 래치회로의 출력에 연결된 버퍼로 이루어지며, 여기서 상기 버퍼는, 디지털적 게인 보상용 2단 CMOS(Complementary Metal Oxide Semiconductor) 인버터를 포함한다. 본 발명에서는 비교기(600)는 래치회로 전단에 프리앰프가 사용되지 않음으로써, 저전력화, 실리콘 다이의 크기 저감 및 생산 수율의 향상이 가능하도록 한다.
나아가, 본 발명에서 레퍼런스 전압발생기(900)는, 2개의 전원 전압(Vdd=Vdd+, Vss=-Vdd) 사이에 연결된 저항 스트링(16개의 직렬 저항)을 이용하여 DAC(500)의 동작을 위한 레퍼런스 전압, 예를 들어, SAR 로직(700)에서 12비트의 상기 디지털 신호를 생성하기 위하여, (-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd))와 같은 전압들을 발생시킨다. 본 발명에서는 레퍼런스 전압발생기(900)는, 트랜지스터가 포함된 회로를 사용하지 않음으로써, 저전력화, 실리콘 다이의 크기 저감 및 생산 수율의 향상이 가능하도록 한다.
도 2는 본 발명에 따른 순차접근 아날로그-디지털 변환기(SAR ADC)의 비교기(600) 형태이다.
도 2를 참조하면, 비교기(600)는 2단 CMOS 인버터로 이루어진 버퍼 앞에 래치회로가 DAC(500)의 출력 신호(INP, INN)를 입력받는다. 클럭 신호(CK2)에 따라 래치회로는 해당 디지털 값을 저장하고 버퍼로 출력하며, 리셋하는 과정을 반복한다. 버퍼는 디지털적 게인 보상용 2단 CMOS 인버터인 것으로 예시하였으나, 이에 한정되는 것은 아니며, 불필요할 수도 있으며, 게인을 보강하기 위하여 필요한 경우 하나 이상의 인버터로 구현할 수 있다.
예를 들어, 도 2와 같이, 래치회로는 전원전압들(Vdd, Vss) 사이에 4개의 P-MOSFET와 5개의 N-MOSFET를 포함한다. 출력 신호(INP, INN)를 받는 N-MOSFET들의 소스 연결점과, 전원전압(Vss) 사이에, N-MOSFET가 연결되어 클럭 신호(CK2)를 게이트로 받는다. 출력 신호(INP, INN)를 받는 N-MOSFET들 각각 위로 직렬 연결된 N-MOSFET와 P-MOSFET가 전원전압(Vdd) 사이에 연결된다. 출력 신호(INP, INN)를 받는 N-MOSFET들 각각 위로 직렬 연결된 N-MOSFET와 P-MOSFET의 연결점(LP/LN)은 버퍼로의 출력 포인트가 되며, 연결점(LP/LN)이 각각 엇갈리게 N-MOSFET와 P-MOSFET의 게이트에 연결된다. 또한, 연결점(LP/LN)이 엇갈리게 받는 P-MOSFET들의 게이트 각각과 전원전압(Vdd) 사이에 각각의 P-MOSFET가 게이트로 클럭신호(CK2)를 받는다.
종래에는 도 2와 같은 본 발명의 비교기(600) 대신에, 래치회로 전단에 프리앰프1, 프리앰프2, 프리앰프3가 더 포함된 회로를 사용하였으나, 본 발명은 도 2와 같이 프리앰프들 없이 단순한 래치 형태로 구현함으로써, 저전력화가 가능하게 하였다. 종래의 비교기는 26개의 MOS 트렌지스터들로 구성된 프리앰프들 이외에도 이를 구동하기 위한 제어신호를 발생시키는 온도 보정회로 (Bandgap Circuit)가 필요하였으나 본 발명에서는 이를 제거하였으며, 또한, 종래의 비교기는 공정에 따른 오차 및 편차를 보상하기 위해 프리앰프들의 바이어스 신호를 발생시키는 바이어스 전류 발생 회로가 필요하였으나 본 발명에서는 이도 또한 필요 없게 되어, 저전력화가 가능하게 된다. 즉, 프리앰프 동작을 위해 필요로 했던 아날로그 바이어스가 필요 없어짐에 따라 아날로그 대기전류를 대폭 삭감시킴으로써 저전력화가 가능하다.
이와 같이 본 발명에서 도 2와 같이 비교기(500)에 프리앰프들이 존재하지 않기 때문에 오프셋을 제거하기 위한 온도 보정회로나 바이어스 전류 발생 회로 등 추가 회로가 필요하지 않게 되었다. 종래의 비교기에서는 프리앰프들을 사용함으로써 발생되는 오프셋을 제거하기 위해 커패시터 등을 이용하여 오프셋을 제거하기 위한 회로가 추가로 필요하였다.
종래의 비교기 내의 프리앰프의 역할은 DAC(500)의 출력인 두 개의 아날로그 신호를 비교하여 논리하이/논리로우를 판단하는 역할을 돕기 위한 비교기의 게인 (Gain)을 높이기 위한 것이지만, 프리앰프 자체가 가지는 오프셋 등으로 인한 공정에 따른 특성 열화를 초래하기 때문에, 본 발명에서는 래치 형태의 비교기(600) 이후 높은 게인을 가지는 2단 인버터를 사용하여 공정에 따른 특성열화를 보강하고 더욱 양호한 특성을 얻을 수 있었다. 즉 앞단의 프리앰프를 제거한 본 발명의 래치드 컴퍼레이터 형태의 비교기(600)에서는 뒷단에 디지털적 게인 보상용 2단 인버터를 사용하였다.
도 3은 본 발명에 따른 순차접근 아날로그-디지털 변환기(SAR ADC)의 레퍼런스 전압 발생기(900)이다. 도 3을 참조하면, 레퍼런스 전압 발생기(900)는, 2개의 전원 전압(Vdd=Vdd+, Vss=-Vdd) 사이에 연결된 저항 스트링을 이용하며, 즉, 직렬 연결된 단위저항 16개로 구성되며, 전원전압(Vss=-Vdd)으로부터 4개의 단위저항을 거쳐 (-Vref)을 생성하고, 그 위에서 레퍼런스 전압들(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd)을 순차 발생하며, 중간의 공통 모드 전압(VCM)(예, 접지)으로부터 레퍼런스 전압들(+1/8Vdd, +1/4Vdd, +3/8Vdd)과 (+Vref)을 발생한다.
일반적으로 종래에는 레퍼런스 전압을 발생시키기 위한 각종 온도 보상회로 및 앰프를 적용하고 이에 매우 큰 트랜지스터(TR) 및 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)를 이용하였으나 이와 같은 방법은 공정오차 및 편차에 매우 취약할 뿐만 아니고 매우 많은 양의 소모전력을 필요로 하며 실리콘 다이(Die) 크기도 크게 하므로, 경쟁력이 떨어지는 면이 있다.
즉, 레퍼런스 전압들(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd)을 발생시키는 회로 이외에 종래의 공통 레벨의 기준 전압(+Vref, -Vref)을 발생하는 별도의 전압발생기 역시 약 246μA의 전류가 소모되었으나 본 발명에서는 레퍼런스 전압발생기(900)에서 공통 레벨의 기준 전압(+Vref, -Vref)을 발생시키도록 설계함으로써, 소모전류를 감축시킬 수 있었다.
이와 같이 레퍼런스 전압 발생기(900) 관련하여 종래에 존재하였던 프리앰프의 아날로그 바이어스 전압 발생을 위한 온도보상회로 (Bandgap Circuit) 역시 불 필요해 짐에 따라 본 발명에서는 이 블록을 제거하여 초 저전력을 구현하는 측면에서 도움이 되었다. 즉, 온도보상회로 (Bandgap Circuit)는 본 발명에서 전원전압을 이용한 저항 스트링 방식을 이용함으로써 완벽한 온도보상이 가능함으로써 온도 보상 문제가 없다. 또한, 상기 프리앰프의 아날로그 바이어스 발생 회로에 프리앰프 특성에 따른 전류변화 옵션 블록 역시 본 발명에서 전원전압을 이용한 저항 스트링 방식을 사용함에 따라, 제거가 가능하게 된다.
12비트 ADC를 구현하기 위하여, 도 3과 같이 본 발명의 레퍼런스 전압 발생기(900)는 전원전압을 이용하여 저항 스트링 방식으로 저항-커패시터 하이브리드 디지털-아날로그 변환기(500)에서 필요로 하는, 공통 레벨의 기준 전압(+Vref, -Vref)을 포함해 레퍼런스 전압들(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd))을 제공할 수 있다. 단지 저항-커패시터 하이브리드 디지털-아날로그 변환기(500)에서 필요로 하는 양의 전류를 공급하기 위해서 저항의 크기를 적절히 튜닝하여 설계가 필요하다.
위와 같이 본 발명은 도 1에서 저항-커패시터 하이브리드 디지털-아날로그 변환기(500) 및 비교기(600) 레퍼런스 전압 발생기의 구조를 변화시킴으로써 초 저전력 및 극소 실리콘 다이(Die) 사이즈의 좋은 특성의 순차 접근 아날로그-디지털 발생기의 구현이 가능하였다.
본 발명의 특성 결과를 수치적으로 표현하면 평균 소모전력이 1메가 샘플링 동작 시 단지 114μW의 아주 좋은 효율의 결과를 얻게 되었으며 이는 현존하는 아날로그-디지털 변환기 중 가장 적은 소모전력을 나타내며 가장 효율이 높다고 판단된다.
상술한 바와 같이, 본 발명에 따른 본 발명에 따른 초 저전력 순차 접근 아날로그-디지털 변환기(SAR ADC)에 따르면, 비교기의 형태 및 레퍼런스 전압 발생장치의 구조를 변경함으로써, 즉, 저항-커패시터 하이브리드 디지털-아날로그 변환기(DAC)에 후속하는 비교기의 프리 앰프를 제거하고, 저항-커패시터 하이브리드 DAC에 공급하는 기준전압 발생부에 전원전압을 이용한 저항 스트링 방식을 이용하여 처리함으로써 소모전력을 최소화해 최근 국내외적으로 급성장하고 있는 휴대기기 및 IoT 디바이스 등 소형 전자기기의 효율을 크게 향상시키도록 최적으로 적용이 가능하다. 또한, 개선된 구조의 비교기 및 레퍼런스 전압 발생기의 회로가 간단해 짐에 따라 실리콘 다이(Die)의 크기, 즉, 칩의 크기를 비례적으로 작게 할 수 있다. 또한, 비교기의 형태 및 레퍼런스 전압 발생장치의 구조가 공정상의 변화 및 오차에 영향을 받지 않는 구조이기 때문에 생산상의 수율을 상당히 좋게 유지할 수 있수 있는 이점이 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
저항-커패시터 하이브리드 디지털-아날로그 변환기(DAC)(500)
비교기(600)
SAR 로직(700)
클럭 발생기(800)
레퍼런스 전압발생기(900)

Claims (6)

  1. 입력 아날로그 신호를 샘플링하고 SAR 제어신호에 응답해 해당 변환전압을 생성하는 DAC;
    기준전압과 상기 변환전압을 비교하여 해당 디지털 값을 출력하는 비교기;
    순차적인 상기 SAR 제어신호를 생성하여 상기 비교기의 출력으로부터 상기 입력 아날로그 신호에 대응되는 디지털 신호를 생성하는 SAR 로직;
    상기 DAC, 상기 비교기, 또는 상기 SAR 로직의 동작을 위한 클럭 신호를 생성하는 클럭 발생기; 및
    상기 DAC의 동작을 위한 기준전압을 생성하는 레퍼런스 전압발생기를 포함하고,
    상기 비교기는, 상기 변환전압을 래치하는 래치회로 및 상기 래치회로의 출력에 연결된 버퍼를 포함하고,
    상기 버퍼는, 디지털적 게인 보상용 2단 CMOS 인버터를 포함하는 것을 특징으로 하는 SAR ADC.
  2. 삭제
  3. 제1항에 있어서,
    상기 비교기는, 상기 래치회로 전단에 프리앰프가 사용되지 않는 것을 특징으로 하는 SAR ADC.
  4. 제1항에 있어서,
    상기 레퍼런스 전압발생기는, 2개의 전원 전압(+Vdd, -Vdd) 사이에 연결된 저항 스트링을 이용하여 상기 DAC의 동작을 위한 기준전압을 생성하는 것을 특징으로 하는 SAR ADC.
  5. 제4항에 있어서,
    상기 레퍼런스 전압발생기는,
    12비트의 상기 디지털 신호를 생성하기 위하여, 전압들(-3/8Vdd, -1/4Vdd, -1/8Vdd, +1/8Vdd, +1/4Vdd, +3/8Vdd, +Vref(+1/2Vdd), -Vref(-1/2Vdd)을 생성하는 것을 특징으로 하는 SAR ADC.
  6. 제4항에 있어서,
    상기 레퍼런스 전압발생기는,
    트랜지스터가 포함된 회로를 사용하지 않는 것을 특징으로 하는 SAR ADC.
KR1020190005965A 2019-01-16 2019-01-16 초 저전력 아날로그-디지털 변환기 KR102142083B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190005965A KR102142083B1 (ko) 2019-01-16 2019-01-16 초 저전력 아날로그-디지털 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190005965A KR102142083B1 (ko) 2019-01-16 2019-01-16 초 저전력 아날로그-디지털 변환기

Publications (1)

Publication Number Publication Date
KR102142083B1 true KR102142083B1 (ko) 2020-08-07

Family

ID=72049878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190005965A KR102142083B1 (ko) 2019-01-16 2019-01-16 초 저전력 아날로그-디지털 변환기

Country Status (1)

Country Link
KR (1) KR102142083B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044683A (ko) * 1998-12-30 2000-07-15 김영환 연속적 접근 방식 아날로그-디지털 변환기
KR20150009185A (ko) * 2013-07-16 2015-01-26 서강대학교산학협력단 커패시터-저항 하이브리드 dac를 이용한 sar adc

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044683A (ko) * 1998-12-30 2000-07-15 김영환 연속적 접근 방식 아날로그-디지털 변환기
KR20150009185A (ko) * 2013-07-16 2015-01-26 서강대학교산학협력단 커패시터-저항 하이브리드 dac를 이용한 sar adc

Similar Documents

Publication Publication Date Title
Chang Design techniques for a pipelined ADC without using a front-end sample-and-hold amplifier
Cho et al. A 10 b, 20 Msample/s, 35 mW pipeline A/D converter
Zheng et al. A 14-bit 250 MS/s IF sampling pipelined ADC in 180 nm CMOS process
US8258991B2 (en) Low power comparator for use in SAR ADCs
KR101153667B1 (ko) 파이프라인 아날로그-디지털 변환기에 있어서의 기준전압구동회로
Zhang et al. A 3-nw 9.1-enob sar adc at 0.7 v and 1 ks/s
CN111740739B (zh) 基于高速异步逻辑的pvt自校准方法及其sar adc电路
Tang et al. A column-parallel inverter-based cyclic ADC for CMOS image sensor with capacitance and clock scaling
CN112953503B (zh) 一种高线性度的栅压自举开关电路
KR101352767B1 (ko) 게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ａｄｃ
US8547271B2 (en) Method and apparatus for low power analog-to-digital conversion
US7009545B2 (en) Semiconductor device having on-chip reference voltage generator
KR102142083B1 (ko) 초 저전력 아날로그-디지털 변환기
KR102169714B1 (ko) 초 저전력 및 와이드 레인지 입력 방식의 아날로그-디지털 변환기
Chen et al. A 800 MS/s, 12-bit, ringamp-based SAR assisted pipeline ADC with gain error cancellation
CN106953638B (zh) 一种比较器输入寄生电容的校正电路
US6559787B1 (en) Apparatus for reducing charge kickback in a dynamic comparator
US20160105193A1 (en) Analog-to-digital converter probe for medical diagnosis and medical diagnosis system
CN111697934A (zh) 一种具有低失调特点的抗辐照加固比较器电路
TWI734544B (zh) 連續逼近暫存式類比數位轉換器與相關的控制方法
Chen et al. An area-efficient 55 nm 10-bit 1-MS/s SAR ADC for battery voltage measurement
Elkafrawy et al. A high resolution transimpedance amplifier for use in a 10-bit 200 MS/s current mode SAR ADC
Wang et al. Design of a column-parallel SAR/SS two-step hybrid ADC for sensor arrays
US11381207B2 (en) Apparatus and method for an analog to digital converter
CN113726314B (zh) 一种高精度快速比较器及其设计方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant