KR20150009185A - 커패시터-저항 하이브리드 dac를 이용한 sar adc - Google Patents

커패시터-저항 하이브리드 dac를 이용한 sar adc Download PDF

Info

Publication number
KR20150009185A
KR20150009185A KR1020130083327A KR20130083327A KR20150009185A KR 20150009185 A KR20150009185 A KR 20150009185A KR 1020130083327 A KR1020130083327 A KR 1020130083327A KR 20130083327 A KR20130083327 A KR 20130083327A KR 20150009185 A KR20150009185 A KR 20150009185A
Authority
KR
South Korea
Prior art keywords
capacitor
bits
sar adc
reference voltage
bit
Prior art date
Application number
KR1020130083327A
Other languages
English (en)
Other versions
KR101512098B1 (ko
Inventor
이승훈
김용민
신용진
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR20130083327A priority Critical patent/KR101512098B1/ko
Publication of KR20150009185A publication Critical patent/KR20150009185A/ko
Application granted granted Critical
Publication of KR101512098B1 publication Critical patent/KR101512098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 SAR ADC에 관한 것으로서 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며, 저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정하는 것을 특징으로 함으로써, 커패시터-저항 하이브리드 DAC 내 요구되는 커패시터의 수를 최소화하여 전체 SAR ADC의 면적 및 전력소모를 최소화시킬 수 있다.

Description

커패시터-저항 하이브리드 DAC를 이용한 SAR ADC {SAR ADC using C-R hybrid DAC}
본 발명은 SAR ADC에 관한 것으로서, 커패시터-저항 하이브리드 DAC를 이용하여 입력신호를 처리하는 SAR ADC 및 상기 SAR ADC를 포함하는 센서 응용 장치에 관한 것이다.
기존의 12비트 이상의 해상도가 요구되는 ADC 응용분야에는 파이프라인 (pipeline), 알고리즈믹 (algorithmic), 델타-시그마 (delta-sigma) 및 SAR ADC가 일반적으로 사용되었다. 그러나 최근 100nm 이하의 나노미터 공정이 발달함에 따라 파이프라인, 알고리즈믹 및 델타-시그마 ADC를 구성하는 핵심 블록인 증폭기의 경우 MOS 트랜지스터의 채널 길이가 짧아져 요구되는 해상도를 만족하는 높은 전압이득을 얻기가 어려워졌다. 또한, 사용 가능한 전원전압이 낮아짐으로 인해 MOS 트랜지스터가 포화 영역에서 안정적으로 동작할 수 있는 범위가 줄어드는 등 설계 시 많은 제약이 발생하고 있다.
그 반면, 디지털 회로 기반의 SAR ADC의 경우, 공정의 발달로 인해 사용할 수 있는 최소 커패시터의 크기가 감소함에 따라 SAR ADC에서 가장 큰 면적을 차지하는 D/A 변환기 (digital-to-analog converter : DAC)의 면적을 줄일 수 있으며, 커패시터의 충전 및 방전에 의한 전력소모 역시 줄일 수 있다. 또한, MOS 트랜지스터의 차단주파수 증가로 인해 SAR 논리 회로의 동작속도가 향상되었으며, 사용 가능한 전원전압이 감소함에 따라 디지털 회로에서 소모하는 전력 또한 급격히 감소하는 등 공정의 발달에 따른 경쟁력이 향상되어 최근 SAR ADC에 대한 연구가 활발히 진행되고 있다. 이와 같이 SAR ADC는 나노미터 공정으로 갈수록 경쟁력이 향상되고 있지만, 이를 0.11um 이상의 CMOS 공정으로 제작할 경우 공정에서 제공하는 최소 커패시터 크기 한계 등으로 인해 전체 SAR ADC의 면적과 소모전력이 증가하는 경향이 있다.
본 발명의 일 실시예에 따른 SAR ADC는 "오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기(출원번호: KR10-2009-0129043)" 및 "병렬접속된 비교기를 내장한 파이프라인 SAR방식의 ADC(출원번호: KR10-1995-0026419)" 등의 선행기술에 언급된 SAR ADC와 같이, A/D 변환에 사용된다.
본 발명이 해결하고자 하는 첫 번째 과제는 커패시터-저항 하이브리드 DAC를 이용하여 입력신호를 처리하는 SAR ADC를 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는 저항 열을 이용하는 커패시터-저항 하이브리드 DAC를 제공하는 것이다.
본 발명이 해결하고자 하는 세 번째 과제는 커패시터-저항 하이브리드 DAC를 이용하여 입력신호를 처리하는 SAR ADC를 포함하는 센서 응용 장치를 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 해결하기 위하여, 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며, 저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정하는 것을 특징으로 하는 SAR ADC를 제공한다.
본 발명의 일 실시예에 의하면, 상기 샘플링 커패시터의 절반은 상기 샘플링 커패시터 중 가장 용량이 큰 커패시터인 것을 특징으로 하는 SAR ADC일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 커패시터 열들에 의해 샘플링된 신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정하거나, 상기 커패시터 열의 2단계 구조는 상위비트 7비트와 하위비트 5비트로 형성되는 것을 특징으로 하는 SAR ADC일 수 있다.
본 발명의 다른 실시예에 의하면, 비교기에 오프셋 제거 커패시터를 이용하여 오프셋을 제거하고, 상기 비교기는 2단 프리앰프를 이용하고, 오프셋 제거 커패시터를 이용하여 상기 2단 프리앰프 중 첫 번째 단의 프리앰프에서 상기 오프셋을 제거하는 것을 특징으로 하는 SAR ADC일 수 있다.
본 발명의 다른 실시예에 의하면, 기준전류 및 전압 회로를 온 칩으로 형성하고, 3비트의 디지털 코드 조합을 이용하여 상기 기준전류를 보정하는 것을 특징으로 하는 SAR ADC일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되고, 상기 4 개의 저항은 5비트 이하의 정합 정확도만이 요구되거나, 상기 SAR ADC는 시스템 온 칩으로 형성하는 것을 특징으로 하는 SAR ADC일 수 있다.
본 발명은 상기 두 번째 과제를 해결하기 위하여, 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며, 저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정하는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC를 제공한다.
본 발명은 상기 세 번째 과제를 해결하기 위하여, 상기 SAR ADC를 포함하는 센서 응용 장치를 제공한다.
본 발명에 따르면, 최대 커패시터의 크기를 줄일 수 있는바, 면적 및 전력소모를 최소화시킬 수 있다. 또한, 커패시터 충전 및 방전에 의한 전력소모를 크게 줄일 수 있다. 나아가, SAR ADC 내 비교기에 적용한 오프셋 제거 기법을 통해 비교기의 오프셋이 전체 ADC에 미치는 영향을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 SAR ADC를 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 커패시터-저항 하이브리드 DAC을 도시한 것이다.
도 3은 본 발명의 실시예에 따른 SAR ADC의 저항 열의 저항 간 부정합에 의해 발생한 절반 크기의 기준전압 오차를 도시한 것이다.
도 4는 본 발명의 실시예에 따른 SAR ADC의 비교기 오프셋 제거를 도시한 것이다.
도 5는 본 발명의 실시예에 따른 SAR ADC의 온도 및 전원전압에 독립적인 저전력 온-칩 기준전류 및 전압 회로를 도시한 것이다.
도 6은 본 발명의 실시예에 따른 온-칩으로 형성된 SAR ADC를 도시한 것이다.
도 7은 본 발명의 실시예에 따른 SAR ADC의 측정된 DNL 및 INL이다.
도 8은 본 발명의 실시예에 따른 SAR ADC의 측정된 FFT 스펙트럼이다.
도 9는 본 발명의 실시예에 따른 SAR ADC의 측정된 동작속도 및 입력주파수에 따라 측정된 SFDR 및 SNDR이다.
도 10은 본 발명의 실시예에 따른 SAR ADC의 단일 전원전압에 따라 측정된 SFDR 및 SNDR이다.
본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.
본 발명의 일 실시예에 따른 SAR ADC는 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며, 저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 일 실시예에 따른 SAR ADC는 면적 및 전력소모를 최소화하기 위한 디지털 회로 기반의 SAR(successive approximation register, 연속근사 레지스터) 구조의 ADC이다. 12비트 10MS/s 2.4mW 0.11um CMOS SAR ADC 사양을 가질 수 있다.
SAR ADC는 나노미터 공정으로 갈수록 경쟁력이 향상되고 있지만, 이를 0.11um 이상의 CMOS 공정으로 제작할 경우 공정에서 제공하는 최소 커패시터 크기 한계 등으로 인해 전체 SAR ADC의 면적과 소모전력이 증가하는 경향이 있다. 이런 한계를 극복하기 위해 본 발명의 일 실시예에 따른 SAR ADC는 분리 가중치 커패시터(CA)를 이용한 DAC 구조, 공통모드전압(VCM) 기반의 스위칭 기법, 및 간단한 저항 열을 사용하여 요구되는 커패시터-저항 하이브리드 DAC 커패시터의 수를 줄이는 기법을 사용한다. 또한, D flip-flop 기반의 SAR 논리 회로에서 일부 회로를 작은 숫자의 소자를 사용하는 SR 래치로 대체하여 디지털 회로를 최적화하며, 이를 통해 면적과 소모되는 전력을 최소화한다. 비교기의 첫 번째 프리앰프에는 오프셋 제거 기법을 적용하여 비교기 오프셋이 전체 시스템에 미치는 영향이 최소가 되도록 설계하며, 기준전류 및 전압 회로를 온-칩으로 집적하여 다양한 SoC 시스템에 응용이 가능하도록 한다.
도 1은 본 발명의 일 실시예에 따른 SAR ADC를 도시한 것이다.
본 발명의 일 실시예에 따른 SAR ADC는 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며, 저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정한다. 상기 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되고, 상기 4 개의 저항은 5비트 이하의 정합 정확도만이 요구된다. 상기 커패시터 열의 2단계 구조는 상위비트 7비트와 하위비트 5비트로 형성될 수 있다. 상기 커패시터 열들에 의해 샘플링된 신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정하며, 비교기에 오프셋 제거 커패시터를 이용하여 오프셋을 제거한다. 상기 비교기는 2단 프리앰프를 이용하고, 오프셋 제거 커패시터를 이용하여 상기 2단 프리앰프 중 첫 번째 단의 프리앰프에서 상기 오프셋을 제거할 수 있고, 기준전류 및 전압 회로를 온 칩으로 형성하고, 3비트의 디지털 코드 조합을 이용하여 상기 기준전류를 보정할 수 있다. 상기 SAR ADC는 시스템 온 칩으로 형성할 수 있다.
본 발명의 일 실시예에 따른 SAR ADC는 핵심 블록인 커패시터-저항 하이브리드 DAC에는 분리 가중치 커패시터(CA)를 이용한 2단계 (7b-5b) 커패시터 열 구조를 사용하는 동시에 공통모드전압(VCM) 기반의 스위칭 기법을 적용하고, 간단한 저항 열로부터 생성된 절반 크기의 기준전압을 통해 최하위 비트를 결정함으로써 면적 및 전력소모를 최소화하였다. 입력 샘플링 스위치에는 1.6VP -P의 넓은 범위의 입력신호를 왜곡 없이 처리하기 위해 온-칩 게이트-부트스트래핑 회로를 사용하였다. 비교기는 첫 번째 프리앰프에 오프셋 제거기법을 적용하여 비교기 오프셋이 전체 ADC 시스템에 미치는 영향을 줄였으며, 디지털 로직은 최적화하여 면적 및 전력소모를 감소시켰다. 또한, 기준전류 및 전압 회로를 온-칩으로 집적하여 아날로그 블록에 기준전류 및 전압을 안정적으로 공급하는 동시에 3비트의 디지털 코드 조합에 의해 기준전류 보정이 가능하도록 하였으며, 시스템 응용에 따라 외부에서 인가하는 기준전압을 선택적으로 사용할 수 있도록 하였다. 상기 특성에 따라 본 발명의 일 실시예에 따른 SAR ADC는 12비트 10MS/s의 해상도 및 처리속도 사양을 가지면서 면적 및 전력소모를 최소화할 수 있다.
이하, 도면을 참조하여 상기 SAR ADC에 적용된 구성들을 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 커패시터-저항 하이브리드 DAC을 도시한 것이다.
본 발명의 일 실시예에 따른 커패시터-저항 하이브리드 DAC는 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며, 저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정한다. 상기 커패시터에 의해 샘플링된 신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정하고, 상기 샘플링 커패시터의 2단계 구조는 상위비트 7비트와 하위비트 5비트로 형성될 수 있으며, 상기 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되고, 상기 4 개의 저항은 5비트 이하의 정합 정확도만이 요구된다. 도 1의 SAR ADC에 적용되는 커패시터-저항 하이브리드 DAC는 도 2와 같다. 면적과 전력소모를 줄이기 위해 도 2와 같이 분리 가중치 커패시터(CA)를 사용한 2단계 (7b-5b) 구조 및 공통모드전압(VCM) 기반의 스위칭 기법을 적용하여 최상위 비트를 결정하는 가장 큰 커패시터 (26CU)를 제거하며, 간단한 저항 열을 통해 생성된 절반 크기의 기준전압을 사용하여 최하위 비트를 결정함으로써 추가적으로 하위 커패시터 열의 24CU를 제거하였다.
분리 가중치 커패시터(CA)를 사용한 2단계 (7b-5b) 구조의 경우, 분리 가중치 커패시터(CA)의 우측 상위 커패시터 열에서 상위 7비트를 결정하고, 분리 가중치 커패시터(CA)의 좌측 하위 커패시터 열에서 하위 5비트를 결정한다. 상하 비트를 각각 6비트씩 정할 경우, 면적이 더욱 감소할 수 있으나, 하위 커패시터 열의 증가한 기생 커패시터에 의해 전체 ADC의 성능이 감소할 수 있다. 따라서, 상기 SAR ADC는 면적 및 하위 커패시터 열의 기생 커패시터 성분을 고려하여 12비트 해상도에서 최적화된 7비트-5비트 2단계 구조를 결정한다.이때 분리 가중치 커패시터(CA)의 크기는 단위 커패시터(CU)의 크기의 1.0667배이므로 커패시터 간의 부정합이 발생할 수 있으나, 커패시터 간 정합을 고려한 레이아웃 기법을 적용하여 분리 가중치 커패시터(CA) 부정합을 최소화할 수 있다. 상기 2단계 (7b-5b) 구조를 이용함으로써, 기존의 이중 가중치 커패시터를 사용한 구조에 비해 최대 커패시터 크기를 211CU에서 25CU로 크게 줄일 수 있다.
또한, DAC의 면적을 최소화하기 위하여 공통모드전압(VCM) 기반의 스위칭 기법을 이용하였다. 기존, set-and-down 스위칭 기법은 입력신호를 샘플링한 뒤 추가적인 스위칭 없이 최상위 비트를 결정할 수 있어 최상위 비트를 결정하는 커패시터를 제거할 수 있다. 그러나 비교기 입력단으로 입력신호를 샘플링하기 때문에 비교기 입력단 공통모드전압(VCM)이 디지털 변환을 수행하는 동안 계속해서 변화하고, 입력신호에 의존적인 전하 피드스루 현상이 발생하여 ADC 성능이 저하된다. 이에 반해, 공통모드전압(VCM) 기반의 스위칭 기법은 입력신호를 커패시터의 bottom plate를 통해서 샘플링하기 때문에 디지털 변환을 수행하는 동안 비교기의 입력단 공통모드전압(VCM) 변화에 따른 성능저하가 발생하지 않으며, 샘플링된 입력신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정함으로써 최상위 비트를 결정하는 커패시터를 제거할 수 있다. 전력소모 측면에서도 공통모드전압(VCM)을 기준으로 스위칭하기 때문에 커패시터 양단의 전압 변화가 절반으로 줄어들어 커패시터-저항 하이브리드 DAC의 전력소모가 set-and-down 스위칭 기법 대비 약 30% 감소한다.
나아가, 4개의 저항으로 구성된 간단한 저항 열을 통해 추가적으로 5비트 하위 커패시터 열의 가장 큰 커패시터 (24CU)를 제거하였다. 기존 SAR ADC의 경우, 스위치 S0에 연결된 단위 커패시터 (CU)의 bottom plate는 디지털 변환을 수행하는 동안 항상 공통모드전압(VCM)에 연결된다. 이에 대해, 4개의 저항을 통해 생성된 절반 크기의 기준전압을 스위치 S0에 연결된 단위 커패시터(CU)의 bottom plate에 인가하여 최하위 비트를 결정함으로써 하위 커패시터 열에 사용되는 24CU를 제거하여 커패시터-저항 하이브리드 DAC의 면적 및 전력소모를 줄였다.
상기와 같이, 다양한 회로설계 기법을 적용하여 커패시터-저항 하이브리드 DAC에서 사용되는 단위 커패시터(CU)의 개수를 최소화하였으며, 표 1은 기존의 보고된 유사 해상도의 SAR ADC와 비교한 결과이다. 표 1에 비교되어 있는 DAC에서 사용되는 단위 커패시터(CU)의 개수는 차동 구조의 DAC 중 절반인 단일 구조의 DAC 내 단위 커패시터(CU) 개수이며, 분리 가중치 커패시터(CA)의 경우 하나의 단위 커패시터(CU)로 계산하였다. 본 비교를 통해 본 발명의 일 실시예에 따른 SAR ADC가 11비트 및 12비트의 해상도에서 타 논문에 비해 매우 적은 수의 커패시터를 사용한다는 것을 확인할 수 있다.
Figure pat00001
도 3은 본 발명의 실시예에 따른 SAR ADC의 저항 열의 저항 간 부정합에 의해 발생한 절반 크기의 기준전압의 최대 오차를 도시한 것이다.
본 발명의 실시예에 따른 SAR ADC의 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되고, 상기 4 개의 저항은 5비트 이하의 정합 정확도만이 요구된다.
보다 구체적으로, 본 발명의 실시예에 따른 SAR ADC에서 사용되는 절반 크기의 기준전압은 4개의 저항으로 구성된 저항 열에 의해 생성되며, 최하위 비트를 결정하기 위해 커패시터-저항 하이브리드 DAC 블록에 공급된다. 이때, 부정확한 etching 등과 같은 공정상의 한계로 인해 저항 간의 부정합 문제가 발생하며, 이로 인해 저항 열에 의해 생성된 절반 크기의 기준전압에 오차가 발생할 수 있다. 도 3(a) 및 (b)는 매틀랩 모델링을 통해 저항 간 부정합에 의해 발생한 절반 크기의 기준전압 오차가 최대로 발생한 경우를 나타내며, 이때 생성된 저항 간 부정합 인자 α를 포함한 절반 크기의 기준전압은 다음 수학식1 및 2와 같다.
Figure pat00002
Figure pat00003
수학식 1 및 2에서 저항 간 부정합에 의해 절반 크기의 기준전압에 발생하는 오차 (VERROR)는 다음 수학식 3과 같이 나타낼 수 있다. 한편, 수학식 4는 수학식 3의 오차 (VERROR)를 포함한 최하위 비트 결정 과정의 커패시터-저항 하이브리드 DAC 출력전압을 나타낸다.
Figure pat00004
Figure pat00005
수학식 4로부터 오차(VERROR)는 최종 커패시터-저항 하이브리드 DAC 출력전압에서 1/210 만큼 감쇄되며, 이를 통해 12비트 SAR ADC에 요구되는 성능을 얻기 위해서는 최종 DAC 출력전압에 발생한 오차 VERROR/210가 1/2LSB 이내여야 하므로, 저항 간 3비트의 낮은 정합 정확도만이 요구된다. 저항 간 정합 정확도에 따른 전체 SAR ADC의 성능변화를 모의실험한 결과 12비트 SAR ADC의 성능을 얻기 위해서는 저항 간 5비트의 낮은 정합 정확도만이 요구되며, 따라서 저항 간 정합을 위한 추가적인 보정 기법은 일절 적용하지 않았다.
도 4는 본 발명의 실시예에 따른 SAR ADC 내 비교기의 오프셋 제거를 도시한 것이다.
본 발명의 실시예에 따른 SAR ADC는 비교기에 오프셋 제거 커패시터를 이용하여 오프셋을 제거할 수 있고, 상기 비교기는 2단 프리앰프를 이용하고, 오프셋 제거 커패시터를 이용하여 상기 2단 프리앰프 중 첫 번째 단의 프리앰프에서 상기 오프셋을 제거할 수 있다.
보다 구체적으로, 비교기의 전력소모를 최소화하기 위해 프리앰프 없이 래치만으로 구성된 비교기를 사용할 수 있다. 그러나 사용하는 공정에 따라 프리앰프가 없을 경우 래치의 오프셋 전압에 의해 정상적인 입력신호 범위에 상응하는 전체 디지털 코드를 출력하지 못할 수 있으며, 동일한 ADC가 여러 채널로 사용되는 응용분야에서는 각 ADC의 오프셋에 의해 전체 시스템의 성능저하가 발생한다. 또한, 래치회로가 동작하는 동안 래치 출력변화에 의한 일부 글리치 신호가 커패시터-저항 하이브리드 DAC으로 유입되는 킥-백 현상에 의해 커패시터-저항 하이브리드 DAC 정착신호에도 영향을 줄 수 있다. 프리앰프 없이 래치로만 구성된 비교기의 경우 추가적인 보정 기법을 통해 오프셋을 최소화할 수 있으나, 추가적인 보정 기법에 의해 회로의 복잡도 및 보정 회로에서 소모전력 및 면적이 증가한다. 본 발명의 실시예에 따른 SAR ADC의 비교기 회로도는 도 4와 같다. 12비트 해상도에서 프리앰프 및 래치 오프셋을 고려하여 오프셋에 의한 영향이 최소가 되도록 2단 프리앰프를 사용하며, 첫 번째 프리앰프에는 오프셋 제거 기법을 적용하여 오프셋에 의한 영향을 줄였다. 그 반면에 두 번째 프리앰프의 오프셋은 비교기 입력 단에서 볼 때, 오프셋이 첫 번째 프리앰프의 이득으로 나눠지므로 시스템에 주는 영향이 크지 않아 추가적인 오프셋 제거 기법을 적용하지 않았다. 한편, 두 번째 프리앰프 출력 단에는 리셋 스위치를 추가하여 래치 입력을 초기화함으로써 프리앰프의 이전 출력이 현재 출력에 영향을 미치는 것을 방지하였다.
도 5는 본 발명의 실시예에 따른 SAR ADC의 온도 및 전원전압에 독립적인 저전력 온-칩 기준전류 및 전압 회로를 도시한 것이다.
본 발명의 실시예에 따른 SAR ADC의 기준전류 및 전압 회로를 온 칩으로 형성하고, 3비트의 디지털 코드 조합을 이용하여 상기 기준전류를 보정할 수 있다.
보다 구체적으로, 본 발명의 실시예에 따른 SAR ADC는 도 5와 같이 12비트 해상도 및 10MS/s의 동작속도에서 안정적으로 동작하도록 기준전류 및 전압 회로를 온-칩으로 집적함으로써 다양한 SoC 시스템에 응용이 가능하도록 하였다. EXTRF 신호가 low일 경우, 칩 내부에서 생성한 안정적인 기준전압을 회로에 공급하며 EXTRF 신호가 high일 경우, 출력단의 기준전압 노드가 높은 임피던스를 갖도록 설계하여 사용자가 원할 경우 외부에서 인가하는 기준전압을 사용할 수 있도록 하였다. 기준전류(IREF) 블록은 온도와 공급 전원전압의 변화에 독립적인 온-칩 기준전류를 공급하며, 3비트의 IVCN 디지털 코드 조합에 의해 ±30% 이내의 전류 보정이 가능하도록 하였다. 또한, 저전력 시스템 응용을 위한 power off(POFF) 신호에 의해 3uW 이하의 전력을 소모하는 비동작 모드로의 전환이 가능하다.
도 6은 본 발명의 실시예에 따른 온-칩으로 형성된 SAR ADC를 도시한 것이고, 도 7은 본 발명의 실시예에 따른 SAR ADC의 측정된 DNL 및 INL이며, 도 8은 본 발명의 실시예에 따른 SAR ADC의 측정된 FFT 스펙트럼이다.
본 발명의 실시예에 따른 온-칩으로 형성된 SAR ADC는 12비트 10MS/s SAR ADC는 0.11um CMOS 공정으로 제작되었으며, 1.1V의 단일 전원전압을 사용한다. 실제 제작된 ADC의 전체 칩 사진은 도 6과 같고, 칩 면적은 0.34mm2을 차지한다. 측정된 시제품 ADC의 differential non-linearity (DNL) 및 integral non-linearity (INL)는 도 7과 같이 12비트 해상도에서 각각 최대 1.50LSB, 1.93LSB 수준을 보인다. 도 8은 시제품 ADC의 신호 스펙트럼을 보여주고 있으며, 1MHz의 입력주파수 및 10MS/s의 샘플링속도에서 측정된 signal-to-noise-and-distortion ratio (SNDR)와 spurious-free dynamic range (SFDR)는 각각 62.2dB와 71.9dB이다.
도 9는 본 발명의 실시예에 따른 SAR ADC의 측정된 동작속도 및 입력주파수에 따라 측정된 SFDR 및 SNDR이다.
도 9는 제안하는 도 6의 SAR ADC의 샘플링 및 입력주파수에 따라 측정된 동적성능을 보여준다. 도 9(a)는 시제품 SAR ADC의 신호 샘플링 속도가 10MS/s까지 변화할 때, 1MHz의 주파수를 갖는 차동 입력신호를 인가함에 따라 측정된 SNDR 및 SFDR의 성능 변화를 나타내며, 10MS/s의 동작속도에서 SNDR 및 SFDR은 각각 62.2dB 및 71.9dB를 나타낸다. 도 9(b)는 10MS/s의 동작속도에서 입력주파수를 증가시킬 때의 SNDR 및 SFDR이며, Nyquist 주파수의 2배인 10MHz까지 입력신호를 인가할 때 측정된 SNDR 및 SFDR은 각각 61.6dB 및 71.4dB 이상 유지된다. 또한, 1.1V의 단일 전원전압 및 10MS/s의 동작속도에서 전체 ADC의 전력소모는 2.4mW이고, 기준전류 및 전압 회로와 공통모드전압(VCM) 발생기 회로 블록을 제외한 전체 회로의 전력소모는 1.4mW이다.
도 10은 본 발명의 실시예에 따른 SAR ADC의 단일 전원전압에 따라 측정된 SFDR 및 SNDR이다.
도 10은 제안하는 도 6의 SAR ADC에서 단일 전원전압을 1.2V에서 0.8V까지 낮추어 감에 따라 측정된 동적성능을 보여주며, 10MS/s 동작속도 및 1MHz 입력주파수에서 1.0V의 단일 전원전압까지 성능저하가 거의 발생하지 않는다. 또한, 0.8V의 단일 전원전압까지 SNDR 및 SFDR은 각각 60.2dB 및 66.0dB 이상 유지되며, 0.8V의 단일 전원전압 및 10MS/s의 동작속도에서 전체 ADC의 전력소모는 온-칩 기준전류 및 전압 회로 포함하여 1.55mW이다.
도 6의 SAR ADC의 주요 성능 측정결과는 표 2에 요약하였다.
Figure pat00006
또한, 도 6의 SAR ADC의 수학식 5와 같이 정의된 figure of merit (FoM) 성능은 231fJ/conversion-step이며, 표 3에 기존의 발표된 12비트 해상도의 SAR ADC와 성능을 비교하였다
Figure pat00007
Figure pat00008
본 발명의 일 실시예에 따른 센서 응용 장치는 상기 SAR ADC를 포함할 수 있다. 상기 SAR ADC에 의해 입력된 전기적 아날로그 신호를 디지털 정보로 변환한다. 상기 센서 응용 장치는 다양한 터치 스크린에 사용될 수 있다.

Claims (13)

  1. 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며,
    저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정하는 것을 특징으로 하는 SAR ADC.
  2. 제 1 항에 있어서,
    상기 커패시터 열들에 의해 샘플링된 신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정하는 것을 특징으로 하는 SAR ADC.
  3. 제 1 항에 있어서,
    상기 커패시터 열의 2단계 구조는 상위비트 7비트와 하위비트 5비트로 형성되는 것을 특징으로 하는 SAR ADC.
  4. 제 1 항에 있어서,
    비교기에 오프셋 제거 커패시터를 이용하여 오프셋을 제거하는 것을 특징으로 하는 SAR ADC.
  5. 제 4 항에 있어서,
    상기 비교기는 2단 프리앰프를 이용하고, 오프셋 제거 커패시터를 이용하여 상기 2단 프리앰프 중 첫 번째 단의 프리앰프에서 상기 오프셋을 제거하는 것을 특징으로 하는 SAR ADC.
  6. 제 1 항에 있어서,
    기준전류 및 전압 회로를 온 칩으로 형성하고, 3비트의 디지털 코드 조합을 이용하여 상기 기준전류를 보정하는 것을 특징으로 하는 SAR ADC.
  7. 제 1 항에 있어서,
    상기 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되고,
    상기 4 개의 저항은 5비트 이하의 정합 정확도만이 요구되는 것을 특징으로 하는 SAR ADC.
  8. 제 1 항에 있어서,
    상기 SAR ADC는 시스템 온 칩으로 형성하는 것을 특징으로 하는 SAR ADC.
  9. 제 1 항 내지 제 8 항 중 어느 한 항의 SAR ADC를 포함하는 센서 응용 장치.
  10. 분리 가중치 커패시터(CA)를 이용하여 상위비트를 결정하기 위한 상위 커패시터 열과 하위비트를 결정하기 위한 하위 커패시터 열의 2단계 구조로 형성하며,
    저항 열을 이용하여 절반 크기의 기준전압을 생성하고, 상기 절반 크기의 기준전압을 이용하여 최하위 비트를 결정하는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC.
  11. 제 10 항에 있어서,상기 커패시터 열들에 의해 샘플링된 신호를 공통모드전압(VCM)과 직접 비교하여 최상위 비트를 결정하는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC.
  12. 제 10 항에 있어서,
    상기 커패시터 열의 2단계 구조는 상위비트 7비트와 하위비트 5비트로 형성되는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC.
  13. 제 10 항에 있어서,
    상기 저항 열은 상기 기준전압에 동일한 크기의 저항 4 개를 직렬로 연결하여 형성되고,
    상기 4 개의 저항은 5비트 이하의 정합 정확도만이 요구되는 것을 특징으로 하는 커패시터-저항 하이브리드 DAC.
KR20130083327A 2013-07-16 2013-07-16 커패시터-저항 하이브리드 dac를 이용한 sar adc KR101512098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130083327A KR101512098B1 (ko) 2013-07-16 2013-07-16 커패시터-저항 하이브리드 dac를 이용한 sar adc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130083327A KR101512098B1 (ko) 2013-07-16 2013-07-16 커패시터-저항 하이브리드 dac를 이용한 sar adc

Publications (2)

Publication Number Publication Date
KR20150009185A true KR20150009185A (ko) 2015-01-26
KR101512098B1 KR101512098B1 (ko) 2015-04-14

Family

ID=52572484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130083327A KR101512098B1 (ko) 2013-07-16 2013-07-16 커패시터-저항 하이브리드 dac를 이용한 sar adc

Country Status (1)

Country Link
KR (1) KR101512098B1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672875B1 (ko) * 2015-08-24 2016-11-07 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
KR101686217B1 (ko) * 2016-02-23 2016-12-13 서강대학교산학협력단 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
KR101725833B1 (ko) * 2016-05-20 2017-04-11 인하대학교 산학협력단 10비트 축차 비교형 아날로그 디지털 변환기
KR20180122235A (ko) * 2017-05-02 2018-11-12 에스케이하이닉스 주식회사 연속적인 근사 레지스터 아날로그 디지털 변환 장치
CN110086465A (zh) * 2019-04-15 2019-08-02 珠海泰芯半导体有限公司 一种开关电路及电容电阻混合型sar adc
WO2020103637A1 (zh) * 2018-11-23 2020-05-28 深圳锐越微技术有限公司 参考电压控制电路和模数转换器
KR102142083B1 (ko) * 2019-01-16 2020-08-07 (주)세미솔루션 초 저전력 아날로그-디지털 변환기
KR20200095587A (ko) * 2019-01-16 2020-08-11 (주)세미솔루션 초 저전력 및 와이드 레인지 입력 방식의 아날로그-디지털 변환기
KR20200106119A (ko) * 2019-02-27 2020-09-11 삼성전자주식회사 아날로그 디지털 변환기
KR20210026992A (ko) * 2019-08-30 2021-03-10 서울과학기술대학교 산학협력단 아날로그 신호를 복수의 비트의 디지털 정보로 변환하는 방법
CN114221662A (zh) * 2022-02-23 2022-03-22 微龛(广州)半导体有限公司 逐次逼近型模数转换器
WO2022145509A1 (ko) * 2020-12-29 2022-07-07 한국전자기술연구원 씨모스 이미지 센서 시스템의 아날로그디지털 변환기 개수 저감을 위한 픽셀 파티셔닝 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810490B1 (ko) * 2016-09-22 2017-12-20 충북대학교 산학협력단 기본 크기의 브릿지 커패시터를 가진 분리형 연속 근사 아날로그 디지털 변환기 및 이의 동작 방법
KR101834975B1 (ko) * 2017-03-08 2018-04-20 충북대학교 산학협력단 분리형 단조 연속 근사 아날로그 디지털 변환기
KR101879328B1 (ko) * 2017-03-08 2018-07-18 충북대학교 산학협력단 이중 분리형 단조 연속 근사 아날로그 디지털 변환기
KR20220032682A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 아날로그 디지털 변환 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
KR101201892B1 (ko) * 2009-08-07 2012-11-16 한국전자통신연구원 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기
JP2011199443A (ja) 2010-03-18 2011-10-06 Fujitsu Semiconductor Ltd 逐次比較型ａ／ｄコンバータ、および逐次比較型ａ／ｄコンバータの比較時間検出方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672875B1 (ko) * 2015-08-24 2016-11-07 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
KR101686217B1 (ko) * 2016-02-23 2016-12-13 서강대학교산학협력단 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
KR101725833B1 (ko) * 2016-05-20 2017-04-11 인하대학교 산학협력단 10비트 축차 비교형 아날로그 디지털 변환기
KR20180122235A (ko) * 2017-05-02 2018-11-12 에스케이하이닉스 주식회사 연속적인 근사 레지스터 아날로그 디지털 변환 장치
US11342931B2 (en) 2018-11-23 2022-05-24 Radiawave Technologies Co., Ltd. Reference voltage controlling circuit and analog-to-digital converter
WO2020103637A1 (zh) * 2018-11-23 2020-05-28 深圳锐越微技术有限公司 参考电压控制电路和模数转换器
KR102142083B1 (ko) * 2019-01-16 2020-08-07 (주)세미솔루션 초 저전력 아날로그-디지털 변환기
KR20200095587A (ko) * 2019-01-16 2020-08-11 (주)세미솔루션 초 저전력 및 와이드 레인지 입력 방식의 아날로그-디지털 변환기
KR20200106119A (ko) * 2019-02-27 2020-09-11 삼성전자주식회사 아날로그 디지털 변환기
CN110086465A (zh) * 2019-04-15 2019-08-02 珠海泰芯半导体有限公司 一种开关电路及电容电阻混合型sar adc
KR20210026992A (ko) * 2019-08-30 2021-03-10 서울과학기술대학교 산학협력단 아날로그 신호를 복수의 비트의 디지털 정보로 변환하는 방법
WO2022145509A1 (ko) * 2020-12-29 2022-07-07 한국전자기술연구원 씨모스 이미지 센서 시스템의 아날로그디지털 변환기 개수 저감을 위한 픽셀 파티셔닝 방법
CN114221662A (zh) * 2022-02-23 2022-03-22 微龛(广州)半导体有限公司 逐次逼近型模数转换器

Also Published As

Publication number Publication date
KR101512098B1 (ko) 2015-04-14

Similar Documents

Publication Publication Date Title
KR101512098B1 (ko) 커패시터-저항 하이브리드 dac를 이용한 sar adc
Kapusta et al. A 14b 80 ms/s sar adc with 73.6 db sndr in 65 nm cmos
Li et al. A 1.8-V 22-mW 10-bit 30-MS/s pipelined CMOS ADC for low-power subsampling applications
Liu et al. A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure
Zhang et al. A 0.8–1.2 V 10–50 MS/s 13-bit subranging pipelined-SAR ADC using a temperature-insensitive time-based amplifier
Chan et al. 60-dB SNDR 100-MS/s SAR ADCs with threshold reconfigurable reference error calibration
Cho et al. A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique
Tang et al. Low-power SAR ADC design: Overview and survey of state-of-the-art techniques
EP3537609B1 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
Martens et al. A 69-dB SNDR 300-MS/s two-time interleaved pipelined SAR ADC in 16-nm CMOS FinFET with capacitive reference stabilization
KR20180122235A (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
Lee et al. A 100-nW 9.1-ENOB 20-kS/s SAR ADC for portable pulse oximeter
Hsieh et al. A 0.3-V 0.705-fJ/conversion-step 10-bit SAR ADC with a shifted monotonic switching procedure in 90-nm CMOS
Xing et al. Seven-bit 700-MS/s Four-Way Time-Interleaved SAR ADC With Partial $ V_ {\mathrm {cm}} $-Based Switching
Moon et al. A 9.1-ENOB 6-mW 10-bit 500-MS/s pipelined-SAR ADC with current-mode residue processing in 28-nm CMOS
Kuramochi et al. A 0.05-mm 2 110-μW 10-b self-calibrating successive approximation ADC core in 0.18-μm CMOS
Yuan et al. An interpolation-based calibration architecture for pipeline ADC with nonlinear error
KR101686217B1 (ko) 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
Jun et al. IC Design of 2Ms/s 10-bit SAR ADC with Low Power
Li et al. High-resolution and high-speed integrated cmos ad converters for low-power applications
Chen et al. Design techniques for 1.5-V low-power CMOS current-mode cyclic analog-to-digital converters
Dai et al. A 10-bit 2.5-MS/s SAR ADC with 60.46 dB SNDR in 0.13-μm CMOS technology
Gu et al. An 11-bit 22-MS/s 0.6 mW SAR ADC with parasitic capacitance compensation
Momeni et al. Shifting the sampled input signal in successive approximation register analog‐to‐digital converters to reduce the digital‐to‐analog converter switching energy and area
Liechti et al. A 1.8 V 12-bit 230-MS/s pipeline ADC in 0.18 μm CMOS technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 5