CN109104193A - 一种逐次逼近型模数转换电路及其运行方法 - Google Patents

Abstract

本发明涉及一种逐次逼近型模数转换电路，包括：缓冲器，其用于缓冲比较器输入电压；比较器开关，其将缓冲器的输出端与比较器的输入端连接；比较器，其第一输入端和第二输入端与比较器开关连接，并且其第二输入端与采样及转换电路连接；采样及转换电路，其被配置为在采样阶段对输入模拟电压进行采样并且在转换阶段将经采样的模拟电压转换成相应数字；以及缓冲器控制器，其被配置为控制缓冲器，使得缓冲器至少在转换阶段不工作。本发明还涉及一种用于运行逐次逼近型模数转换电路的方法。通过本发明，可以显著降低功耗，使得所述转换器电路可以更好地适用于低功耗应用场景。

Description

一种逐次逼近型模数转换电路及其运行方法

技术领域

本发明总体上涉及模数转换器电路领域，具体而言涉及一种逐次逼近型模数转换电路。此外，本发明还涉及一种用于运行逐次逼近型模数转换电路的方法。

背景技术

逐次逼近型模数转换器(Successive Approximation Register Analog toDigital Converter,SAR ADC)由于与传统模数转换器相比具有较高分辨率、较低功耗和较高转换速度而得到越来越广泛的应用。

然而，现有的逐次逼近型模数转换器仍然具有相当的功耗，不能满足某些低功耗应用场景的需要。

发明内容

从现有技术出发，本发明的任务是提供一种逐次逼近型模数转换电路及其运行方法，通过该电路或该方法，可以显著降低功耗，使得所述转换器电路可以更好地适用于低功耗应用场景。

在本发明的第一方面，该任务通过一种逐次逼近型模数转换电路来解决，该电路包括：

缓冲器，其用于缓冲比较器输入电压；

比较器开关，其将缓冲器的输出端与比较器的输入端连接；

比较器，其第一输入端和第二输入端与比较器开关连接，并且其第二输入端与采样及转换电路连接；

采样及转换电路，其被配置为在采样阶段对输入模拟电压进行采样并且在转换阶段将经采样的模拟电压转换成相应数字；以及

缓冲器控制器，其被配置为控制缓冲器，使得缓冲器至少在转换阶段不工作。

在本发明的一个优选方案中规定，缓冲器为负反馈方式连接的运算放大器，并且所述缓冲器控制器为与门，其中所述与门的两个输入端分别连接采样时钟和转换器使能信号并且所述与门的输出端连接到缓冲器的使能端，其中所述采样时钟在采样阶段为高电平并且在其它阶段为低电平。通过该优选方案，可以简单、低成本地降低功耗，因为门电路具有实现简单、成本低廉、性能可靠等特点。在此应当指出，在其它实施例中，缓冲器可以具有更复杂的结构，其例如对电压进行转换等处理，而且在其它实施例中，缓冲器控制器也可以为其它结构，例如由多个门构成的逻辑电路、ASIC、FPGA等等、如时序控制电路。在最简单的情况下，缓冲器控制器直接将采样时钟连接到缓冲器的使能端(例如缓冲器控制器是一段导线)，使得缓冲器仅仅在采样时钟期间工作，而在其它阶段不工作。

在本发明的另一优选方案中规定，在所述逐次逼近型模数转换电路工作时，所述转换器使能信号一直为高电平。通过该优选方案，可以考虑到转换器是否工作这一情况下才控制缓冲器的开闭。

在本发明的又一优选方案中规定，在缓冲阶段，缓冲器以低输入阻抗和高输出阻抗的方式将比较器输入电压提供给比较器或比较器开关。通过该优选方案，可以获得稳定的电压和提高的电路驱动能力。缓冲器例如可以为电压跟随器。

在本发明的另一优选方案中规定，所述比较器输入电压为共模电压。但是应当指出，在采用差分输入的逐次逼近型模数转换电路中可能不需要共模缓冲器。

在本发明的又一优选方案中规定，缓冲器控制器还被配置为控制缓冲器，使得缓冲器在采样阶段以外都不工作。也就是说，缓冲器仅仅在采样阶段工作，而在其它阶段均不工作。通过该优选方案，可以最大化地降低功率。

在本发明的第二方面，前述任务通过一种用于运行逐次逼近型模数转换电路的方法来解决，该方法包括下列步骤：

由缓冲器在采样阶段期间对比较器输入电压进行缓冲并将经缓冲的比较器输入电压提供给比较器；

由采样及转换电路在采样阶段对输入模拟电压进行采样；

由采样及转换电路在转换阶段将经采样的模拟电压转换成相应数字；以及

由缓冲器控制器控制缓冲器，使得缓冲器至少在转换阶段不工作。

在本发明的一个优选方案中规定，缓冲器为负反馈方式连接的运算放大器，并且所述缓冲器控制器为与门，其中所述与门的两个输入端分别连接采样时钟和转换器使能信号并且所述与门的输出端连接到缓冲器的使能端，该方法还包括步骤：

使所述采样时钟在采样阶段为高电平并且在其它阶段为低电平；以及

使所述转换器使能信号一直为高电平。

本发明至少具有下列有益效果：(1)通过本发明，可以显著降低模数转换器的功耗，这是由于发明人的如下洞察：缓冲器只有在采样阶段才起作用，但是现有模数转换器的缓冲器却一直开启，而缓冲器又是功耗较大的器件，这明显浪费了功耗，因此通过至少在转换阶段关闭缓冲器，可以显著降低模数转换器的整体功耗；(2)本发明的方案实现简单、成本低廉且不必对现有模数转换器作较大改动即可实现本发明的技术效果，因此本发明不仅适用于新研发的模数转换器，而且适用于现有模数转换器。

附图说明

下面结合附图参考具体实施例来进一步阐述本发明。

图1示出了根据本发明的逐次逼近型模数转换器的电路图；以及

图2示出了根据本发明的逐次逼近型模数转换器的时钟及采样时序图。

具体实施方式

应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。

在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。

在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。

在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。

在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。

另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。

图1示出了根据本发明的逐次逼近型模数转换器100的电路图。

本发明基于发明人的如下洞察：通过分析SAR ADC的采样及转换原理发现，缓冲器只在采样阶段才工作，而转换阶段就不需要工作，但现有SAR ADC里的缓冲器却一直开着，由于缓冲器功耗较大，这样会明显浪费功耗，因此通过至少在转换阶段关闭缓冲器，可以显著降低模数转换器的整体功耗。

下面结合具体实施例阐述本发明。

如图1所示，根据本发明逐次逼近型模数转换器100(后面简称“转换器100”)包括缓冲器103，其用于缓冲比较器输入电压并将经缓冲的比较器输入电压提供给比较器105。如图1所示，缓冲器103例如为电压跟随器，其结构为负反馈方式连接的运算放大器。在本实施例中，缓冲器103可以提高驱动能力。在此应当指出，在其它实施例中，缓冲器103可以具有更复杂的结构，其例如可对电压进行转换等处理。比较器输入电压在本实施例中为共模电压VCM，由此比较器开关101为共模开关，但是在其它实施例中、例如采用差分输入的缓冲器的情况下，比较器输入电压也可以不是共模电压。

转换器100还具有比较器开关101，其将缓冲器103的输出端与比较器105的输入端连接。在比较器输入电压为共模电压VCM的情况下，比较器开关101为共模开关。在此，比较器开关101包括两个开关S5、S6，其分别缓冲器103的输出电压连接至比较器104两个输入端之一。比较器开关101例如可以由晶体管、例如CMOS构成。

转换器100还具有比较器105，其第一输入端和第二输入端与比较器开关101连接，并且其第二输入端与采样及转换电路连接102。比较器105例如用于将比较器的正负端电压相比较以确定模数转换的数字值。比较器105例如可以由运放来实现。

转换器100还具有采样及转换电路102，其被配置为在采样阶段对输入模拟电压Vin进行采样并且在转换阶段将经采样的模拟电压转换成相应的数字。采样及转换电路102可以是现有的采样电路，其例如包括比较器105、开关S5、S5、采样及转换电容C0-C4、以及多选开关S0-S4。采样及转换电路102的工作流程如下：在采样阶段，CLK_s为高，比较器开关101(包括S5、S6)闭合，然后多选开关S0-S4开关接到模拟输入电压Vin，这样完成对模拟输入电压Vin的采样；在转换阶段，比较器开关101(S5、S6)断开，多选开关S0-S4根据逐次比较器的结果及相应的SAR ADC的逻辑接到VREF或者GND，这样采样及转换电容C0-C4及S0-S4的组合在转换阶段就相当于一个DAC、即数模转换器。

在此应当指出，在本发明中，采样及转换电路102的划分仅仅是示例性的，在其它实施例中，可以具有不同的定义和划分。例如，在其它实施例中，采样及转换电路102可能包括缓冲器103和/或比较器105。

最后，转换器100还具有缓冲器控制器104、其在本实施例中为与门104，其被配置为控制缓冲器103，使得缓冲器103至少在转换阶段不工作。在其它实施例中，缓冲器控制器104被配置为控制缓冲器103，使得缓冲器103在采样阶段以外的其它阶段都不工作。在此，与门104的两个输入端分别连接采样时钟CLK_s和转换器使能信号ADC_EN并且所述与门的输出端连接到缓冲器的使能端EN，其中所述采样时钟CLK_s在采样阶段为高电平并且在其它阶段为低电平，并且所述转换器使能信号ADC_EN一直为高电平，也就是说，ADC_EN在模数转换器100工作时一直为高电平。

图2为SAR ADC的时钟及采样时序示意图，其中CLK_in是ADC的输入时钟，CLK_S是采样时钟。当CLK_s为高时采样，为低时是转换阶段。比较器在采样阶段不工作，在转换阶段工作。此时的采样时间是两个时钟周期，实际可以是大于0的任意个时钟周期。

通过采用ADC_EN及CLK_s作为与门输入信号并采用与门输出信号作为缓冲器103的使能信号，使得缓冲器只在采样阶段打开，由此能明显降低功耗。由于此结构的逐次逼近型模数转换器的静态功耗主要是缓冲器，而采样阶段相对整个采样加转换阶段来说相对比较短，故采用本发明的方法能显著减小逐次逼近型模数转换器的直流功耗。

本发明至少具有下列有益效果：(1)通过本发明，可以显著降低模数转换器的功耗，这是由于发明人的如下洞察：缓冲器只有在采样阶段才起作用，但是现有模数转换器的缓冲器却一直开启，而缓冲器又是功耗较大的期间，这明显浪费了功耗，因此通过至少在转换阶段关闭缓冲器，可以显著降低模数转换器的整体功耗；(2)本发明的方案实现简单、成本低廉且不必对现有模数转换器作较大改动即可实现本发明的技术效果，因此本发明不仅适用于新研发的模数转换器，而且适用于现有模数转换器。

虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (8)

1.一种逐次逼近型模数转换电路，包括：

缓冲器，其用于缓冲比较器输入电压；

比较器开关，其将缓冲器的输出端与比较器的输入端连接；

比较器，其第一输入端和第二输入端与比较器开关连接，并且其第二输入端与采样及转换电路连接；

采样及转换电路，其被配置为在采样阶段对输入模拟电压进行采样并且在转换阶段将经采样的模拟电压转换成相应的数字；以及

缓冲器控制器，其被配置为控制缓冲器，使得缓冲器至少在转换阶段不工作。

2.根据权利要求1所述的电路，其中缓冲器为负反馈方式连接的运算放大器，并且所述缓冲器控制器为与门，其中所述与门的两个输入端分别连接采样时钟和转换器使能信号并且所述与门的输出端连接到缓冲器的使能端，其中所述采样时钟在采样阶段为高电平并且在其它阶段为低电平。

3.根据权利要求1所述的电路，其中在缓冲阶段，缓冲器以低输入阻抗和高输出阻抗的方式将比较器输入电压提供给比较器或比较器开关。

4.根据权利要求1所述的电路，其中在所述逐次逼近型模数转换电路工作时，所述转换器使能信号一直为高电平。

5.根据权利要求1所述的电路，其中所述比较器输入电压为共模电压。

6.根据权利要求1所述的电路，其中缓冲器控制器还被配置为控制缓冲器，使得缓冲器在采样阶段以外都不工作。

7.一种用于运行逐次逼近型模数转换电路的方法，包括下列步骤：

由缓冲器在采样阶段期间对比较器输入电压进行缓冲并将经缓冲的比较器输入电压提供给比较器；

由采样及转换电路在采样阶段对输入模拟电压进行采样；

由采样及转换电路在转换阶段将经采样的模拟电压转换成相应数字；以及

由缓冲器控制器控制缓冲器，使得缓冲器至少在转换阶段不工作。

8.根据权利要求7所述的方法，其中缓冲器为负反馈方式连接的运算放大器，并且所述缓冲器控制器为与门，其中所述与门的两个输入端分别连接采样时钟和转换器使能信号并且所述与门的输出端连接到缓冲器的使能端，该方法还包括步骤：

使所述采样时钟在采样阶段为高电平并且在其它阶段为低电平；以及

使所述转换器使能信号一直为高电平。