CN106160745A - 模拟数字转换装置及其初始化方法 - Google Patents

Abstract

模拟数字转换装置及其初始化方法。模拟数字转换装置包括第一切换电容单元、第二切换电容单元、电路单元、第一及第二初始化开关、第三及第四电容以及逻辑缓冲器。第一及第二切换电容单元依据第一控制信号分别使各第一及第二电容耦接至第一逻辑电压、第二逻辑电压或第一或第二输入电压，并分别产生第一及第二电压。电路单元比较第一电压及第二电压来产生第一控制信号。第一及第二初始化开关分别串接在第一及第二电压与共模端点间。第三及第四电容分别接收第一及第二电压并共同耦接共模端点。逻辑缓冲器输出第一或第二逻辑电压至共模端点。

Description

模拟数字转换装置及其初始化方法

技术领域

本发明涉及一种模拟数字转换装置，且特别涉及一种连续渐进式的模拟数字转换装置。

背景技术

近年来在集成电路设计上的趋势，对于更低功耗、更高表现、以及更少的成本有愈来愈严苛的要求，而在模拟前端电路的设计当中，一个有效率的模拟数字转换器(Analog to Digital Converter，简称ADC)能使系统整体表现大大地提升。

现有的ADC的架构种类繁多，如快闪式ADC(Flash ADC)、管线式ADC(Pipeline ADC)、连续渐进式ADC(Successive Approximation Register ADC，简称SAR-ADC)与双阶式ADC(Two-Step ADC)。这些ADC架构具备各自适合的应用范围。其中，在同样的规格需求下，SAR-ADC相较于流水线(管线)式ADC可具有较低功耗以及较小芯片面积的优势，也因此，对于SAR-ADC架构的技术开发，也逐渐为业界所重视。

在现有的SAR-ADC的架构下，其一般会包含有用以产生共模电压的模拟式缓冲器(Analog Buffer)。然而，当SAR-ADC的转换精度和频率较高时，模拟缓冲器的功率会大幅增加，导致电路设计的难度随之增加。

发明内容

本发明提供一种模拟数字转换装置及其初始化方法，可利用数字式缓冲器(Digital Buffer)代替传统设计中的模拟式缓冲器来输出共模电压。藉此，降低连续渐进式模拟数字转换装置的整体功率，并降低电路设计的难度。

本发明的模拟数字转换装置包括第一切换电容单元、第二切换电容单元、电路单元、第一及第二初始化开关以及第三及第四电容。第一切换电容单元具有多个第一电容以及对应各第一电容的多个第一开关。第一切换电容单元依据第一控制信号以通过对应的第一开关的其中之一使各第一电容耦接至第一逻辑电压、第二逻辑电压或第一输入电压，并产生第一电压。第二切换电容单元具有多个第二电容以及对应各第二电容的多个第二开关。第二切换电容单元依据第一控制信号以通过对应的第二开关的其中之一使各第二电容耦接至第一逻辑电压、第二逻辑电压或第二输入电压，并产生第二电压。电路单元依据比较第一电压以及第二电压来产生第一控制信号。第一及第二初始化开关分别串接在第一电压与共模端点间以及共模端点与第二电压间，并依据第二控制信号以导通或断开。第三及第四电容，分别接收第一及第二电压，并共同耦接共模端点。逻辑缓冲器依据第二控制信号选择输出第一逻辑电压或第二逻辑电压至共模端点。其中第二控制信号用以指示模拟数字转换装置是否处于采样时间周期。

本发明的模拟数字转换装置的初始化方法，适用于上述的模拟数字转换装置。方法包括：在采样时间周期，使各第一电容耦接至第一输入电压，使各第二电容耦接至第二输入电压；控制第一、第二初始化开关导通，并控制逻辑缓冲器输出第一逻辑电压至共模端点；在转换时间周期，控制第一、第二初始化开关断开，并控制逻辑缓冲器输出第二逻辑电压至共模端点；以及，依据对第一电压与第二电压进行比较的结果以连续渐进方式调整第一控制信号，据以使各第一、第二电容耦接至第一逻辑电压或第二逻辑电压，藉此产生关联于第一、第二输入电压的数字输出信号。

基于上述，本发明的模拟数字转换装置，在采样时间周期内，可藉由数字式的逻辑缓冲器提供第一逻辑电平的逻辑电压至共模端点，以对第一与第二输入电压进行采样。并且，在转换时间周期内，转变成将第二逻辑电平的逻辑电压提供至共模端点并可进行连续渐进式转换来产生关联于第一、第二输入电压的数字输出信号。藉此，可顺利取代传统设计中的模拟式缓冲器来进行模拟数字转换，以降低电路的整体功率以及设计难度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示本发明一实施例的模拟数字转换装置的示意图。

图2绘示本发明一实施例的模拟数字转换装置的信号波形图。

图3绘示本发明一实施例的模拟数字转换装置的示意图。

图4绘示本发明一实施例的模拟数字转换装置的初始化方法的流程图。

【符号说明】

100：模拟数字转换装置

110、120：切换电容单元

130：电路单元

131：比较器

132：逻辑控制器

140：逻辑缓冲器

C11～C1N、C21～C2N、C3、C4：电容

CTR1、CTR2：控制信号

DOUT：数字输出信号

EVCM：共模端点

HL：高逻辑电平

IN1、IN2：输入端

LL：低逻辑电平

OUT：输出端

SW1_1、SW1_2、SW1_3、SW2_1、SW2_2、SW2_3：开关

SWI1、SWI2：初始化开关

SCMP：比较信号

T1：时间点

Tc：转换时间周期

Ts：采样时间周期

V1、V2：电压

VIN1、VIN2：输入电压

VL1、VL2：逻辑电压

S410～S440：模拟数字转换装置的初始化方法的步骤

具体实施方式

首先请参照图1，图1绘示本发明一实施例的模拟数字转换装置的示意图。在本实施例中，模拟数字转换装置100包括切换电容单元110、切换电容单元120、电路单元130、初始化开关SWI1、SWI2、电容C3、C4以及逻辑缓冲器140。切换电容单元110接收逻辑电压VL1、逻辑电压VL2以及输入电压VIN1，并且具有多个电容以及对应各电容的多个开关。此等开关可受控于控制信号CTR1以让对应的各个电容耦接至逻辑电压VL1、逻辑电压VL2或输入电压VIN1的其中之一，以使切换电容单元110产生电压V1。在本实施例中，逻辑电压VL1为低逻辑电平，逻辑电压VL2为高逻辑电平。

同样地，切换电容单元120接收逻辑电压VL1、逻辑电压VL2以及输入电压VIN2，并具有多个电容以及对应各电容的多个开关。此等开关可受控于控制信号CTR1以让对应的各个电容耦接至逻辑电压VL1、逻辑电压VL2或输入电压VIN2的其中之一，以使切换电容单元120产生电压V2。

在图1中，电路单元130可将电压V1以及电压V2进行比较并依据比较结果来产生控制信号CTR1。并且，在模拟数字转换装置100进行模拟数字转换时，电路单元130可基于电压V1以及电压V2的比较结果，以连续渐进(successive approximation，SAR)方式产生关联于输入电压VIN1及VIN2的数字输出信号DOUT。另外，初始化开关SWI1、SWI2则分别串接在电压V1与共模端点EVCM间以及共模端点EVCM与电压V2间，并依据控制信号CTR2以导通或断开。电容C3及电容C4则分别接收电压V1及电压V2，并且共同耦接共模端点EVCM。如图1所示，电容C3及电容C4分别并联于初始化开关SWI1、SWI2。

逻辑缓冲器140例如为数字式缓冲器。在图1中，逻辑缓冲器140接收逻辑电压VL1及逻辑电压VL2，并可依据控制信号CTR2选择输出逻辑电压VL1或逻辑电压VL2至共模端点EVCM。其中，控制信号CTR2可用以指示模拟数字转换装置100是否处于采样时间周期。

详细而言，本发明实施例的模拟数字转换装置100在操作上可分为采样时间周期以及转换时间周期两个期间/阶段。具体来说，图2绘示本发明一实施例的模拟数字转换装置的信号波形图。请参照图2，在图2中举例绘示了控制信号CTR2、电压V1(实线)以及电压V2(虚线)在采样时间周期Ts以及转换时间周期Tc内的波形。由控制信号CTR2的波形来看，当控制信号CTR2为高逻辑电平HL(逻辑1)时，可指示模拟数字转换装置100处于用以初始化的采样时间周期Ts。当控制信号CTR2为低逻辑电平LL(逻辑0)时，可指示模拟数字转换装置100已进入转换时间周期Tc。需说明的是，在其他实施例中，控制信号CTR2也可依据与前述相反方式的逻辑电平指示模拟数字转换装置100的状态，本发明实施例并不依此为限。

请同时参照图1及图2，在电路的操作上，在采样时间周期Ts时，电路单元130会通过控制信号CTR1使切换电容单元110中的各电容耦接至输入电压VIN1，且使切换电容单元120中的各电容耦接至输入电压VIN2。并且，初始化开关SWI1及SWI2会受控于例如高逻辑电平HL的控制信号CTR2而导通，以将共模端点EVCM与电压V1及V2的连接路径短路。接着，逻辑缓冲器140可依据控制信号CTR2而输出逻辑电压VL1至共模端点EVCM。据此，逻辑缓冲器140可经由共模端点EVCM直接与切换电容单元110及切换电容单元120相连接，并且将逻辑电压VL1以共模的方式提供至电路单元130的两个输入端，以利用切换电容单元110与切换电容单元120进行输入电压VIN1与输入电压VIN2的采样。如图2所示，在采样时间周期Ts内，电路单元130的两个输入端的电压V1及V2皆等于逻辑电压VL1。

承接上述，在采样时间周期Ts之后，模拟数字转换装置100便可进入转换时间周期Tc。在转换时间周期Tc中，模拟数字转换装置100可依据数字输出信号DOUT的位数而包括数个转换阶段。并且，在每一个转换阶段中，模拟数字转换装置100可以连续渐进方式分别决定数字输出信号DOUT中对应位的位值(即1或0)，并在决定所有数字输出信号DOUT的位值后，完成模拟数字转换。

在转换时间周期Tc的操作上，初始化开关SWI1及SWI2会先受控于例如低逻辑电平LL的控制信号CTR2而断开，并且，逻辑缓冲器140可依据转态为低逻辑电平LL的控制信号CTR2而输出逻辑电压VL2至共模端点EVCM。在此条件下，电路单元130与电容C3以及切换电容单元110耦接的端点上的电压V1的电压值将会产生偏移，其中，偏移值Vofs1可如下式(2)来表示：

$\mathrm{Vofs}1=\frac{C3}{(C3+\mathrm{CA}1)}\×(\mathrm{VL}2-\mathrm{VL}1)---\left(1\right)$

其中，在式(1)中，CA1表示切换电容单元110所提供的等效电容值。

另外，电路单元130与电容C4以及切换电容单元120耦接的端点上的电压V2的电压值也同样会产生偏移，其中，偏移值Vofs2可如下式(2)来表示：

$\mathrm{Vofs}2=\frac{C4}{(C4+\mathrm{CA}2)}\×(\mathrm{VL}2-\mathrm{VL}1)---\left(2\right)$

其中，在式(2)中，CA2表示切换电容单元120所提供的等效电容值。

如图2所示，当由采样时间周期Ts进入转换时间周期Tc时，电路单元130的两个输入端的电压V1及V2会因为与共模端点EVCM的连接路径断路而恢复为差动的形式，并由电路单元130比较电压V1及V2。经过比较后，电路单元130可依据电压V1与电压V2的比较结果决定数字输出信号DOUT的最高有效位(most significant bit，MSB)的位值。

接下来，在获得数字输出信号DOUT的最高位后，则可以连续渐进的方式调整控制信号CTR1。通过逐次变化的控制信号CTR1，切换电容单元110以及120中的各电容可以变更所接收的电压值，进而改变电压V1与电压V2的电压值。如图2所示，在时间点T1改变电压V1及V2，电路单元130便可继续比较改变后的电压V1及V2以决定数字输出信号DOUT的下一位的位值。接着重复上述步骤，直到电路单元130以连续渐进方式决定数字输出信号DOUT的所有位的位值为止，即可完成输入电压VIN1及VIN2的模拟数字转换。

在本实施例中，模拟数字转换装置100中可以数字式的逻辑缓冲器140取代模拟式缓冲器来进行模拟数字转换，以降低在转换频率较高时电路的整体功率以及设计难度，并提高模拟数字转换的速度。附带一提的，逻辑缓冲器140可以用数字电路设计中常用的反向器来完成。

请参考图3，图3绘示本发明图1实施例的模拟数字转换装置的一实施方式的示意图。模拟数字转换装置100包括切换电容单元110、切换电容单元120、电路单元130、初始化开关SWI1、SWI2、电容C3、C4以及逻辑缓冲器140。切换电容单元110具有多个电容C11～C1N。切换电容单元110亦具有对应各电容C11～C1N的多组开关。切换电容单元110可依据控制信号CTR1来控制对应各电容C11～C1N的开关的其中之一导通，使切换电容单元110所具备的各电容C11～C1N耦接至逻辑电压VL1、逻辑电压VL2或输入电压VIN1的其中之一，并产生电压V1。

以电容C11为范例，对应电容C11的开关SW1_1、SW1_2以及SW1_3受控于控制信号CTR1。并且，当开关SW1_1被导通时(开关SW1_2以及SW1_3被断开)，电容C11接收逻辑电压VL1；当开关SW1_2被导通时(开关SW1_1以及SW1_3被断开)，电容C11接收逻辑电压VL2；而当开关SW1_3被导通时(开关SW1_1以及SW1_2被断开)，电容C11则接收输入电压VIN1。

需说明的是，上述的开关SW1_1、SW1_2及SW1_3在转换时间周期以及采样时间周期中只有一个开关会被导通。也就是说，开关SW1_1～SW1_3的共同耦接的端点上并不会发生同时传送两个以上的不同的电压的现象。

在图3中，切换电容单元120具有多个电容C21～C2N。切换电容单元120亦具有对应各电容C21～C2N的多组开关。切换电容单元120可依据控制信号CTR1来控制对应各电容C21～C2N的开关的其中之一导通，使切换电容单元120所具备的各电容C21～C2N耦接至逻辑电压VL1、逻辑电压VL2或输入电压VIN2的其中之一，并产生电压V2。

以电容C21为范例，对应电容C21的开关SW2_1、SW2_2以及SW2_3受控于控制信号CTR1。并且，当开关SW2_1被导通时(开关SW2_2以及SW2_3被断开)，电容C21接收逻辑电压VL1；当开关SW2_2被导通时(开关SW2_1以及SW2_3被断开)，电容C21接收逻辑电压VL2；而当开关SW2_3被导通时(开关SW2_1以及SW2_2被断开)，电容C21则接收输入电压VIN2。同样地，受控于控制信号CTR1的开关SW2_1～SW2_3的共同耦接的端点上亦不会发生同时传送两个以上的不同的电压的现象。

此外，在切换电容单元110中，电容C11～C1N的电容值间可具有一定的比例关系。例如，电容C11～C1N的电容值可以依据2的幂次方来进行排列，也就是说，电容C12的电容值可以是电容C11的电容值的两倍大，而电容C1N的电容值则可以是电容C11的电容值的2^(N-1)。

与切换电容单元110相类似的，切换电容单元120中的电容C21～C2N的电容值间也可具有一定的比例关系。例如，电容C21～C2N的电容值可以依据2的幂次方来进行排列，也就是说，电容C22的电容值可以是电容C21的电容值的两倍大，而电容C2N的电容值则可以是电容C21的电容值的2^(N-1)。

电路单元130包括比较器131以及逻辑控制器132。比较器131具有输入端IN1、输入端IN2以及输出端OUT。比较器131的输入端IN1接收电压V1，比较器131的输入端IN2接收电压V2，逻辑控制器132则耦接比较器131的输出端OUT。在本实施例中，逻辑控制器132用以提供控制信号CTR1及CTR2，并且可依据比较器131的输出端OUT所产生的比较信号SCMP以连续渐进方式调整控制信号CTR1。据此，在经过连续渐进方式的模拟数字转换后，逻辑控制器132可输出经转换的数字输出信号DOUT。需说明的是，在其他实施例中，控制信号CTR2也可由其他信号产生单元提供，本发明实施例并不依此为限。

在本实施例中，比较器131可以是本领域技术人员所熟知的任意类型的比较器，或也可以是迟滞型比较器。另外，逻辑控制器132则可以是连续渐进(successive approximation，SAR)逻辑控制器。

图4绘示本发明一实施例的模拟数字转换装置的初始化方法的流程图。本发明实施例的初始化方法适用于图1的模拟数字转换装置100。请参照图1及图4，在步骤S410中，在采样时间周期，使切换电容单元110的各电容耦接至输入电压VIN1，使切换电容单元120的各电容耦接至输入电压VIN2。并且，在步骤S420中，控制初始化开关SWI1及SWI2导通，并控制逻辑缓冲器140输出逻辑电压VL1至共模端点EVCM。接着，在步骤S430中，在转换时间周期，控制初始化开关SWI1及SWI2断开，并控制逻辑缓冲器140输出逻辑电压VL2至共模端点EVCM。并且，在步骤S440中，依据对电压V1与电压V2进行比较的结果以连续渐进方式调整控制信号CTR1，据以使各电容C11～C1N以及各电容C21～C2N耦接至逻辑电压VL1或逻辑电压VL2，藉此产生关联于输入电压VIN1及VIN2的数字输出信号DOUT。

此外，关于上述图4中，模拟数字转换装置的初始化方法的执行步骤的实施细节，在前述的多个实施例及多个实施方式中都有详细的说明，以下恕不多赘述。

综上所述，本发明可藉由数字式的逻辑缓冲器实现连续渐进式的模拟数字转换。藉此，可顺利取代传统设计中的模拟式缓冲器来进行模拟数字转换，降低电路的整体功率以及设计难度，以提高模拟数字转换的整体性能。

Claims (7)

1.一种模拟数字转换装置，包括：

第一切换电容单元，具有多个第一电容以及对应各该第一电容的多个第一开关，依据第一控制信号以通过对应的这些第一开关的其中之一使各该第一电容耦接至第一逻辑电压、第二逻辑电压或第一输入电压，并产生第一电压；

第二切换电容单元，具有多个第二电容以及对应各该第二电容的多个第二开关，依据该第一控制信号以通过对应的这些第二开关的其中之一使各该第二电容耦接至该第一逻辑电压、该第二逻辑电压或第二输入电压，并产生第二电压；

电路单元，依据比较该第一电压以及该第二电压来产生该第一控制信号；

第一及第二初始化开关，分别串接在该第一电压与共模端点间以及该共模端点与该第二电压间，并依据第二控制信号以导通或断开；

第三及第四电容，分别接收该第一及该第二电压，并共同耦接该共模端点；以及

逻辑缓冲器，依据该第二控制信号选择输出该第一逻辑电压或该第二逻辑电压至该共模端点，

其中，该第二控制信号用以指示该模拟数字转换装置是否处于采样时间周期。

2.如权利要求1所述的模拟数字转换装置，其中该电路单元包括：

比较器，具有第一输入端、第二输入端以及输出端，该比较器的第一输入端耦接该第一电压，该比较器的第二输入端耦接该第二电压；以及

逻辑控制器，耦接该比较器的输出端，用以提供该第一及该第二控制信号，在该采样时间周期，该逻辑控制器通过该第一控制信号使各这些第一电容耦接至该第一输入电压以及使各这些第二电容耦接至该第二输入电压。

3.如权利要求2所述的模拟数字转换装置，其中在该采样时间周期，该逻辑控制器通过该第二控制信号使该第一、该第二初始化开关导通，并使该逻辑缓冲器输出该第一逻辑电压至该共模端点。

4.如权利要求2所述的模拟数字转换装置，其中在一转换时间周期，该逻辑控制器依据该比较器的输出端所产生的比较信号以连续渐进方式调整该第一控制信号，据以使各这些第一、这些第二电容耦接至该第一逻辑电压或该第二逻辑电压，藉此产生关联于该第一、该第二输入电压的一数字输出信号，其中该转换时间周期在该采样时间周期之后。

5.如权利要求4所述的模拟数字转换装置，其中在该转换时间周期，该逻辑控制器通过该第二控制信号使该第一、该第二初始化开关断开，并使该逻辑缓冲器输出该第二逻辑电压至该共模端点，并使该比较器的各第一、第二输入端分别产生第一、第二偏移电压。

6.如权利要求5所述的模拟数字转换装置，其中各该第一、第二偏移电压等于：

$\frac{\mathrm{CB}}{(\mathrm{CB}+\mathrm{CA})}\×(\mathrm{VL}2-\mathrm{VL}1)$

其中，CB为该第三或第四电容的电容值，VL1、VL2为该第一、该第二逻辑电压的电压值，CA则是该第一切换电容单元或该第二切换电容单元所提供的等效电容值。

7.一种模拟数字转换装置的初始化方法，适用于如权利要求1所述的模拟数字转换装置，包括：

在采样时间周期，使各这些第一电容耦接至该第一输入电压，使各这些第二电容耦接至该第二输入电压；

控制该第一、该第二初始化开关导通，并控制该逻辑缓冲器输出该第一逻辑电压至该共模端点；

在转换时间周期，控制该第一、该第二初始化开关断开，并控制该逻辑缓冲器输出该第二逻辑电压至该共模端点；以及

依据对该第一电压与该第二电压进行比较的结果以一连续渐进方式调整该第一控制信号，据以使各这些第一、这些第二电容耦接至该第一逻辑电压或该第二逻辑电压，藉此产生关联于该第一、该第二输入电压的一数字输出信号。