TWI583139B - 類比數位轉換裝置及其初始化方法 - Google Patents

Description

類比數位轉換裝置及其初始化方法

本發明是有關於一種類比數位轉換裝置，且特別是有關於一種連續漸進式的類比數位轉換裝置。

近年來在積體電路設計上的趨勢，對於更低功耗、更高表現、以及更少的成本有愈來愈嚴苛的要求，而在類比前端電路的設計當中，一個有效率的類比數位轉換器(Analog to Digital Converter，簡稱ADC)能使系統整體表現大大地提升。

現有的ADC的架構種類繁多，如快閃式ADC(Flash ADC)、管線式ADC(Pipeline ADC)、連續漸進式ADC(Successive Approximation Register ADC，簡稱SAR-ADC)與雙階式ADC(Two-Step ADC)。這些ADC架構具備各自適合的應用範圍。其中，在同樣的規格需求下，SAR-ADC相較於管線式ADC可具有較低功耗以及較小晶片面積的優勢，也因此，對於SAR-ADC架構的技術開發，也逐漸為業界所重視。

在現有的SAR-ADC的架構下，其一般會包含有用以產生共模電壓的類比式緩衝器(Analog Buffer)。然而，當SAR-ADC的轉換精度和頻率較高時，類比緩衝器的功率會大幅增加，導致電路設計的難度隨之增加。

本發明提供一種類比數位轉換裝置及其初始化方法，可利用數位式緩衝器(Digital Buffer)代替傳統設計中的類比式緩衝器來輸出共模電壓。藉此，降低連續漸進式類比數位轉換裝置的整體功率，並降低電路設計的難度。

本發明的類比數位轉換裝置包括第一切換電容單元、第二切換電容單元、電路單元、第一及第二初始化開關以及第三及第四電容。第一切換電容單元具有多數個第一電容以及對應各第一電容的多數個第一開關。第一切換電容單元依據第一控制信號以透過對應的第一開關的其中之一使各第一電容耦接至第一邏輯電壓、第二邏輯電壓或第一輸入電壓，並產生第一電壓。第二切換電容單元具有多數個第二電容以及對應各第二電容的多數個第二開關。第二切換電容單元依據第一控制信號以透過對應的第二開關的其中之一使各第二電容耦接至第一邏輯電壓、第二邏輯電壓或第二輸入電壓，並產生第二電壓。電路單元依據比較第一電壓以及第二電壓來產生第一控制信號。第一及第二初始化開關分別串接在第一電壓與共模端點間以及共模端點與第二電壓間，並 依據第二控制信號以導通或斷開。第三及第四電容，分別接收第一及第二電壓，並共同耦接共模端點。邏輯緩衝器依據第二控制信號選擇輸出第一邏輯電壓或第二邏輯電壓至共模端點。其中第二控制信號用以指示類比數位轉換裝置是否處於取樣時間週期。

本發明的類比數位轉換裝置的初始化方法，適用於上述的類比數位轉換裝置。方法包括：在取樣時間週期，使各第一電容耦接至第一輸入電壓，使各第二電容耦接至第二輸入電壓；控制第一、第二初始化開關導通，並控制邏輯緩衝器輸出第一邏輯電壓至共模端點；在轉換時間週期，控制第一、第二初始化開關斷開，並控制邏輯緩衝器輸出第二邏輯電壓至共模端點；以及，依據對第一電壓與第二電壓進行比較的結果以連續漸進方式調整第一控制信號，據以使各第一、第二電容耦接至第一邏輯電壓或第二邏輯電壓，藉此產生關聯於第一、第二輸入電壓的數位輸出信號。

基於上述，本發明的類比數位轉換裝置，在取樣時間週期內，可藉由數位式的邏輯緩衝器提供第一邏輯準位的邏輯電壓至共模端點，以對第一與第二輸入電壓進行取樣。並且，在轉換時間週期內，轉變成將第二邏輯準位的邏輯電壓提供至共模端點並可進行連續漸進式轉換來產生關聯於第一、第二輸入電壓的數位輸出信號。藉此，可順利取代傳統設計中的類比式緩衝器來進行類比數位轉換，以降低電路的整體功率以及設計難度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。

100‧‧‧類比數位轉換裝置

110、120‧‧‧切換電容單元

130‧‧‧電路單元

131‧‧‧比較器

132‧‧‧邏輯控制器

140‧‧‧邏輯緩衝器

C11~C1N、C21~C2N、C3、C4‧‧‧電容

CTR1、CTR2‧‧‧控制信號

DOUT‧‧‧數位輸出信號

EVCM‧‧‧共模端點

HL‧‧‧高邏輯準位

IN1、IN2‧‧‧輸入端

LL‧‧‧低邏輯準位

OUT‧‧‧輸出端

SW1_1、SW1_2、SW1_3、SW2_1、SW2_2、SW2_3‧‧‧開關

SWI1、SWI2‧‧‧初始化開關

SCMP‧‧‧比較信號

T1‧‧‧時間點

Tc‧‧‧轉換時間週期

Ts‧‧‧取樣時間週期

V1、V2‧‧‧電壓

VIN1、VIN2‧‧‧輸入電壓

VL1、VL2‧‧‧邏輯電壓

S410~S440‧‧‧類比數位轉換裝置的初始化方法的步驟

圖1繪示本發明一實施例的類比數位轉換裝置的示意圖。

圖2繪示本發明一實施例的類比數位轉換裝置的信號波形圖。

圖3繪示本發明一實施例的類比數位轉換裝置的示意圖。

圖4繪示本發明一實施例的類比數位轉換裝置的初始化方法的流程圖。

首先請參照圖1，圖1繪示本發明一實施例的類比數位轉換裝置的示意圖。在本實施例中，類比數位轉換裝置100包括切換電容單元110、切換電容單元120、電路單元130、初始化開關SWI1、SWI2、電容C3、C4以及邏輯緩衝器140。切換電容單元110接收邏輯電壓VL1、邏輯電壓VL2以及輸入電壓VIN1，並且具有多數個電容以及對應各電容的多數個開關。此等開關可受控於控制信號CTR1以讓對應的各個電容耦接至邏輯電壓VL1、邏輯電壓VL2或輸入電壓VIN1的其中之一，以使切換電容單元110產生電壓V1。在本實施例中，邏輯電壓VL1為低邏輯準位，邏輯電壓VL2為高邏輯準位。

同樣地，切換電容單元120接收邏輯電壓VL1、邏輯電壓VL2以及輸入電壓VIN2，並具有多數個電容以及對應各電容的多數個開關。此等開關可受控於控制信號CTR1以讓對應的各個電容耦接至邏輯電壓VL1、邏輯電壓VL2或輸入電壓VIN2的其中之一，以使切換電容單元120產生電壓V2。

在圖1中，電路單元130可將電壓V1以及電壓V2進行比較並依據比較結果來產生控制信號CTR1。並且，在類比數位轉換裝置100進行類比數位轉換時，電路單元130可基於電壓V1以及電壓V2的比較結果，以連續漸進(successive approximation，SAR)方式產生關聯於輸入電壓VIN1及VIN2的數位輸出信號DOUT。另外，初始化開關SWI1、SWI2則分別串接在電壓V1與共模端點EVCM間以及共模端點EVCM與電壓V2間，並依據控制信號CTR2以導通或斷開。電容C3及電容C4則分別接收電壓V1及電壓V2，並且共同耦接共模端點EVCM。如圖1所示，電容C3及電容C4分別並聯於初始化開關SWI1、SWI2。

邏輯緩衝器140例如為數位式緩衝器。在圖1中，邏輯緩衝器140接收邏輯電壓VL1及邏輯電壓VL2，並可依據控制信號CTR2選擇輸出邏輯電壓VL1或邏輯電壓VL2至共模端點EVCM。其中，控制信號CTR2可用以指示類比數位轉換裝置100是否處於取樣時間週期。

詳細而言，本發明實施例的類比數位轉換裝置100在操作上可分為取樣時間週期以及轉換時間週期兩個期間/階段。具體 來說，圖2繪示本發明一實施例的類比數位轉換裝置的信號波形圖。請參照圖2，在圖2中舉例繪示了控制信號CTR2、電壓V1(實線)以及電壓V2(虛線)在取樣時間週期Ts以及轉換時間週期Tc內的波形。由控制信號CTR2的波形來看，當控制信號CTR2為高邏輯準位HL(邏輯1)時，可指示類比數位轉換裝置100處於用以初始化的取樣時間週期Ts。當控制信號CTR2為低邏輯準位LL(邏輯0)時，可指示類比數位轉換裝置100已進入轉換時間週期Tc。需說明的是，在其他實施例中，控制信號CTR2亦可依據與前述相反方式的邏輯準位指示類比數位轉換裝置100的狀態，本發明實施例並不依此為限。

請同時參照圖1及圖2，在電路的操作上，在取樣時間週期Ts時，電路單元130會透過控制信號CTR1使切換電容單元110中的各電容耦接至輸入電壓VIN1，且使切換電容單元120中的各電容耦接至輸入電壓VIN2。並且，初始化開關SWI1及SWI2會受控於例如高邏輯準位HL的控制信號CTR2而導通，以將共模端點EVCM與電壓V1及V2的連接路徑短路。接著，邏輯緩衝器140可依據控制信號CTR2而輸出邏輯電壓VL1至共模端點EVCM。據此，邏輯緩衝器140可經由共模端點EVCM直接與切換電容單元110及切換電容單元120相連接，並且將邏輯電壓VL1以共模的方式提供至電路單元130的兩個輸入端，以利用切換電容單元110與切換電容單元120進行輸入電壓VIN1與輸入電壓VIN2的取樣。如圖2所示，在取樣時間週期Ts內，電路單元130 的兩個輸入端的電壓V1及V2皆等於邏輯電壓VL1。

承上述，在取樣時間週期Ts之後，類比數位轉換裝置100便可進入轉換時間週期Tc。在轉換時間週期Tc中，類比數位轉換裝置100可依據數位輸出信號DOUT的位元數而包括數個轉換階段。並且，在每一個轉換階段中，類比數位轉換裝置100可以連續漸進方式分別決定數位輸出信號DOUT中對應位元的位元值(即1或0)，並在決定所有數位輸出信號DOUT的位元值後，完成類比數位轉換。

在轉換時間週期Tc的操作上，初始化開關SWI1及SWI2會先受控於例如低邏輯準位LL的控制信號CTR2而斷開，並且，邏輯緩衝器140可依據轉態為低邏輯準位LL的控制信號CTR2而輸出邏輯電壓VL2至共模端點EVCM。在此條件下，電路單元130與電容C3以及切換電容單元110耦接的端點上的電壓V1的電壓值將會產生偏移，其中，偏移值Vofs1可如下式(2)來表示：

其中，在式(1)中，CA1表示切換電容單元110所提供的等效電容值。

另外，電路單元130與電容C4以及切換電容單元120耦接的端點上的電壓V2的電壓值也同樣會產生偏移，其中，偏移值Vofs2可如下式(2)來表示：

其中，在式(2)中，CA2表示切換電容單元120所提供的等效電容值。

如圖2所示，當由取樣時間週期Ts進入轉換時間週期Tc時，電路單元130的兩個輸入端的電壓V1及V2會因為與共模端點EVCM的連接路徑斷路而恢復為差動的形式，並由電路單元130比較電壓V1及V2。經過比較後，電路單元130可依據電壓V1與電壓V2的比較結果決定數位輸出信號DOUT的最高位元(most significant bit，MSB)的位元值。

接下來，在獲得數位輸出信號DOUT的最高位元後，則可以連續漸進的方式調整控制信號CTR1。透過逐次變化的控制信號CTR1，切換電容單元110以及120中的各電容可以變更所接收的電壓值，進而改變電壓V1與電壓V2的電壓值。如圖2所示，在時間點T1改變電壓V1及V2，電路單元130便可繼續比較改變後的電壓V1及V2以決定數位輸出信號DOUT的下一位元的位元值。接著重覆上述步驟，直到電路單元130以連續漸進方式決定數位輸出信號DOUT的所有位元的位元值為止，即可完成輸入電壓VIN1及VIN2的類比數位轉換。

在本實施例中，類比數位轉換裝置100中可以數位式的邏輯緩衝器140取代類比式緩衝器來進行類比數位轉換，以降低在轉換頻率較高時電路的整體功率以及設計難度，並提高類比數位轉換的速度。附帶一提的，邏輯緩衝器140可以用數位電路設計中常用的反向器來完成。

請參考圖3，圖3繪示本發明圖1實施例的類比數位轉換裝置的一實施方式的示意圖。類比數位轉換裝置100包括切換電容單元110、切換電容單元120、電路單元130、初始化開關SWI1、SWI2、電容C3、C4以及邏輯緩衝器140。切換電容單元110具有多數個電容C11~C1N。切換電容單元110亦具有對應各電容C11~C1N的多組開關。切換電容單元110可依據控制信號CTR1來控制對應各電容C11~C1N的開關的其中之一導通，使切換電容單元110所具備的各電容C11~C1N耦接至邏輯電壓VL1、邏輯電壓VL2或輸入電壓VIN1的其中之一，並產生電壓V1。

以電容C11為範例，對應電容C11的開關SW1_1、SW1_2以及SW1_3受控於控制信號CTR1。並且，當開關SW1_1被導通時(開關SW1_2以及SW1_3被斷開)，電容C11接收邏輯電壓VL1；當開關SW1_2被導通時(開關SW1_1以及SW1_3被斷開)，電容C11接收邏輯電壓VL2；而當開關SW1_3被導通時(開關SW1_1以及SW1_2被斷開)，電容C11則接收輸入電壓VIN1。

需說明的是，上述的開關SW1_1、SW1_2及SW1_3在轉換時間週期以及取樣時間週期中只有一個開關會被導通。也就是說，開關SW1_1~SW1_3的共同耦接的端點上並不會發生同時傳送兩個以上的不同的電壓的現象。

在圖3中，切換電容單元120具有多數個電容C21~C2N。切換電容單元120亦具有對應各電容C21~C2N的多組開關。切換電容單元120可依據控制信號CTR1來控制對應各電容C21~C2N 的開關的其中之一導通，使切換電容單元120所具備的各電容C21~C2N耦接至邏輯電壓VL1、邏輯電壓VL2或輸入電壓VIN2的其中之一，並產生電壓V2。

以電容C21為範例，對應電容C21的開關SW2_1、SW2_2以及SW2_3受控於控制信號CTR1。並且，當開關SW2_1被導通時(開關SW2_2以及SW2_3被斷開)，電容C21接收邏輯電壓VL1；當開關SW2_2被導通時(開關SW2_1以及SW2_3被斷開)，電容C21接收邏輯電壓VL2；而當開關SW2_3被導通時(開關SW2_1以及SW2_2被斷開)，電容C21則接收輸入電壓VIN2。同樣地，受控於控制信號CTR1的開關SW2_1~SW2_3的共同耦接的端點上亦不會發生同時傳送兩個以上的不同的電壓的現象。

此外，在切換電容單元110中，電容C11~C1N的電容值間可具有一定的比例關係。例如，電容C11~C1N的電容值可以依據2的幂次方來進行排列，也就是說，電容C12的電容值可以是電容C11的電容值的兩倍大，而電容C1N的電容值則可以是電容C11的電容值的2^(N-1)。

與切換電容單元110相類似的，切換電容單元120中的電容C21~C2N的電容值間也可具有一定的比例關係。例如，電容C21~C2N的電容值可以依據2的幂次方來進行排列，也就是說，電容C22的電容值可以是電容C21的電容值的兩倍大，而電容C2N的電容值則可以是電容C21的電容值的2^(N-1)。

電路單元130包括比較器131以及邏輯控制器132。比較 器131具有輸入端IN1、輸入端IN2以及輸出端OUT。比較器131的輸入端IN1接收電壓V1，比較器131的輸入端IN2接收電壓V2，邏輯控制器132則耦接比較器131的輸出端OUT。在本實施例中，邏輯控制器132用以提供控制信號CTR1及CTR2，並且可依據比較器131的輸出端OUT所產生的比較信號SCMP以連續漸進方式調整控制信號CTR1。據此，在經過連續漸進方式的類比數位轉換後，邏輯控制器132可輸出經轉換的數位輸出信號DOUT。需說明的是，在其他實施例中，控制信號CTR2亦可由其他信號產生單元提供，本發明實施例並不依此為限。

在本實施例中，比較器131可以是本領域具通常知識者所熟知的任意型態的比較器，或也可以是遲滯型比較器。另外，邏輯控制器132則可以是連續漸進(successive approximation，SAR)邏輯控制器。

圖4繪示本發明一實施例的類比數位轉換裝置的初始化方法的流程圖。本發明實施例的初始化方法適用於圖1的類比數位轉換裝置100。請參照圖1及圖4，在步驟S410中，在取樣時間週期，使切換電容單元110的各電容耦接至輸入電壓VIN1，使切換電容單元120的各電容耦接至輸入電壓VIN2。並且，在步驟S420中，控制初始化開關SWI1及SWI2導通，並控制邏輯緩衝器140輸出邏輯電壓VL1至共模端點EVCM。接著，在步驟S430中，在轉換時間週期，控制初始化開關SWI1及SWI2斷開，並控制邏輯緩衝器140輸出邏輯電壓VL2至共模端點EVCM。並且， 在步驟S440中，依據對電壓V1與電壓V2進行比較的結果以連續漸進方式調整控制信號CTR1，據以使各電容C11~C1N以及各電容C21~C2N耦接至邏輯電壓VL1或邏輯電壓VL2，藉此產生關聯於輸入電壓VIN1及VIN2的數位輸出信號DOUT。

此外，關於上述圖4中，類比數位轉換裝置的初始化方法的執行步驟的實施細節，在前述的多個實施例及多個實施方式中都有詳細的說明，以下恕不多贅述。

綜上所述，本發明可藉由數位式的邏輯緩衝器實現連續漸進式的類比數位轉換。藉此，可順利取代傳統設計中的類比式緩衝器來進行類比數位轉換，降低電路的整體功率以及設計難度，以提高類比數位元的整體性能。

100‧‧‧類比數位轉換裝置

110、120‧‧‧切換電容單元

130‧‧‧電路單元

140‧‧‧邏輯緩衝器

C3、C4‧‧‧電容

CTR1、CTR2‧‧‧控制信號

DOUT‧‧‧數位輸出信號

EVCM‧‧‧共模端點

SWI1、SWI2‧‧‧初始化開關

V1、V2‧‧‧電壓

VIN1、VIN2‧‧‧輸入電壓

VL1、VL2‧‧‧邏輯電壓

Claims (7)

1. 一種類比數位轉換裝置，包括：一第一切換電容單元，具有多數個第一電容以及對應各該第一電容的多數個第一開關，依據一第一控制信號以透過對應的該些第一開關的其中之一使各該第一電容耦接至一第一邏輯電壓、一第二邏輯電壓或一第一輸入電壓，並產生一第一電壓；一第二切換電容單元，具有多數個第二電容以及對應各該第二電容的多數個第二開關，依據該第一控制信號以透過對應的該些第二開關的其中之一使各該第二電容耦接至該第一邏輯電壓、該第二邏輯電壓或一第二輸入電壓，並產生一第二電壓；一電路單元，依據比較該第一電壓以及該第二電壓來產生該第一控制信號；一第一及一第二初始化開關，分別串接在該第一電壓與一共模端點間以及該共模端點與該第二電壓間，並依據一第二控制信號以導通或斷開；一第三及一第四電容，分別接收該第一及該第二電壓，並共同耦接該共模端點；以及一邏輯緩衝器，依據該第二控制信號選擇輸出該第一邏輯電壓或該第二邏輯電壓至該共模端點，其中，該第二控制信號用以指示該類比數位轉換裝置是否處於一取樣時間週期。
2. 如申請專利範圍第1項所述之類比數位轉換裝置，其中該 電路單元包括：一比較器，具有第一輸入端、第二輸入端以及輸出端，該比較器的第一輸入端耦接該第一電壓，該比較器的第二輸入端耦接該第二電壓；以及一邏輯控制器，耦接該比較器的輸出端，用以提供該第一及該第二控制信號，在該取樣時間週期，該邏輯控制器透過該第一控制信號使各該些第一電容耦接至該第一輸入電壓以及使各該些第二電容耦接至該第二輸入電壓。
3. 如申請專利範圍第2項所述之類比數位轉換裝置，其中在該取樣時間週期，該邏輯控制器透過該第二控制信號使該第一、該第二初始化開關導通，並使該邏輯緩衝器輸出該第一邏輯電壓至該共模端點。
4. 如申請專利範圍第2項所述之類比數位轉換裝置，其中在一轉換時間週期，該邏輯控制器依據該比較器的輸出端所產生的一比較信號以一連續漸進(successive approximation，SAR)方式調整該第一控制信號，據以使各該些第一、該些第二電容耦接至該第一邏輯電壓或該第二邏輯電壓，藉此產生關聯於該第一、該第二輸入電壓的一數位輸出信號，其中該轉換時間週期在該取樣時間週期之後。
5. 如申請專利範圍第4項所述之類比數位轉換裝置，其中在該轉換時間週期，該邏輯控制器透過該第二控制信號使該第一、 該第二初始化開關斷開，並使該邏輯緩衝器輸出該第二邏輯電壓至該共模端點，並使該比較器的各第一、第二輸入端分別產生一第一、第二偏移電壓。
6. 如申請專利範圍第5項所述之類比數位轉換裝置，其中各該第一、第二偏移電壓等於： 其中，CB為該第三或第四電容的電容值，VL1、VL2為該第一、該第二邏輯電壓的電壓值，CA則是該第一切換電容單元或該第二切換電容單元所提供的等效電容值。
7. 一種類比數位轉換裝置的初始化方法，適用於如請求項1所述之類比數位轉換裝置，包括：在一取樣時間週期，使各該些第一電容耦接至該第一輸入電壓，使各該些第二電容耦接至該第二輸入電壓；控制該第一、該第二初始化開關導通，並控制該邏輯緩衝器輸出該第一邏輯電壓至該共模端點；在一轉換時間週期，控制該第一、該第二初始化開關斷開，並控制該邏輯緩衝器輸出該第二邏輯電壓至該共模端點；以及依據對該第一電壓與該第二電壓進行比較的結果以一連續漸進方式調整該第一控制信號，據以使各該些第一、該些第二電容耦接至該第一邏輯電壓或該第二邏輯電壓，藉此產生關聯於該第一、該第二輸入電壓的一數位輸出信號。